CN103348257A - 用于对晶体管进行操控的方法以及操控电路 - Google Patents

Abstract

说明了一种用于脉冲调制地操控晶体管的方法，晶体管具有操控接头（G）和负载段（C-E）并且晶体管的负载段与负载串联，并且说明了一种用于晶体管（1）的操控电路。所述方法具有以下步骤：在第二类型的操控脉冲之前用第一类型的操控脉冲来操控晶体管，第一类型的操控脉冲至少在第一持续时间（T1）内具有第一操控电平（S2₁），并且第二类型的操控脉冲具有比第一操控电平（S2₁）高的第二操控电平（S2₂）；对晶体管（1）的负载段上的电压（Vce）进行评估；如果负载段上的电压（Vce）超过预先给定的阈值，则中断脉冲调制的操控。

Description

用于对晶体管进行操控的方法以及操控电路

技术领域

本发明涉及一种用于脉冲调制地操控晶体管、尤其用来切换电负载的晶体管的方法以及一种用于晶体管的操控电路。

背景技术

晶体管作为电子开关的应用已得到广泛推广。晶体管能以较高的开关频率来运行，由于较高的开关频率，晶体管不仅适合用作“静止的”在较长的时间间隔里、例如几秒种、几分钟或者几小时内关闭的开关，而且也适合用于定时地或者脉冲调制地操控负载。

以定时的或者脉冲调制的方式来操控的晶体管例如用在用于感应的负载的驱动器电路中，例如用在用于电动机、磁阀等等的半桥驱动器或者全桥驱动器中。另一个使用领域是开关转换器或者开关电源部件，在开关转换器或者开关电源部件中对晶体管的定时操控用于调节电流消耗并且由此用于调节输出电压。

为了将在导电地操控的晶体管上可能出现的电路损耗保持在尽可能小的程度上，一般用如此高的操控电压来运行用作开关的晶体管，使得晶体管在正常运行中始终在其线性范围内（欧姆范围内）运行。“正常运行”在这方面意味着，所述晶体管被电流流经，所述晶体管可以在没有毁坏的危险的情况下持久地承载电流。当然，如果在通过晶体管来操控的负载中出现短路，那么较高的操控电压就引起了，所述晶体管被很高的电流流经，所述晶体管不能持久地承受很高的电流，而不存在毁坏的危险。

为了探测这样的短路，原则上已知对流经晶体管的电流或者晶体管的负载段上的电压降进行评估，并且如果探测到短路的存在，则断开地操控或者说切断晶体管。由于在对负载段电压或者负载电流进行评估时的信号传播时间并且由于晶体管的开关延迟，虽然可以减少短路电流流动的持续时间，但是不能完全防止较高的短路电流。当然有时候仅流动了很短的持续时间的短路电流就已经足以损坏或者甚至毁坏晶体管。

发明内容

因此，本发明的目的是，提供一种用于脉冲调制地操控与负载串联的晶体管的方法以及一种相应的用于晶体管的操控电路，其中在负载短路的情况下降低了损坏晶体管的危险。

所述目的通过一种按权利要求1所述的方法并且通过一种按权利要求11所述的操控电路来实现。本发明的设计方案和改进方案是从属权利要求的主题。

本发明的一种实施方式涉及一种用于脉冲调制地操控晶体管的方法，所述晶体管具有操控接头和负载段，并且所述晶体管的负载段与负载串联。对于这种方法来说规定，在第二类型的操控脉冲之前用第一类型的操控脉冲来操控晶体管，所述第一类型的操控脉冲至少在第一持续时间内具有第一操控电平，并且所述第二类型的操控脉冲具有比所述第一操控电平高的第二操控电平。此外，所述方法包括以下步骤，即对晶体管的负载段上的电压进行评估，并且如果负载段上的电压超过预先给定的阈值，则中断脉冲调制的操控。

对于该方法来说如果在负载中出现短路，那么这种短路就在用第一类型的操控脉冲来操控晶体管时引起了比在用第二类型的操控脉冲来操控晶体管时小的短路电流。如果在用第一类型的操控脉冲操控晶体管期间已经探测到所述短路，从而中断所述操控，那就可以避免在用第二类型的操控脉冲来操控晶体管时会出现的较高的短路电流。相反，如果在用第一类型的操控脉冲进行操控期间没有探测到短路，那么用第二类型的操控脉冲来进一步操控晶体管就有助于降低开关损耗或者说电路损耗，如果仅用所述第一类型的操控脉冲来操控晶体管就会出现所述开关损耗或者说电路损耗。

本发明的另一种实施方式涉及一种用于对与负载串联的晶体管进行操控的操控电路。该操控电路设计用于：在第二类型的操控脉冲之前用第一类型的操控脉冲来操控晶体管，所述第一类型的操控脉冲至少在第一持续时间期间具有第一操控电平，并且所述第二类型的操控脉冲具有比所述第一操控电平高的第二操控电平；对晶体管的负载段上的电压进行评估；如果所述负载段上的电压超过预先给定的阈值，则中断所述脉冲调制的操控。

附图说明

下面参照附图对本发明的实施例进行详细解释。附图用于解释基本原理，因而仅示出了为理解所述基本原理所必需的特征。附图不一定按比例。在附图中，相同的附图标记表示相同的、具有相同的意义的特征。

图1示出了具有与负载串联的晶体管和用于晶体管的操控电路的线路布置的示意图；

图2示出了功率-MOS-晶体管的典型的特性曲线族；

图3借助于在无故障的运行中的信号曲线示出了按本发明的方法的一种实施例；

图4示出了在负载短路时按图3的方法；

图5示出了操控电路的第一种实施例，该操控电路具有用于晶体管的负载段电压的评估线路；

图6示出了具有用于晶体管的负载段电压的评估线路的操控电路的另一种实施例；

图7示出了在无故障情况中按本发明的方法的另一种实施例；

图8示出了在负载短路时按图7的方法；

图9示出了一种方法，其中在用第二类型的操控脉冲进行定时地操控期间出现短路；

图10示出了操控电路的评估及操控信号产生线路的一种实施例；

图11示出了按图10的评估及操控信号产生线路的一种实施例的作用原理；

图12示出了操控电路的操控信号产生线路的一种实施例；和

图13借助于状态图示出了操控电路的作用原理。

具体实施方式

图1示意性地示出了具有与负载Z串联的晶体管和用于晶体管1的操控电路2的线路布置。晶体管1具有负载段C-E和操控接头G。晶体管的负载段C-E在这里在与负载Z串联的情况下被连接到用于正供电电位V+与负供电电位或者说参考电位GND的接头之间。操控电路2被连接到晶体管1的操控接头G上并且在晶体管的操控接头G上产生操控信号S2，其中取决于这个操控信号S2导电地操控（接通）或者断开地操控（切断）晶体管1。

按图1的晶体管1作为MOS晶体管并且尤其作为IGBT（绝缘栅双极型晶体管）来实现。IGBT具有栅极接头G、集电器接头C以及发射极接头E。所述IGBT的负载段在集电器接头C与发射极接头E之间延伸。所述IGBT的栅极接头G形成其操控接头。所述操控信号S2相应于所述IGBT 1的栅极-发射极-电压Vge，其中如果操控信号S2或者说操控电压Vge处于阈值之上，则IGBT导电，其中如果操控信号S2或者说操控电压Vge处于所述阀值之下，则IGBT 1被断开。

要指出，将IGBT用作晶体管仅应该理解为一种实施例。替代IGBT也可以使用任意的其它的MOS晶体管，例如n-沟道-MOSFET（n沟道金属氧化物半导体场效应晶体管）或者p-沟道-MOSFET（p沟道金属氧化物半导体场效应晶体管）。n-沟道-MOSFET的操控相应于IGBT的操控。p-沟道-MOSFET与n-沟道-MOSFET及IGBT的区别在于，取代正操控电压而需要负操控电压，用于导电地操控p-MOSFET。但是，接下来所解释的基本原理以相应的方式适用于将p-MOSFET用作晶体管。在按图1的线路布置中，晶体管1用于定时地或者脉冲调制地切换负载Z或者说用于定时地或者脉冲调制地将施加在供电接线端子之间的供电电压施加到所述负载Z上。如果接通了晶体管1，那么这种供电电压在此相应地-几乎完全地-施加在所述负载Z上。操控电路2为此产生用于晶体管1的脉冲调制的操控信号S2。

图2说明了MOS晶体管、特别是IGBT的一种典型的特性曲线族。在图2中示出了流经晶体管1的负载电流Ic与施加在晶体管的负载段C-E上的、用于不同的操控电压或者说用于操控信号S2的不同电平的负载段电压Vce的相关性。这些特性曲线中的每条特性曲线具有线性范围（欧姆范围）和有效范围，其中在所述线性范围内负载电流Ic首先随着负载段电压Vce上升而增加，并且其中在所述有效范围内负载电流Ic在负载段电压Vce增加的情况下仅还略微地或者说低比例地增加。这个有效范围对于作为MOSFET实现的晶体管1来说也被称为饱和范围并且对于作为IGBT实现的晶体管1来说也被称为去饱和范围。对于负载段电压来说各条特性曲线“折弯”，也就是说对于负载段电压来说所述饱和范围开始，所述操控电压越高，所述负载段电压的数值就越高。

为了降低电路损耗，值得追求的是，在整个额定电流范围内在线性范围（欧姆范围）内、也就是说对于IGBT来说在饱和范围内运行晶体管1。所述额定电流范围是一种电流范围，负载电流Ic在正常运行中、也就是说在负载无故障的情况下可以处于所述电流范围之内，而对晶体管来说不存在毁坏的危险。这可以通过以下方式来实现：将操控电压Vge用于导电地操控晶体管1，所述操控电压远远处于阈值之上。这种操控电压例如为10V并且更高（典型地对于MOSFET来说）或者甚至为15V并且更高（典型地对于IGBT来说）。在图2中用Vge=Vn标注的曲线表明了晶体管的用于这样高的操控电压的特性曲线。但是，将这样高的操控电压仅用于导电地操控晶体管1隐藏着这样的风险，即在负载Z短路时很高的短路电流流经晶体管1。

负载Z可以是任意的电负载，并且尤其也可以包含驱动器电路的其它元件，例如一个将晶体管1补充成半桥的晶体管（未示出）或者其它将晶体管1补充成全桥的晶体管（未示出）。

图3和图4说明了按本发明的方法的第一种实施例，该方法用于在正常运行中（图3）并且在故障情况中（图4）来操控与负载串联的晶体管、例如按图1的晶体管1。如果在定时地操控晶体管之前或者期间在负载Z中出现短路，则存在着故障情况。

图3和图4分别示出了晶体管1的操控信号S2和负载段电压Vce在时间上的曲线。对于所描述的方法来说，通过提供在时间上彼此先后相随的操控脉冲来脉冲调制地或者说定时地操控晶体管。操控信号S2尤其可以是脉宽调制的（PWM）信号，从而各个操控脉冲的持续时间以及两个彼此先后相随的操控脉冲之间的时间间隔会改变。

对于所述方法来说，使用两种不同的关于其信号电平有区别的操控脉冲，也就是第一类型的操控脉冲和第二类型的操控脉冲。第一类型的操控脉冲至少在第一持续时间T1内具有第一操控电平S2₁，并且第二类型的操控脉冲具有比第一操控电平S2₁高的第二操控电平S2₂。在图3中示出了具有一个第一类型的操控脉冲和两个紧随其后的第二类型的操控脉冲的操控序列。图3在此示出了两种可能的用于第一类型的操控脉冲的变型方案：第一变型方案（用虚线示出），在该第一变型方案中第一类型的操控脉冲在其整个持续时间期间具有第一操控电平S2₁；以及第二变型方案，在该第二变型方案中第一类型的操控脉冲在第一持续时间T1里具有第一信号电平S2₁并且随后在操控脉冲的剩余的持续时间期间具有第二信号电平S2₂。

对于所述方法来说，在各个操控脉冲的持续时间期间对负载段电压Vce进行监控或者说评估。按照对负载段电压Vce进行监控和评估的评估线路是作为模拟线路来实现还是作为数字线路来实现，可以在操控脉冲的持续时间期间持久地（对于模拟线路来说）或者在有规律的或者无规律的时间间隔（对于数字线路来说）对负载段电压Vce进行评估。对晶体管定时的或者说脉冲调制的操控在下述情况下被中断：探测到负载段电压Vce或者说这个负载段电压Vce的数值处于在图3中用Vth1标注的阈值之上。在图3中示出的正常运行期间不会出现这样的超过阈值Vth1的情况。相反，在图4中示出的故障情况时负载段电压对于第一类型的操控脉冲来说超过阈值Vth1，从而在这个操控脉冲期间还中断操控并且阻止了对晶体管1的进一步操控。

结合在图3和图4中示出的时间曲线并且也结合下面还要示出的时间曲线来指出，理想化地或者说示意性地示出了所示出的信号曲线，从而在附图中未示出操控信号S2的沿与负载段电压Vce的从中产生的沿之间的起振过程或者说可能存在的延时。

第一类型的操控脉冲至少在第一持续时间T1期间具有比第二类型的操控脉冲低的操控电平。如果在负载中出现短路，那么在用第一导电类型的操控脉冲来操控晶体管1时，则流动着比在用第二类型的操控脉冲来操控晶体管1时小的短路电流。如果在第一类型的操控脉冲期间就已经探测到短路，那就如在图4中示出的一样中断操控过程并且不再产生操控脉冲。尤其不产生第二类型的操控脉冲，对于第二类型的操控脉冲来说在出现短路的情况下会流动着更高的短路电流。相反，如果在第一类型的操控脉冲期间没有探测到短路，那就可以用第二类型的操控脉冲来进一步操控晶体管1，通过第二类型的操控脉冲来进一步加偏压使晶体管导通，从而这里线路电阻更小。这样的场景在图3中示出。

用于第一导电类型的操控脉冲的第一操控电平S2₁例如处于5V与8V之间的范围内，而第二操控电平S2₁例如处于10V与15V之间的范围内。

对于所述方法来说，例如相应地在脉冲调制地操控所述开关1开始时产生第一操控脉冲。例如在下述情况下存在着脉冲调制的操控过程的开始：晶体管1事先没有***控或者说在较长时间内没有***控。“在较长时间内没有***控”在这方面意味着操控间隔，该操控间隔例如与一操控序列、例如在图3中示出的操控序列的两个操控脉冲之间的间隔相比更长。例如在下述情况下存在着较长的操控间隔：晶体管1在一定持续时间内没有被导电地操控，该持续时间相当于在进行定时的操控时所述操控序列的两个直接彼此先后相随的操控脉冲之间的持续时间或者一操控周期的持续时间的5倍、10倍或者100倍以上。一操控周期的持续时间相当于在进行定时的操控期间两个直接彼此先后相随的操控脉冲的开始之间的时间间隔。

在另一种实施例中规定，在操控开始时产生多个彼此先后相随的第一类型的操控脉冲，例如二至五个数目的第一类型的操控脉冲。

在另一种实施例中规定，在一序列的操控脉冲期间以有规律的或者无规律的时间间隔产生第一类型的操控脉冲，例如产生每第n个操控脉冲作为第一类型的操控脉冲，其中n是任意比2大并且尤其比10大或者甚至比100大的整数。

在另一种实施例中规定，在进行定时的操控期间取决于控制信号或者测试信号产生第一类型的操控脉冲。可以将控制信号从外面例如由使用者或者由监控线路输送给操控电路，所述操控电路产生用于晶体管1的操控脉冲。

图5示出了操控电路2的一种实施例。该操控电路2具有测量电路3和评估及操控信号产生线路4。测量电路3设计用于对负载段电压Vce进行测量或者说评估并且提供取决于这种评估的测量或者评估信号S3。测量电路3在所示出的实施例中包括一具有分压器电阻31₁、31₂的分压器31，所述分压器与晶体管1的负载段C-E并联。能够在分压器上量取的中间电压V31与负载段电压Vce成比例。比较器32将这种电压V31与阈值V31th进行比较，该阈值代表着在图1中示出的第一阈值Vth1。在所示出的实施例中，在取决于负载段电压Vce的电压V31超过阈值V31th时，在比较器32的输出端上施加高电平。所述阈值V31th通过参考电源33来产生。

可选在所述比较器32的后面布置了低通滤波器，例如阻容组合件（RC-Glied），该阻容组合件对所述比较器32的输出信号进行低通滤波。在这种情况下只有在比所述低通滤波器34的滤波时间常数—例如阻容时间常数长的持续时间期间在所述比较器32的输出端上施加高电平时，才将测量信号S3的高电平传输给所述评估及操控信号产生线路4。由此避免了，将所述负载段上的、在接通或者切断所述晶体管1之后在起振过程中可能出现的电压峰值Vce错误地探测为故障或者说短路。

图6说明了操控电路2的另一种实施例，所述操控电路具有测量电路5和评估及操控信号产生线路4。所述测量电路5在该实施例中包括电容器53，该电容器通过二极管51和可选的电阻52与所述负载段C-E并联。以与所述电容器53并联的方式连接了一个能够控制的电源54，该电源提供用于所述电容器53的充电电流或者放电电流并且该电源通过由所述评估及操控信号产生线路4提供的控制信号S54来操控。将所述电容器53上的电压V5借助于比较器55与参考电压Vth5进行比较，所述参考电压代表着第一阈值Vth1。在所述比较器55的输出端上提供了测量或者评估信号S5，该测量或者评估信号根据所述电容器53上的电压V5是处于阈值Vth5之上还是之下而具有高电平或者低电平。高电平在所示出的实施例中代表着故障情况，也就是一种情况，在该情况中所述负载段电压Vce处于通过图6中的参考值Vth5来代表的第一阈值之上。这个参考值或者说这个参考电压Vth5通过参考电源56来产生。

下面对在图6中示出的测量电路5的作用原理进行解释。为此首先假设，断开地对晶体管1进行了操控，从而在晶体管1的负载段C-E的上整个供电电压下降。在断开地操控晶体管1期间，通过电源54来给电容器53放电，直到所述电容器53上的电压V5具有几乎为零的数值。如果接下来导电地操控晶体管1，那就通过能够控制的电源54来给所述电容器53充电，由此电容器53上的电压V5上升。所述电容器53上的电压在此通过所述二极管51和可选的电阻52以及所述晶体管1的负载段C-E来限制，更确切地说限制到一个数值，该数值大致相当于晶体管1的负载段上的电压Vce加上二极管51的正向电压。如果存在负载短路并且如果晶体管1的负载段C-E上的电压降Vce相应地大，那么电容器53上的电压V5也会相应地较大幅度地上升。如果电容器53上的电压V5上升到比阈值Vth5高的数值，那么测量及评估信号S5就显示出故障。相应地，如果电容器53上的电压V5被限制到比阈值Vth5低的数值，则测量及评估信号显示出没有故障。这一点与以下情况意义相同，即由二极管51的正向电压和负载段电压Vce构成的总和处于阈值Vth5之下。

仅在操控脉冲期间，也就是说在通过受控制的电源来给电容器53充电的这种持续时间期间，在评估及操控信号产生线路4之内对所述测量及评估信号S5进行评估。因为在晶体管1的切断持续时间期间始终给电容器53放电（典型地直至0V），所述电压在该切断持续时间期间始终小于阈值Vth5。因此在切断持续时间期间不会指示故障。电源S54的控制信号S54例如可以从用于晶体管2的操控信号S2中推导出来。例如如此选择这个控制信号S54，即在晶体管2的切断持续时间期间对电源54进行操控，使得其产生放电电流，并且在晶体管2的切断持续时间期间如此操控电源54，使得其产生充电电流。放电电流在这种情况下是电流I54，该电流反向于在图6中指示的电流方向流动，并且充电电流在这种情况下是电流I54，该电流沿着在图6中指示的电流方向流动。所述充电电流和放电电流的数值可以相同，但是也可以不同。能够控制的或者能够转换的、像按图6的电源54一样按照控制信号的大小提供充电电流（正电流）或者说放电电流（负电流）的电源原则上是已知的，因而可以放弃关于这方面的进一步的解释。

为了说明在图6中示出的操控电路的作用原理，图7和图8为正常运行（图7）和故障情况（图8）示出了操控信号S2和电容器53上的电压V5的时间曲线。在正常运行中对于在图7中示出的实施例来说首先产生第一类型的操控脉冲并且随后产生第二类型的操控脉冲，在正常运行中所述电压V5在第一类型的操控脉冲期间和在第二类型的操控脉冲期间都保持在阈值Vth5之下。测量及评估信号S5（参见图6）由此保持在一种信号电平上（低电平，在按图6的实施例中），该信号电平指示了无故障的运行或者说正常运行。

在图8所示出的故障情况中，电容器53上的电压V5在第一类型的操控脉冲期间就已经上升到超过阈值Vth5，从而推断出故障的存在，中断所述操控并且停止进一步的操控。这种故障通过测量及评估信号S5的故障信号电平指示。这个故障信号电平在按图6的实施例中是这种测量及评估信号S5的高电平。

即使在图7和8中如此示出电压V5的信号曲线，即这些信号曲线在操控信号S2的操控脉冲开始时立即发生变化，也要指出，电压V5的这种变化可能在接通晶体管1之后时间延迟地进行，更确切地说通过阻容组合件引起，所述阻容组合件通过电容器53和可选的电阻52构成。

如前面已经提到的一样，在所有的操控脉冲期间对负载段电压Vce进行评估，也就是说，在第一类型的操控脉冲期间并且在第二类型的操控脉冲期间进行。如果在第二类型的操控脉冲期间探测到这种故障，则同时也中断对晶体管1的操控。这样的场景在图9中示出。图9示出了第二类型的操控脉冲的一个序列。在时刻t1出现故障，从而在紧随其后的操控脉冲期间负载段电压Vce上升超过阈值Vth1。

图10示出了评估及操控信号产生线路的一种实施例，将测量或评估信号S3或者说S5输送给评估及操控信号产生线路并且该评估及操控信号产生线路产生用于晶体管的操控信号S3。该评估及操控信号产生线路4具有操控信号产生线路41、布置在操控信号产生线路41后面的可选的驱动器电路44以及评估线路42。所述评估线路42设计用于在晶体管1的接通持续时间期间对测量信号S3或者说S5进行评估。为此将测量信号S3或者说S5以及操控信号S2输送给评估线路42。如果测量信号S3或者说S5的信号电平在晶体管1的接通持续时间期间指示了故障，对于按图5及6的测量电路来说在测量信号S3或者说S5具有高电平时就是这种情况，那么操控电路52就禁止对晶体管的进一步操控。为此，所述线路4具有中断元件，该中断元件在图10中示意性地作为开关43示出，所述开关被连接到操控信号产生线路41与可选的驱动器电路44之间。通过在评估线路42的输出端上提供的故障信号来操控开关43，所述故障信号根据信号电平来指示故障存在或者故障不存在。可选地，将这个故障信号S42传输给中央控制线路（未示出）和/或传输给操控信号产生线路41。

所述操控信号产生线路41设计用于在使用前面所述的原理的情况下作为第一类型和第二类型的操控脉冲的结果来产生操控信号S2。在一实施例中设置，由外部的控制线路、例如微型控制器（未示出）将脉宽调制信号PWM（在图10中用虚线示出）和激活或者释放信号AKT（在图10中同样用虚线示出）输送给操控信号产生线路41。操控信号产生线路41根据这两个信号产生用于晶体管1的操控信号S2。在一实施例中，操控信号产生线路41在其间激活信号AKT具有预先给定的信号电平、例如高电平的持续时间期间产生操控信号S2的操控脉冲，所述操控脉冲的持续时间相当于脉宽调制信号PWM的操控脉冲的持续时间。此外，第一信号脉冲在存在激活信号AKT的预先给定的电平之后是第一类型的操控脉冲，或者两个或者更多个操控脉冲在存在激活信号AKT的预先给定的电平之后是第一类型的操控脉冲。在图11中示意性地示出这种做法，在图11中示出了激活信号AKT、脉宽调制信号PWM及操控信号S2在时间上的曲线。第一类型的操控信号在此相应地在第一持续时间T1里具有第一操控电平S2₁并且随后具有第二操控电平S2₂。在图11所示出的实施例中，第一信号脉冲在激活信号的激活电平之后相应地是第一类型的信号脉冲。

图12示出了操控信号产生线路41的一种实施例，该操控信号产生线路具有之前借助于图11所解释的功能。

这个操控信号产生线路具有输出级或者驱动器级，所述输出级或者驱动器级作为具有一个低侧开关421和三个高侧开关418、419、420的半桥电路来实现。所述开关在所示出的实施例中作为双极性晶体管来实现。但是这仅是一种实施例。这些开关也能以相应的方式作为MOS晶体管、例如MOSFET或者IGBT来实现或者作为JFET（场效应晶体管）来实现。此外，对于按图12的电路来说，高侧晶体管418-420是与低侧晶体管421互补的晶体管。特别是高侧晶体管418-420在所示出的实施例中是pnp型晶体管，而低侧晶体管则是npn型晶体管。高侧晶体管418-420和低侧晶体管421当然也可以为相同的电导类型，随后在产生用于这些晶体管的操控脉冲时应该适当考虑这一点。

高侧晶体管418-420的负载段（集电器-发射极-段）与低侧晶体管421的负载段串联。在高侧晶体管418-420的负载段和低侧晶体管421的负载段中共同的线路节点形成驱动器级的输出端，在输出端上提供操控信号S2。

高侧晶体管的第一晶体管418被连接到用于第一供电电位Vcc1的端子与低侧晶体管421或者说输出端之间，并且高侧晶体管的第二晶体管419和第三晶体管420则被连接到用于第二供电电位Vcc2的端子与低侧晶体管421或者说所述输出端之间。低侧晶体管421以其背向输出端的接头抵靠在参考电位上。第一供电电位Vcc1在该电路中代表操控信号S2的第一（较低的）信号电平，并且第二供电电位Vcc2代表操控信号S2的第二（较高的）信号电平。在该电路中，当第一高侧晶体管418导电并且其余的晶体管419、420、421断开时，产生操控信号S2的第一信号电平。当第二和第三高侧开关419、420之一导电并且低侧开关421断开时，产生操控信号S2的第二操控信号电平。如果存在着操控信号S2的第一或者第二操控信号电平，则相应地导电地对待操控的晶体管（在图6中为1）进行操控。如果低侧晶体管421导电并且高侧晶体管418、419、420断开，则断开地对晶体管进行操控或者说存在着操控信号S2的切断电平。在图12中示出的操控信号产生线路对n型导电的晶体管1起作用，但是也能以简单的方式为了操控p型导电的晶体管而加以改动。

输出级的高侧晶体管418-420相应地通过逻辑门来操控，所述逻辑门在实施例中作为“与非”门（NAND-Gatter）来实现。在此，第一门电路414操控第一高侧晶体管418，第二门电路415操控第二高侧晶体管419并且第三门电路416操控第三高侧晶体管420。

此外，操控信号产生线路包括：输入门411，向所述输入门输送激活信号AKT和脉宽调制信号PWM；存储元件412，所述存储元件在所述实施例中作为触发器或者说双稳态多谐振荡器（Flip－Flop）来实现并且同样向所述存储元件输送激活信号AKT和脉宽调制信号PWM；换流器或者说变换电路（Inverter）417，所述换流器被连接到输入门411的输出端与低侧晶体管421的操控接头之间；以及延迟元件413，所述延迟元件被连接到触发器412的第一输出端（非变换的输出端）与第二门电路415的输入端之间。

触发器412在所示出的实施例中是D触发器，在其数据输入端D上施加激活信号AKT，并且在其时钟输入端上施加脉宽调制的（PWM）信号PWM。触发器在所示出的实施例中是负沿触发的倒装片（Flip）。这种触发器在存在激活信号AKT的激活电平之后用脉宽调制信号PWM的第一信号脉冲的下降沿来设置。

在下文中，“PWM信号PWM的第一信号脉冲”在存在激活信号AKT的激活电平之后是所述第一信号脉冲。在这个第一信号脉冲开始时，还没有设置触发器412。第三高侧开关420在此通过第三门电路416来断开或者断开地***控并且保持断开如此之久，直至设置了触发器，其中向所述第三门电路输送触发器412的变换的输出端上的输出信号以及输入门411的输出信号。在第一信号脉冲开始时，通过第一门电路414来导电地操控第一高侧晶体管418，向所述第一门电路输送触发器412的非变换的输出端上的信号以及输入门411的输出信号。所述操控信号S2由此具有所述第一信号电平。

在通过延迟元件413预先给定的持续时间结束之后，也导电地操控第二高侧晶体管419，并且更确切地说通过第二门电路415来进行操控，在此通过延迟元件413来向第二门电路输送触发器412的非变换的输出端上的信号并且向第二门电路输送输入门411的输出信号。操控信号S2由此具有第二操控信号电平。低侧晶体管421在导电地操控高侧晶体管期间保持断开。操控信号S2在一段持续时间内具有第一操控信号电平，该持续时间通过延迟元件413的延迟时间来预先给定。

在第一信号脉冲之后并且进而在设置触发器之后，所述第一和所述第二高侧晶体管418、419保持断开，仅还导电地对第三高侧晶体管420进行操控，更确切地说在PWM信号PWM的其它信号脉冲期间进行操控。如果激活信号AKT或者PWM信号具有去激活电平或者说切断电平，则相应地导电地操控低侧开关421，并且断开地操控高侧开关418-420。触发器412的复位在激活信号AKT的激活电平结束之后用PWM信号PWM的第一信号脉冲来进行。如果随后激活信号AKT在较晚的时刻重新具有激活电平，那么对于脉宽调制信号PWM的第一信号脉冲来说重新产生操控信号S2的第一信号脉冲。

在按图12的操控信号产生线路41中，在激活信号AKT的激活电平之后用脉宽调制信号PWM的第一信号脉冲刚好产生操控信号的第一信号脉冲。在这种操控信号产生线路的另一种实施例中规定，在激活信号AKT的激活电平之后产生多个第一信号脉冲。这可以通过以下方式来实现，即取代触发器412而使用计数器，该计数器在激活信号AKT的激活电平开始之后对脉宽调制信号PWM的信号脉冲进行计数，并且如此之久地通过门电路416使第三高侧开关420断开并且仅激活第一和第二高侧开关418、419，以用于产生第一信号脉冲，直至达到脉宽调制信号PWM的预先给定的数量的信号脉冲。

总之，图13借助于状态图表说明了前面所述的操控电路2的作用原理。在图13中用101表示断开状态，在所述断开状态中断开地操控了晶体管1。在对晶体管1进行的脉冲调制或者说定时的（getaktet）操控开始时操控电路具有第二状态102，在所述第二状态中产生第一类型的操控脉冲。脉冲调制的操控的开始例如可以通过借助于图10所解释的激活信号来表示。在产生第一类型的操控脉冲期间，同时对晶体管1的负载段电压Vce进行评估，其中如果在对负载段电压Vce进行评估时探测到故障，操控电路过渡至故障状态105。如果没有探测到这种故障，则操控脉冲在预先给定的持续时间内保持并且随后跟随着作为状态103示出的脉冲间隔（Impulspause），直到下一个操控控制脉冲。下一个操控脉冲又可以是第一类型的操控脉冲。因此在一种实施例中，在操控开始之后、也就是说在断开状态101开始之后产生一定数量的第一类型的操控脉冲。但是，在第一类型的第一操控脉冲之后的操控脉冲也可以是所述第二类型的操控脉冲。第二类型的操控脉冲的产生在图13所示的状态104中进行。如果在存在第二类型的操控脉冲期间探测到故障，那么操控电路同样过渡为故障状态105。

在所述状态104中产生第二类型的操控脉冲，从所述状态出发操控电路又可以过渡为断开状态101。所述操控的结束、也就是说断开状态的开始、同样例如像脉冲调制的操控的开始一样通过按图10的激活信号AKT来显示出来。

只要已经探测到故障，操控电路就会持久地留在故障状态105中。但是在另一种实施例中，操控电路2从故障状态过渡为断开状态101，从而可以重新进行操控。在此在一种实施例中，对故障事件，也就是说对操控电路向故障状态105的过渡进行计数，并且如果出现了预先给定的数量的故障事件，则让所述操控电路持久地留在故障状态中-在所述故障状态中不能对晶体管1进行操控。在此在一种实施例中，如果在预先给定的数量的操控脉冲期间出现了预先给定的数量的故障事件，则让操控电路持久地留在故障状态105中。较早的故障事件由此可以“被删除”。

最后要指出，结合一种实施例解释的特征也可以与其它的实施例的特征相组合，更确切地说，即使此前没有明确地提到这一点。

Claims (19)

1. 用于脉冲调制地操控晶体管（1）的方法，所述晶体管具有操控接头（G）和负载段（C-E）并且所述晶体管的负载段与负载（Z）串联，其中所述方法具有以下步骤：

在第二类型的操控脉冲之前用第一类型的操控脉冲来操控所述晶体管，所述第一类型的操控脉冲至少在第一持续时间（T1）内具有第一操控电平（S2₁），并且所述第二类型的操控脉冲具有比所述第一操控电平（S2₁）高的第二操控电平（S2₂）；

对所述晶体管（1）的负载段上的电压（Vce）进行评估；

如果所述负载段上的电压（Vce）超过预先给定的阈值，则中断所述脉冲调制的操控。

2. 按权利要求1所述的方法，其中所述第一类型的操控脉冲在所述第一持续时间（T1）之后具有所述第二操控电平（S2₂）。

3. 按权利要求1或2所述的方法，其中在所述第一类型的操控脉冲与所述第二类型的操控脉冲之间存在时间上的间隔。

4. 按权利要求1至3中任一项所述的方法，所述方法包括下述步骤：产生分别具有多个操控脉冲的多个操控序列，其中分别在一操控序列开始时产生一第一类型的操控脉冲。

5. 按权利要求1至3中任一项所述的方法，所述方法包括下述步骤：产生分别具有多个操控脉冲的多个操控序列，其中分别在一操控序列开始时产生多个第一类型的操控脉冲。

6. 按权利要求1至3中任一项所述的方法，其中以有规律的间隔来产生第一类型的操控脉冲。

7. 按权利要求1至3中任一项所述的方法，其中取决于测试信号产生第一类型的操控脉冲。

8. 按前述权利要求中任一项所述的方法，其中在所述操控中断之后持久地停止操控。

9. 按权利要求1至7中任一项所述的方法，所述方法此外具有以下步骤：

在中止之后重新开始所述操控，其中在重新的操控开始之后第一操控脉冲是所述第一类型的操控脉冲。

10. 按权利要求9所述的方法，所述方法此外具有以下步骤：

对所述中止进行计数，并且在达到预先给定的数量的中止时持久地中断所述操控。

11. 按权利要求10所述的方法，其中如果在预先给定的数量的操控脉冲期间出现所述预先给定的数量的中止，则持久地中断所述操控。

12. 按权利要求9所述的方法，其中如果在重新的操控开始之后在所述第一操控脉冲期间中止所述操控，则持久地中断所述操控。

13. 用于脉冲调制地操控与负载串联的晶体管（1）的操控电路，所述操控电路设计用于：

在第二类型的操控脉冲之前用第一类型的操控脉冲来操控所述晶体管（1），所述第一类型的操控脉冲至少在第一持续时间（T1）内具有第一操控电平（S2₁），并且所述第二类型的操控脉冲具有比所述第一操控电平高的第二操控电平（S2₂）；

对所述晶体管的负载段（C-E）上的电压（Vce）进行评估；

如果所述负载段（C-E）上的电压（Vce）超过预先给定的阈值，则中止所述脉冲调制的操控。

14. 按权利要求13所述的操控电路，所述操控电路设计用于在所述第一持续时间之后用所述第二操控电平来产生所述第一类型的操控脉冲。

15. 按权利要求13或14所述的操控电路，所述操控电路设计用于产生分别具有多个操控脉冲的多个操控序列，其中分别在一操控序列开始时产生一第一类型的操控脉冲。

16. 按权利要求13至15中任一项所述的操控电路，所述操控电路设计用于产生分别具有多个操控脉冲的多个操控序列，其中分别在一操控序列开始时产生多个第一类型的操控脉冲。

17. 按权利要求13至15中任一项所述的操控电路，所述操控电路设计用于以有规律的间隔来产生一第一类型的操控脉冲。

18. 按权利要求13至15中任一项所述的操控电路，所述操控电路设计用于取决于测试信号产生一第一类型的操控脉冲。

19. 按权利要求13至18中任一项所述的操控电路，所述操控电路设计用于在中止所述操控之后持久地阻止操控。

Images