CN103346678A

CN103346678A - 一种有源钳位反激电路的辅开关管隔离驱动电路

Info

Publication number: CN103346678A
Application number: CN2013102917716A
Authority: CN
Inventors: 余风兵; 尹智群; 杨正兰
Original assignee: Mornsun Guangzhou Science and Technology Ltd
Current assignee: Mornsun Guangzhou Science and Technology Ltd
Priority date: 2013-07-11
Filing date: 2013-07-11
Publication date: 2013-10-09
Anticipated expiration: 2033-07-11
Also published as: CN103346678B

Abstract

一种有源钳位反激电路的辅开关管隔离驱动电路，包括设于有源钳位反激电路主变压器次级侧的第三绕组、驱动处理电路、延时电路和死区控制电路；当主控制电路产生PWM信号控制主开关管导通时，第三绕组的电压经驱动处理电路后，为关断逻辑电平信号，送至死区控制电路的信号采集端，使其输出端输出控制辅开关管截止的PWM2信号，当主开关管截止时，第三绕组的电压经驱动处理电路后，为导通逻辑电平信号，送至死区控制电路的信号采集端，同时，经延时电路送至死区控制电路的输入端，当该输入端的电平信号在比较电压阀值上下限之间时，使死区控制电路的输出端输出控制辅开关管导通的PWM2信号。本发明简单且节约成本，节省体积。

Description

一种有源钳位反激电路的辅开关管隔离驱动电路

技术领域

本发明涉及驱动电路技术领域，特别涉及一种有源钳位反激电路的辅开关管隔离驱动电路。

背景技术

在常见的多路驱动电路当中，由于开关管不共地，通常需要采用隔离驱动来实现开关管的控制。如图1所示为常用的有源钳位反激电路原理框图，功率级和主控制回路组成传统反激部分，辅开关管和电容C组成有源钳位部分，主控制电路产生反激电路的PWM信号驱动各开关管工作。由于主开关管源极接地，辅开关管源极浮地，因此驱动辅开关管的信号需要隔离，同时为了防止辅开关管与主开关管同时导通破坏传统反激的工作过程，驱动两个开关管的驱动信号还需要进行死区控制。如图2所示为两路带死区可调的隔离驱动电路，包括R1和C2组成的积分电路、R2和C1组成的微分电路、死区控制电路、脉冲变压器变压器T1、电容C3、C4和二极管D1组成的信号隔离电路。其中积分和微分电路产生两路时序不同的信号，输出作为死区控制电路的输入信号。死区控制电路供电端Vin是由主控制回路中的绕组供电，其内部结构图如图2-1所示，包括电压比较器和驱动放大器，Vin电压经过Ra、Rb分压，给比较器A的负端和比较器B的正端提供一个电压比较信号,两路输入信号Vi1、Vi2分别经过两个比较器和两个驱动放大器进行信号转换和放大后输出电压信号，电阻Ra、Rb的不同取值可以改变死区控制电路的比较电压阈值上限下限Vth、Vtl的大小，同时调节积分电路和微分电路的参数，得到不同的死区控制时间。一个NPN S1和一个PNP S2三极管组成一路驱动放大器，经比较器比较后得到的信号需要经驱动放大器，提高驱动能力。

当有PWM信号输入时，信号经过积分和微分电路产生两路时序不同的信号，作为死区控制电路的输入信号，经死区控制电路处理后，形成带有死区的两路驱动信号。因这两路信号在IC内部共地，所以一路信号必须要经过隔离才能驱动开关管工作，如图2所示的信号隔离电路，PWM1信号未经过隔离可以直接驱动共地的主开关管，经过隔离处理的信号PWM2则驱动不共地的辅开关管，另外还可以通过主控制电路产生的PWM信号驱动主开关管工作。

图2所示的隔离驱动电路线路简单，稳态时驱动信号PWM2幅值不受占空比的影响，但是在占空比变化较大的情况下，电容C4电荷无法立即释放，容易造成辅开关管误触发，通常需要设置额外的电荷释放回路，电路变得相当复杂，且可靠性不高。在图2电路的输出端PWM2与地之间连接如专利公开号为CN101621246的放电MOS管Q和辅助绕组，构成电容C4的放电回路，但是当变压器原边绕组因原边电压而进入饱和状态时原副边的绕组两端电压立刻消失，开关管则会立即关断，此时将失去对C4电容的放电功能,且在占空比较小时第三绕组还会存在驱动不足的风险。在图2电路的PWM与PWM2之间连接如专利公开号为CN102307003中的加速关断放电电路，控制释放电容C4电荷开关管，这个电路解决了占空比较小驱动不足的问题，但新增了一个脉冲变压器和隔直电容等，加大了产品的设计复杂度；同时图2实现PWM2与PWM1信号隔离需要脉冲变压器TI、隔直电容C3、电平转移电容C4等元件，一定程度上增加产品的体积；此外变压器T1、电容C3、C4响应延时，死区控制电路生成的带有死区控制时间两路驱动需要适当调整，调试困难，且当参数设置不合理时会影响电路的效率甚至异常。

发明内容

本发明的目的就是提供一种有源钳位反激电路的辅开关管隔离驱动电路，简单且节约成本，节省体积。

为实现上述目的，本发明提出一种有源钳位反激电路的辅开关管隔离驱动电路，包括：

第三绕组N3，设于有源钳位反激电路的主变压器次级侧；

驱动处理电路，第三绕组N3的感应电压作为其输入；

延时电路，对来自驱动处理电路的信号延时；

死区控制电路，其输入端Vi输入来自延时电路的信号，其信号采集端A输入来自驱动处理电路的信号，其输出端Vo输出驱动辅开关管的第二PWM信号；

当主控制电路产生第一PWM信号控制主开关管导通时，第三绕组N3的电压经驱动处理电路后，为关断逻辑电平信号，送至死区控制电路的信号采集端A，使死区控制电路的输出端Vo输出控制辅开关管截止的第二PWM信号，当主控制电路产生第一PWM信号控制主开关管截止时，第三绕组N3的感应电压经驱动处理电路后，为导通逻辑电平信号，送至死区控制电路的信号采集端A，同时，该驱动处理电路输出的电平信号经延时电路延时后送至死区控制电路的输入端Vi，当该输入端Vi接收的电平信号在比较电压阀值上下限Vth、Vtl之间时，使死区控制电路的输出端Vo输出控制辅开关管导通的第二PWM信号。

进一步的，还可包括用于提供驱动处理电路和死区控制电路所需工作电压的供电电路，第三绕组N3的感应电压作为所述供电电路的输入电压。在一种实施方式中，该供电电路包括整流二极管D1、电容C1和稳压管Z1，所述第三绕组N3的同名端连接稳压管Z1的阳极和模拟地，异名端连接整流二极管D1的阳极，电容C1和稳压管Z1并联，整流二极管D1的阴极连接稳压管Z1的阴极，该连接点为供电电压端Vin；当主控制电路产生PWM信号控制主开关管导通时，第三绕组N3与主变压器原边绕组耦合隔离，该第三绕组N3的同名端与异名端间产生电压为上正下负，整流二极管D1截止，模拟地为高电平，电容C1放电供电，当主开关管关断时，第三绕组N3的同名端与异名端间产生电压为下正上负，整流二极管D1导通供电，模拟地为低电平，电容C1充电。当然，驱动处理电路和死区控制电路所需的供电电压也可由其它供电电路提供。

优先地，本发明所述驱动处理电路包括场效应管NMOS管Q1和PMOS管Q2，所述第三绕组N3的异名端连接NMOS管Q1和PMOS管Q2的栅极，NMOS管Q1的漏极连接供电电压端Vin，PMOS管Q2的漏极连接模拟地，NMOS管Q1和PMOS管Q2的源极相连，其连接点为驱动处理电路的输出端；当主控制电路产生PWM信号控制主开关管导通时，第三绕组N3与主变压器原边绕组耦合隔离，该第三绕组N3的同名端与异名端间产生电压为上正下负，PMOS管Q2导通，则驱动处理电路输出低电平信号，该低电平信号为关断逻辑电平信号，当主开关管关断时，第三绕组N3的同名端与异名端间产生电压为下正上负，NMOS管Q1导通，驱动处理电路输出高电平信号，该高电平信号为导通逻辑电平信号。

优先地，本发明所述驱动处理电路包括三极管NPN管Q1和PNP管Q2，所述第三绕组N3的异名端经电阻R2连接NPN管Q1和PNP管Q2的基极，NPN管Q1的集电极连接供电电压端Vin，PNP管Q2的集电极连接模拟地，NPN管Q1和PNP管Q2的发射极相连，其连接点为驱动处理电路的输出端；当主控制电路产生PWM信号控制主开关管导通时，第三绕组N3与主变压器原边绕组耦合隔离，该第三绕组N3的同名端与异名端间产生电压为上正下负，PNP管Q2导通，则驱动处理电路输出低电平信号，该低电平信号为关断逻辑电平信号，当主开关管关断时，第三绕组N3的同名端与异名端间产生电压为下正上负，NPN管Q1导通，驱动处理电路输出高电平信号，该高电平信号为导通逻辑电平信号。

可见，所述的NMOS管和PMOS管可以分别用NPN型三极管和PNP型三极管进行等同替代，同时为了限制NPN型三极管和PNP型三极管的基极电流，在NPN型三极管和PNP型三极管的基极连接点与第三绕组异名端之间连接一个电阻。

优先地，本发明所述延时电路可包括电阻R1和电容C2，电阻R1的一端连接驱动处理电路的输出端，另一端连接电容C2的一端，该电容C2的另一端接模拟地，电阻R1和电容C2的连接点为延时电路的输出端；当主开关管导通时，驱动处理电路输出低电平信号，电容C2放电，延时电路输出端的信号电压降低，当主开关管关断时，驱动处理电路输出高电平信号，该高电平信号通过电阻R1向电容C2充电，延时电路输出端的信号电压上升。为了解决轻载情况下电容放电不完全、驱动占空比变小、电容易坏的问题，该延时电路还包括泄放二极管D2，该泄放二极管D2的阴极连接驱动处理电路的输出端，阳极连接电阻R1和电容C2的连接点。

与现有技术相比，本发明在同时满足实现隔离驱动的同时，还具有以下突出的优点：

1、通过设置第三绕组实现主开关管与辅助开关管电气隔离，可省去隔离变压器和隔直电容等元件，解决传统隔离驱动电路在占空比突变需要额外的辅助电路放电的问题，电路简单、体积减小、成本降低；

2、辅助开关管驱动取自第三绕组、供电电路、驱动处理电路、延时电路、死区控制电路处理后的电压信号，幅值不受占空比大小影响，不存在驱动不足的问题；

3、第三绕组设计容易，无需考虑传统隔离驱动电路中参数设置，电路工作的可靠性得到提高，同时死区控制时间不需根据隔离变压器、电容等元件充放电延时调整，具有调试方便、控制精确等特点。

附图说明

图1为常用的有源钳位反激电路；

图2为现有技术中常用的两路带死区可调的隔离驱动电路原理图；

图2-1为图2的死区控制电路的内部结构图；

图3为本发明实施例一原理图；

图3-1为图3的死区控制电路的电路结构图；

图4为本发明实施例二原理图；

具体实施方式

下面结合附图对本发明实施例进行详细描述。

实施例一

如图3所示，本发明实施例一包括：第三绕组N3，供电电路1、驱动处理电路2、延时电路3和死区控制电路4。

第三绕组N3设于有源钳位反激电路的主变压器次级侧。供电电路1包括整流二极管D1、电容C1和稳压管Z1，所述第三绕组N3的同名端连接稳压管Z1的阳极和模拟地，异名端连接整流二极管D1的阳极，电容C1和稳压管Z1并联，整流二极管D1的阴极连接稳压管Z1的阴极，该连接点为供电电压端Vin。驱动处理电路2包括场效应管NMOS管Q1和PMOS管Q2，所述第三绕组N3的异名端连接NMOS管Q1和PMOS管Q2的栅极，NMOS管Q1的漏极连接供电电压端Vin，PMOS管Q2的漏极连接模拟地，NMOS管Q1和PMOS管Q2的源极相连，其连接点为驱动处理电路2的输出端。延时电路3包括电阻R1、电容C2和泄放二极管D2，泄放二极管D2的阴极和电阻R1的一端连接驱动处理电路2的输出端，该泄放二极管D2的阳极和电阻R1的另一端连接电容C2的一端，该电容C2的另一端接模拟地，电阻R1和电容C2的连接点为延时电路3的输出端。死区控制电路4的输入端Vi输入来自延时电路3的信号，信号采集端A输入来自驱动处理电路2的信号，输出端Vo输出驱动辅开关管的PWM2信号。

图3中的死区控制电路4的电路结构图如图3-1所示，包括电压比较逻辑电路41和驱动放大电路42，该电压比较逻辑电路41包含电阻Ra、Rb、Rc、Rd、电压比较器A、B 和一逻辑与门F，所述电阻Ra和Rb串联后连接在供电电压端Vin和模拟地之间，该电阻Ra和Rb的连接点与电压比较器B的负输入端连接，用于建立比较电压阀值下限Vtl，所述电阻Rc和Rd串联后连接在供电电压端Vin和模拟地之间，该电阻Rc和Rd的连接点与电压比较器A的正输入端连接，用来建立比较电压阀值上限Vth，所述电压比较器A的负输入端和电压比较器B的正输入端相连，该连接点为死区控制电路4的输入端Vi，所述电压比较器A的输出端连接逻辑与门F的第一输入端，电压比较器B的输出端连接逻辑与门F的第二输入端，该逻辑与门F的第三输入端为死区控制电路4的信号采集端A，该逻辑与门F输出的电平信号经驱动放大电路42控制辅开关管的导通或截止。所述驱动放大电路42包括三极管NPN管Q3和PNP管Q4，所述逻辑与门F的输出端连接NPN管Q3和PNP管Q4的基极，NPN管Q3的集电极连接供电电压端Vin，PNP管Q4的集电极连接模拟地，NPN管Q3和PNP管Q4的发射极相连，该连接点为死区控制电路4的输出端Vo

供电电压端Vin的供电电压经过Ra、Rb、Rc、Rd分压，分别给比较器A的负端和比较器B的正端提供一个电压比较信号，输入端Vi接收电平信号，经过两个比较器的比较转换作用生成的两个电平信号与驱动处理电路2的输出电平信号一起经过逻辑与门F生成逻辑信号，再经过驱动放大电路42的转换与放大，输出端Vo输出驱动信号，当信号采集端A接收低电平信号，输出端Vo输出的驱动信号为低电平，当信号采集端A接收高电平、输入端Vi接收的电平信号在比较电压阈值上下限Vth、Vtl之间，输出端Vo输出驱动信号为高电平。电阻Ra、Rb、Rc、Rd的不同取值可以改变死区控制电路4的比较电压阈值上下限Vth、Vtl的大小，使开关管的死区控制更加灵活。

主控制电路控制产生PWM驱动信号直接控制主开关管，本发明输出PWM2驱动信号驱动辅开关管。如图3所示，当主控制电路产生PWM信号控制主开关管导通时，第三绕组N3与主变压器原边绕组耦合隔离，产生电压为上正下负,所以整流二极管D1截止，模拟地为高电平，通过电容C1给死区控制电路4供电，同时PMOS管Q2导通，则驱动处理电路2输出低电平，死区控制电路4的信号采集端A端接收低电平信号，电容C2由高电平的模拟地充电并通过泄放二极管D2和Q2放电，此时死区控制电路4的输入端Vi接收信号电平逐渐降低，死区控制电路4输出低电平信号,辅开关管截止。当主开关管关断时，第三绕组N3电压为下正上负，整流二极管D1导通，模拟地为低电平，电容C1充电，为死区控制电路4供电，同时NMOS管Q1导通，驱动处理电路2输出高电平，则死区控制电路4的信号采集端A端接收高电平信号，而且高电平信号通过电阻R1向电容C2充电，死区控制电路4输入端Vi的输入电平逐渐上升，当上升到比较阈值电压上限Vth和下限Vtl之间时，死区控制电路4输出高电平信号，可以直接驱动辅开关管导通。其中电容C2的充电上升到比较电压阈值下限Vtl、上限Vth时，需要一定的充电时间，通过改变电阻R1和电容C2参数可以改变相应的充电时间常数，得到相应的死区控制信号。

当主开关管驱动占空比较小时,延时电路3中泄放二极管D2可以防止电容C2电荷释放不及时，使过压损坏而使整个隔离驱动电路失效。

实施例二

如图4所示，实施例二分别使用NPN型三极管Q1、PNP型三极管Q2代替图3所示实施例一的NMOS管Q1、PMOS管Q2，同时为了限制NPN型三极管Q1、PNP型三极管Q2的基极电流，NPN型三极管Q1和PNP型三极管Q2基级连接点与第三绕组N3的异名端之间连接电阻R2，其它连接方式和工作原理与图3类似，在此不再一一赘述。

以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干改进和润饰，如可以将本发明的死区控制电路集成在一块集成器件中，成为死区控制IC；将有源钳位反激换成不对称半桥反激或其它相关拓扑；驱动处理电路和死区控制电路所需工作电压也可由反激电路中的其他***电路提供。这些改进和润饰也应视为本发明的保护范围，这里不再用实施例赘述，本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种有源钳位反激电路的辅开关管隔离驱动电路，其特征在于包括：

第三绕组N3，设于有源钳位反激电路的主变压器次级侧；

驱动处理电路，第三绕组N3的感应电压作为其输入；

延时电路，对来自驱动处理电路的信号延时；

2.根据权利要求1所述的辅开关管隔离驱动电路，其特征在于：还包括用于提供驱动处理电路和死区控制电路所需工作电压的供电电路，第三绕组N3的感应电压作为所述供电电路的输入电压。

3.根据权利要求2所述的辅开关管隔离驱动电路，其特征在于：所述供电电路包括整流二极管D1、电容C1和稳压管Z1，所述第三绕组N3的同名端连接稳压管Z1的阳极和模拟地，异名端连接整流二极管D1的阳极，电容C1和稳压管Z1并联，整流二极管D1的阴极连接稳压管Z1的阴极，该连接点为供电电压端Vin；当主控制电路产生PWM信号控制主开关管导通时，第三绕组N3与主变压器原边绕组耦合隔离，该第三绕组N3的同名端与异名端间产生电压为上正下负，整流二极管D1截止，模拟地为高电平，电容C1放电供电，当主开关管关断时，第三绕组N3的同名端与异名端间产生电压为下正上负，整流二极管D1导通供电，模拟地为低电平，电容C1充电。

4.根据权利要求1所述的辅开关管隔离驱动电路，其特征在于：所述驱动处理电路包括场效应管NMOS管Q1和PMOS管Q2，所述第三绕组N3的异名端连接NMOS管Q1和PMOS管Q2的栅极，NMOS管Q1的漏极连接供电电压端Vin，PMOS管Q2的漏极连接模拟地，NMOS管Q1和PMOS管Q2的源极相连，其连接点为驱动处理电路的输出端；当主控制电路产生PWM信号控制主开关管导通时，第三绕组N3与主变压器原边绕组耦合隔离，该第三绕组N3的同名端与异名端间产生电压为上正下负，PMOS管Q2导通，则驱动处理电路输出低电平信号，该低电平信号为关断逻辑电平信号，当主开关管关断时，第三绕组N3的同名端与异名端间产生电压为下正上负，NMOS管Q1导通，驱动处理电路输出高电平信号，该高电平信号为导通逻辑电平信号。

5.根据权利要求1所述的辅开关管隔离驱动电路，其特征在于：所述驱动处理电路包括三极管NPN管Q1和PNP管Q2，所述第三绕组N3的异名端经电阻R2连接NPN管Q1和PNP管Q2的基极，NPN管Q1的集电极连接供电电压端Vin，PNP管Q2的集电极连接模拟地，NPN管Q1和PNP管Q2的发射极相连，其连接点为驱动处理电路的输出端；当主控制电路产生PWM信号控制主开关管导通时，第三绕组N3与主变压器原边绕组耦合隔离，该第三绕组N3的同名端与异名端间产生电压为上正下负，PNP管Q2导通，则驱动处理电路输出低电平信号，该低电平信号为关断逻辑电平信号，当主开关管关断时，第三绕组N3的同名端与异名端间产生电压为下正上负，NPN管Q1导通，驱动处理电路输出高电平信号，该高电平信号为导通逻辑电平信号。

6.根据权利要求4或5所述的辅开关管隔离驱动电路，其特征在于：所述延时电路包括电阻R1和电容C2，电阻R1的一端连接驱动处理电路的输出端，另一端连接电容C2的一端，该电容C2的另一端接模拟地，电阻R1和电容C2的连接点为延时电路的输出端；当主开关管导通时，驱动处理电路输出低电平信号，电容C2放电，延时电路输出端的信号电压降低，当主开关管关断时，驱动处理电路输出高电平信号，该高电平信号通过电阻R1向电容C2充电，延时电路输出端的信号电压上升。

7.根据权利要求6所述的辅开关管隔离驱动电路，其特征在于：所述延时电路还包括泄放二极管D2，该泄放二极管D2的阴极连接驱动处理电路的输出端，阳极连接电阻R1和电容C2的连接点。