CN103339726A - 电子部件及其制造方法和带有电子部件的电路板 - Google Patents

电子部件及其制造方法和带有电子部件的电路板 Download PDF

Info

Publication number
CN103339726A
CN103339726A CN2011800659441A CN201180065944A CN103339726A CN 103339726 A CN103339726 A CN 103339726A CN 2011800659441 A CN2011800659441 A CN 2011800659441A CN 201180065944 A CN201180065944 A CN 201180065944A CN 103339726 A CN103339726 A CN 103339726A
Authority
CN
China
Prior art keywords
coating
electronic unit
semi
finished product
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800659441A
Other languages
English (en)
Other versions
CN103339726B (zh
Inventor
T·哥特瓦尔德
C·罗斯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shengweice Electronics Jiangsu Co ltd
Original Assignee
Schweizer Electronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schweizer Electronic AG filed Critical Schweizer Electronic AG
Publication of CN103339726A publication Critical patent/CN103339726A/zh
Application granted granted Critical
Publication of CN103339726B publication Critical patent/CN103339726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20409—Outer radiating structures on heat dissipating housings, e.g. fins integrated with the housing
    • H05K7/20427—Outer radiating structures on heat dissipating housings, e.g. fins integrated with the housing having radiation enhancing surface treatment, e.g. black coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种电子部件(50)，该电子部件(50)具有带有两侧涂敷的第一涂层(16)的由导电材料制成的导电芯层(10)和至少一个布置在所述第一涂层(16)的容纳部(18)中的电子结构元件(20)，其中，第一涂层(16)分别以电绝缘的导热涂层(34，36)覆盖，并且在所述导热涂层(34，36)上分别设有由导电材料制成的另外的涂层(22，26)，所述另外的涂层(22，26)分别以由导电材料制成的覆盖层(38)覆盖，所述电子部件(50)还具有由所述覆盖层(38)的材料制成的敷镀通孔(24)，所述敷镀通孔(24)延伸通过覆盖所述电子结构元件(20)的电绝缘的导热涂层(36)和由导电和导热材料制成的所述另外的涂层(22)以便接触所述电子结构元件(20)。

Description

电子部件及其制造方法和带有电子部件的电路板
技术领域
本发明涉及一种电子部件及其制造方法。
背景技术
从德国专利文献DE102009013818A1中已知一种制造电子设备的方法，其中，在提供带有第一导电涂层的载体之后在该第一导电涂层上涂敷第一绝缘涂层并且产生至少一个从第一绝缘涂层的第一侧到第一绝缘涂层的第二侧的直通连接。至少两个半导体芯片安设在载体上，并且第二绝缘涂层涂敷在载体上。然后，打开第二绝缘涂层，直到载体暴露为止，并且金属涂层在打开的第二绝缘涂层上离析，然后至少两个半导体芯片分离。
发明内容
与之相对地，按本发明建议一种具有权利要求1和2的特征的电子部件，一种带有权利要求6和7的特征的用于制造该电子部件的方法以及一种带有按本发明的部件的具有权利要求14的特征的电路板和一种具有权利要求18的特征的用于将电子部件集成到电路板中的方法。
按本发明的电子部件是与由陶瓷制成的实施方式的有利备选方案。此外，与由陶瓷制成的实施形式相比，电子部件的断裂风险还明显更小。因为否则通常较长的铝制连接线由短的铜制过孔代替，所以导致明显降低了接通电阻。此外，通过按本发明的结构方案还可以减小芯片大小，因为所使用的电镀接触需要比其它一般的连接线更小的面积。由于对称的层结构，电子部件具有提高了的平面度。芯片与触点装置的热膨胀系数之差减小，由此导致可靠性升高。另一个优点在于，例如与马达壳体的电绝缘装置已通过电介质集成在部件模块中。产生的部件直接地集成到电路板中，这是廉价的完整的解决方案。
本发明的其它优点和结构方案从说明书和附图中获得。
显然，前述的和下列还要阐述的特点不仅能以分别给出的组合方式应用，而且可以以其它的组合方式应用或各自独立地应用，只要不背离本发明的框架范围。
附图说明
为了说明，根据附图中的实施例简略并且未按比例示出并且下列参照附图详述本发明。
图1至图3是在制造电子部件时按本发明生成第一半成品的步骤，
图4是第一半成品的实施形式布局的俯视图，
图5是在制造电子部件时按本发明生成第二半成品的示意图，
图6至图8是铺设、层压和另外加工用于制造电子部件的三个半成品的示意图，
图9是按本发明的成品电子部件的实施形式，
图10是带有按本发明的集成的部件的电路板的截面图，
图11是带有按本发明的集成的部件的电路板的另一个实施形式的横截面，
图12是带有集成的结构元件的按本发明的部件的侧向截面图，
图13是带有集成的中介片和结构元件的按本发明的部件的侧向截面图。
具体实施方式
按本发明的方法，基底10由带有上侧12和下侧14的导电材料制成(图1)。基底例如可以是铜制的板，但原则上也可以是其它的本领域专业人员已知的导电材料。铜结合三个有利的特性，即，良好的导电性、良好的导热性和它(与其它具有相似传导特性的材料比较)能以合理的价格获得。本领域技术人员在个别情况下并且考虑特殊要求选择基底10的尺寸。基底的一般尺寸，长乘以宽例如可以为600mm x600mm，厚度为0.2至1mm。
可选择廉价的金属，该金属具有不同于离析金属的腐蚀特性，其结果是，可以选择性地腐蚀载体。因此，例如铝可以用作之前镀铜的载体材料。因此可以节省成本和重量。
在下一步骤中，将由导电材料制成的第一涂层16涂敷到基底10上。将第一涂层16涂敷到基底10的上侧12和/或下侧14。涂敷例如通过离析(电镀，电镀/电化学离析)或其它本领域技术人员公知的合适的技术措施(例如喷涂、真空离析等)实现。
按本发明这样地将第一涂层16涂敷在基底10上，使得产生至少一个容纳部18。容纳部18的尺寸(平面图面积和深度)选择为，使得容纳部18可以容纳期望的电子结构元件20(参照图3)，在下一步骤中，该电子结构元件20可以以平放地***基底10上的容纳部18中。该电子结构元件20例如是功率半导体芯片或另外相似的结构元件。容纳部18的深度d例如选择为，使得待***的结构元件20加上待设置在基底10与结构元件20的下侧之间的连接层19的高度比容纳部的深度d略微更小。或换句话说：镀层(层22)比待***的结构元件加上连接层略微更厚。该连接层19例如可以是钎焊层、有机涂层或适合的胶粘剂。根据选择，基底10的表面在容纳部18的区域内可以设有适合的贵金属(如银，金，锡等)以便形成结构元件的接触面。通过用于电子结构元件(或芯片)20的涂层材料合适的组合和基底10的表面的涂层可以生成具有在钎焊之后比钎焊之前更高的熔点的连接装置。这例如通过在结构元件上组合金(Au)并且在基底上组合锡(Sn)实现。Sn在232℃时熔化，并且导致钎焊过程。在此形成中间金属相AuSn，其熔点高于232℃。这防止了今后在进一步加工时的再熔化。
电子结构元件的表面设计成，使得若要钎焊，结构元件的下侧与规定的连接技术匹配地设计例如可钎焊的表面。结构元件的上侧在此设计成，使得例如通过给接触面镀铜而使该上侧适合用于后来的电镀接触。
所述的按本发明形成容纳芯片和其它结构元件的容纳部的步骤的优点是，保护结构元件在压合/层压之后的方法步骤中不会受到机械压力的影响，方式是将镀层的高度(并因此将容纳部的深度d)选择得比结构元件加上连接层的厚度略微更大。由此确保，结构元件的表面至少位于涂层22的表面下方这样多，使得在压合时不在结构元件上施加有害的压力。通过围绕容纳部涂敷导电涂层制造容纳部的优点是，容纳部具有直角和垂直面(这可以不通过腐蚀仅非常耗费地实现)，因此容纳部设计成可以与待***的结构元件尺寸精确地匹配。
为了补偿装配公差必要时规定的围绕结构元件20的自由空隙，在其装配和钎焊之后以适合的材料浇铸，例如以商业上常用的浇铸材料浇铸。
在已描述的、结构元件20***为之设计的容纳部18之后，生成第一半成品HZ1。
在结构方案(参照图4)中，第一半成品可以设有通过通道Kl，K2，K3定义的区域Fl，F2，F3，F4。在此是在制造结束之后相互绝缘的区域Fl，F2，F3，F4。为此，例如通过腐蚀将在此刻(仍)具有接片S的通道Kl，K2，K3引入第一涂层16和基底10中，这些接片S横向地延伸通过通道Kl，K2，K3并且机械地桥接这些通道并且具有稳定功能(固定接片)。在(下列要描述的)层压过程之后，这些固定接片借助适合的过程，例如通过钻孔、铣削，冲孔等去除。由此，在电子部件中产生电位隔离的区域。在图4中第一半成品HZ1的下方区域内可见的半圆或扇形的自由空隙28用于在成品部件中的通孔的电位隔离。前面描述产生的区域Fl，F2，F3，F4按本发明用于提供使电子结构元件20散热的表面。各区域Fl，F2，F3，F4的大小选择为，为各装备的结构元件配设有基本上相同大小的散热面。
所述的通道可以在原本的层压过程之前回填，以便减少在压合之前待引入涂层结构的树脂量(参照图6)。若一方面期望三个半成品HZ1，HZ2和HZ3之间非常薄的绝缘间距，但若另一方面要回填长且宽的通道，则这例如会是必需的。这例如可以借助压力过程或辊涂机实现。该树脂不必一定是特别导热的。
在本发明的方面框架内，前述的区域用于给布置在这些区域上的结构元件分别配有相等的用于“对称”散热的部件表面。与之相关，“对称”的意思是，在工作中由结构元件产生的热量由于对应的相等大小的表面均匀地散发，也如下列参照图9所阐述。
在本发明的结构方案中，基底10可以在图2中所示的方法步骤之后单个地分离，如在图2a中所示。
图2a左边是基底10的俯视图，其具有多个(在所示的实施例中：91)待装配的部件板卡。如图2a右边所示可见，为了装配(电子结构元件20)可以分离成条10′或单独板卡10″。在该实施例中，放大示出的单独板卡10′具有六个容纳部18。在给容纳部装配待***的结构元件之后，又组装条或单独板卡以便进一步加工，这例如通过将条或单独板卡***适合的插槽(未示出)中实现。
为了生成按本发明的第二半成品HZ2，现在提供由导电材料制成的第一板件22(参照图5)。该第一板件是板状的元件，例如由适合的导电材料制成的板。此(前面已提及的)材料可以是铜。第一板件的尺寸针对后面还要描述的、对基底10的大小的进一步加工。也就是说在所述的实施例中，为约600mm×600mm。厚度又可以为约0.2mm；但专业技术人员还可以视个别情况的需求而定地选择为更厚或更薄。
板件的一个或多个位置上设有用于后来敷镀通孔的贯通孔24。敷镀通孔24可以通过钻孔、冲孔、腐蚀、激光加工或其它专业技术人员常用的方法制造。
然后，制造按本发明的第二半成品HZ2。
然后，提供由导电材料制成的第二板件26作为第三半成品HZ3(为单独地示出)。
在第一半成品HZ1和第三半成品HZ3中，设置对专业技术人员本身已知的定向元件，该定向元件用于在形成层结构时给两个半成品相互定向。
所有或每个三个半成品HZ1，HZ2，HZ3的表面可以在现在下面铺设用于实现今后所使用的层压树脂的附着性改善的涂层之前通过适合的措施打毛和/或以改善附着性的涂层(增附剂)覆盖。在第一半成品的情况下，适合的增附剂同时既可以涂敷在半成品的表面上也可以涂敷在电子结构元件的表面上。
在图6中示出迄今已生成的三个半成品HZl，HZ2，HZ3的定向。
在第三半成品HZ3上放置第一半成品HZl，其中，第一半成品HZl放置有结构元件20的那一侧指向上，并因此远离第三半成品HZ3指向。在两个半成品之间，在放置之前引入作为中间层的第一半固化片层34。该第一半固化片层34可以设计成，使得它不伸向可能存在的定向元件的彼此相对的接合位置中。
在放上第二半固化片层36之后，在第一半成品HZl的上侧12上的第一涂层16上这样地放置第二半成品HZ2，使得第二半成品HZ2的贯通孔24以期望的定向置于电子结构元件20的上方，以便今后可以为了结构元件20敷镀通孔。
任选地，半固化片可以在今后敷镀通孔(贯通孔24)的区域内预先钻孔。由此，玻璃布在预先钻孔的区域内被去除，以此在半固化片定向地放置到敷镀通孔24上时使后面的激光钻孔容易，因为激光在层压之后只需穿破树脂充填物。
在选择半固化片层时应当注意材料良好的热导率。例如可以使用高导热的材料。可以使用带有含有高热导率填料（例如A1203或TiN）的树脂的半固化片。半固化片层的厚度与所需的热导率和其它参数，例如击穿强度无关地选择。
因此，在技术人员已知的过程参数下压合或层压出图6这样形成的三明治结构(层结构)。
在随后的方法步骤中，显露通过层压以半固化片树脂填充的敷镀通孔24(包括可能存在的玻璃纤维)。这可以通过技术人员已知的适合的措施，例如通过激光，如在图7中通过示出的激光短促发光实现。
在从贯通孔24中去除电介质之后，在孔24中的电介质壁上由于半固化片层36而直接地在电子结构元件20的表面上方以本身已知的方式和方法产生薄的导电层。该导电层可以通过例如铜的化学离析而产生。
然后在所形成的层压中间结构的最上层22上涂敷由导电材料制成的覆盖层38。导电材料例如又可以是铜，该铜通过电镀这样地涂敷，使得敷镀通孔24完全填充或至少充满，以便确保位于下方的电子结构元件20良好的接触。覆盖层也可以——如图8的实施例中所示——涂敷在所形成的层压中间结构的下侧上(最下层26)。
图9示出按本发明的电子部件50的横截面图，电子部件50包括由原先的基底10构成的铜或金属芯和涂敷在其上的镀铜或金属层16、布置在其上(上方和下方)的导热电介质层34，36还和构造在其上的(上方和下方)另外的铜或金属层22，26，38，其具有嵌入的并且通过金属/铜过孔24接触的结构元件或芯片20。
电子部件按本发明的结构确保稳定并且高导热的装置，其与相似传导性能的陶瓷基底比较制造起来成本明显更低并且尺寸设计得更小并且具有更高的断裂强度。通过电镀接触能够设计出尺寸更小的芯片，因为不必考虑用于连接的粗金属线。
在图9中，所谓的部件50的散热路径根据虚线箭头与不同热阻Rthl至Rth4相关地表示。如从该图中清楚可见，按本发明构造的部件50具有大量的保证在电子结构元件中的热量有针对性地散发的这种散热路径。这还通过使用两个铜平面来电和热连接而实现。由此，能够实现在相同面积时更高功率(更高功率密度)的结构元件的使用和/或在构造(设计)印制电路结构时的单位面积收益，而不会产生过热的风险。该效果用于散热，亦即，热阻在横截面积增大时成正比地下降。
与本发明所用的材料有关地，有利地特征是有特别好的导热系数。一般的半固化片-树脂材料具有约0.2至0.3W/mK的热导率。但也可以使用热导率为0.8至2.0W/mK的材料。
有利地，区域Fl，F2，F3的面积是区域F4的面积的三分之一(也参照图4)，以便提供给各结构元件相同的散热面积。在此考虑，其上布置有多个结构元件/芯片的区域相对具有仅一个结构元件的面的面积倍数必须相应地是结构元件的数量，以便按本发明确保相同的散热。由此避免，芯片由于不同的几何形状和尺寸比其它芯片加热更强(所谓的热点效应)，并且然后必须降低整个***的效率以便冷却个别更热的芯片。
按本发明制造的电子部件50可以集成到电路板中，如根据图10所示。
为此，将电子部件50***为之设计的电路板凹处中并且与之共同地这样压合，使得在压合之后电路板的表面与部件的表面齐平地终止。在图10的图示中，电路板LP的白的涂层是电介质层110，111而以阴影线表示的层是导电涂层113。两个画出的盲孔112用于在部件50与电路板LP之间接触。具有小导热率的(以水平阴影线表示的)层114紧接在部件50的上方。在冷却体120与电路板LP下部的(铜)外层118之间可以设置用于形成导热的无缝间隙的TIM层119(TIM：导热界面材料)。
当装入电路板LP中时，作为备选也可以省去第三半成品HZ3的一组涂层34，26，38。这种变型例如在图11中示出。在此，电子部件50′在没有第三半成品HZ3的情况下直接地集成到电路板LP′中。该电路板LP′具有与图10中基本上相同的结构，其中，附加地在电路板的下侧上延伸有导热半固化片116，该半固化片延伸经过电路板和集成的部件50′的表面。然后，将铜层118作为电路板和部件50′共同的外层涂敷(该铜层118在覆盖层电镀涂敷时一起产生用于形成盲孔112在电路板上侧上的接触)。在部件50′与电路板LP′集成时进行与导热外层电介质共同的压合。在部件50′的下方，在外层116的下侧上又连接有铜层118、TIM层119和冷却体120。
作为备选，电路板也可以设计成，使得它在部件的下方延伸并且实现冷却面功能(未示出)，该冷却面功能在图11和图12中的两种实施形式中由冷却体120承担。
电路板在部件上方的区域可以——如已表明地——设计成，使得实现向上较差的热流。由此，避免或至少减少在电路板上的可能对温度敏感的结构元件加热。为此目的，作为已在图11和图12中所示的具有小的热导率的涂层114的备选或补充，在该涂层114的内部，至少一个空腔(未示出)设置在该部件的上方并且直接地与其邻接。因此，部件与电路板电连接和机械连接均通过表面的侧边缘和剩下的区域进行。
在本发明的结构方案中，在第一半成品HZ1和第二半成品HZ2之间可以引入两个半固化片层36，37，在这两个半固化片层之间又有一个结构元件。该结构元件例如可以是用于电流测量或电流分路(所谓的分流)的结构元件60(在所示的实施形式中是薄膜结构元件；参照图12)。该结构元件的接触例如通过镀出的激光孔62实现-如另外有关地已在前面所描述那样。
在另外的结构方案中，可以——与图12相似地描述——在两个半固化片层36，37之间并且在第一半成品HZl和第二半成品HZ2之间例如借助所谓的中介片IP引入至少一个被动的、不连续的结构元件70，如这在图13中所示。与其结构高度有关地，必要时可以在第一半成品HZl中设置空穴或凹腔17用于容纳中介片IP。接触又通过镀出的激光孔72等实现。
本发明的各方面概括在已编号的下列方面中：
1.一种带有导电芯层(10)的电子部件(50)，该电子部件具有两侧涂敷的由导电材料制成的第一涂层(16)和至少一个布置在第一涂层(16)的容纳部(18)中的电子结构元件(20)，其中，第一涂层(16)分别以电绝缘的导热涂层(34，36)覆盖，并且在导热涂层(34，36)上分别设有由导电材料制成的另外的涂层(22，26)，所述另外的涂层(22，26)分别以由导电材料制成的覆盖层(38)覆盖，并且具有由覆盖层(38)的材料制成的、另外的敷镀通孔(24)，该敷镀通孔(24)延伸通过覆盖电子结构元件(20)的电绝缘的导热涂层(36)和由导电和导热材料制成的另外的涂层(22)以便接触电子结构元件(20)。
2.按方面1的电子部件(50)，其中，芯层(10)由铜或镀铜的铝组成。
3.按方面1或2的电子部件(50)，其中，第一涂层(16)是电镀离析的铜。
4.按方面1至3之一的电子部件(50)，其中，容纳部(18)的深度(d)略微大于电子结构元件(20)加上连接层(19)的高度。
5.按方面1至4之一的电子部件(50)，其中，在电子结构元件(20)多于一个时，为各结构元件(20)这样地配设有用于散热的表面，使得安装好的各个结构元件(20)所用的散热面积基本上相等。
6.一种具有导电芯层(10)的电子部件(50′)，其具有两侧涂敷的、由导电材料制成的第一涂层(16)和至少一个布置在第一涂层(16)的容纳部(18)中的电子结构元件(20)，其中，第一涂层(16)在电子结构元件(20)的上方以电绝缘的导热涂层(36)覆盖，并且在导热涂层(36)上设有由导电材料制成的另外的涂层(22)，该另外的涂层又以由导电材料制成的覆盖层(38)覆盖，并且具有由覆盖层(38)的材料制成的另外的敷镀通孔(24)，该敷镀通孔延伸通过覆盖电子结构元件(20)的电绝缘的导热涂层(36)和由导电和导热材料制成的另外的涂层(22)以便接触电子结构元件(20)。
按方面6的电子部件设计成中间产品，例如用于集成到电路板中，如下面并且在说明书中参考图11的实施例描述。
7.按方面6的电子部件(50′)，其中，芯层(10)由铜或镀铜的铝组成。
8.按方面6或7的电子部件(50′)，其中，第一涂层(16)是电镀离析的铜。
9.按方面6至8之一的电子部件(50′)，其中，容纳部(18)的深度(d)略微大于电子结构元件(20)加上连接层(19)的高度。
10.按方面6至9之一的电子部件(50′)，其中，在电子结构元件(20)多于一个时，给各结构元件(20)这样地配有用于散热的表面，使得安装好的各个结构元件(20)所用的散热面积基本上相等。
11.一种用于制造电子部件(50)的方法，步骤如下：
通过如下方式制造第一半成品(HZ1)：
-提供由导电材料制成的、具有上侧(12)和下侧(14)的基底(10)，
-将由导电材料制成的第一涂层(16)涂敷到基底(10)的上侧(12)和/或下侧(14)，其中，在第一涂层(16)中设有至少一个用于容纳电子结构元件的容纳部(18)，
-将至少一个结构元件(20)***至少一个容纳部(18)中，
通过如下方式制造第二半成品(HZ2)：
-提供由导电材料制成的第一板件(22)，
-在第一板件(22)中产生用于后来敷镀通孔的贯通孔(24)，
通过如下方式制造第三半成品(HZ3)：
-提供由导电材料制成的第二板件(22)，
通过将第一半成品(HZ1)放到第三半成品(HZ3)上并且将第二半成品(HZ2)放到第一半成品(HZ1)上，以层结构铺设三个半成品(HZ1，HZ2，HZ3)，在第一和第三第一半成品之间和在第一和第二第一半成品之间分别设置半固化片层(34，36)，
层压该结构，
露出在层压之后以树脂填充的、第一板件(22)的孔(24)，
至少部分地以导电材料(38)填充孔(24)以便通孔敷镀。
12.按方面11的方法，其中，基底(10)由铜或镀铜的铝组成。
13.按方面11或12的方法，其中，第一涂层(16)的涂敷通过电镀离析实现。
14.按方面11至13之一的方法，其中，容纳部(18)这样地通过第一涂层(16)的选择性涂敷而形成，使得容纳部(18)的深度(d)略微大于待***的电子结构元件(20)加上连接层(19)的高度。
15.按方面11至14之一的方法，其中，在装配至少一个电子结构元件(20)之后，在压合之前填满在容纳部(18)中的围绕结构元件(20)的自由空隙。
16.按方面11至15之一的方法，其中，将通道(Kl，K2，K3)引入第一涂层(16)和基底(10)中，其中，通道具有在压层步骤之后去除的固定接片(S)。
17.一种用于制造电子部件(50)的方法，其步骤如下：
通过如下方式制造第一半成品(HZ1)：
-提供由导电材料制成的具有上侧(12)和下侧(14)的基底(10)，
-将由导电材料制成的第一涂层(16)涂敷/离析到基底(10)的上侧(12)和/或下侧(14)，其中，在第一涂层(16)中设有至少一个用于容纳电子结构元件的容纳部(18)，
-将结构元件(20)***至少一个容纳部(18)中，
通过如下方式制造第二半成品(HZ2):
-提供由导电材料制成的第一板件(22)，
-在第一板件(22)中生成用于后来的敷镀通孔的贯通孔(24)，
通过将第二半成品(HZ2)放到第一半成品(HZ1)上且在这两个半成品(HZ1，HZ2)之间设置半固化片层(36)而以层结构铺设两个半成品(HZ1，HZ2)，
层压该结构，
露出在层压之后以树脂填充的、第一板件(22)的孔(24)，
至少部分地以导电材料填充孔(24)以便通孔敷镀。
18.按方面17的方法，其中，基底(10)由铜或镀铜的铝组成。
19.按方面17或18的方法，其中，第一涂层(16)的涂敷通过电镀离析实现。
20.按方面17至19之一的方法，其中，容纳部(18)这样地通过第一涂层(16)的选择性涂敷形成，使得容纳部(18)的深度(d)略微大于待***的电子结构元件(20)加上连接层(19)的高度。
21.按方面17至20之一的方法，其中，在装配至少一个电子结构元件(20)之后，在压合之前填满在容纳部(18)中的围绕结构元件(20)的自由空隙。
22.按方面7至21之一的方法，其中，将通道(Kl，K2，K3)引入第一涂层(16)和基底(10)中，其中，通道具有在层压步骤之后去除的固定接片(S)。
23.具有按方面1至5之一的电子部件(50)的电路板(LP)。
24.按方面23的电路板(LP)，其中，电路板(LP)的表面与电子部件(50)齐平地终止。
25.按方面24的电路板(LP)，其中，冷却体(120)连接到电路板(LP)和电子部件(50)齐平的终端上。
26.按方面23至25之一的电路板(LP)，其中，在电子部件(50)和位于其上的、电路板(LP)的印制导线(113)之间设有一具有很小热导率的涂层(114)。
27.具有按方面6至10之一的电子部件(50)的电路板(LP′)。
28.按方面27的电路板(LP′)，其中，电路板(LP′)的绝缘部分与电子部件(50′)齐平地终止。
29.按方面28的电路板(LP′)，其中，冷却体(120)连接到电路板(LP1)和电子部件(50′)齐平的终端上。
30.按方面27至29之一的电路板，其中，在电子部件(50′)和位于其上的、电路板(LP′)的印制导线(113)之间设有一热导率很小的涂层(114)。
31.按方面11至22之一的方法，其中，在铺设步骤中，在第一半成品(HZ1)和第二半成品(HZ2)之间引入两个半固化片层(36，37)，其中，在两个半固化片层(36，37)之间设有另外的结构元件(60)和/或中介片(IP)，该另外的结构元件(60)和/或中介片(IP)在压合步骤之后借助镀出的孔(62，72)接触。
32.按方面31的方法，其中，用于接触另外的结构元件(60)和/或中介片(IP)的孔(62，72)借助激光钻孔和随后的镀出而产生。
33.按方面31或32的方法，其中，在生成第二半成品(HZ2)的步骤中，设置用于接触另外的结构元件(60)和/或中介片(IP)的贯通孔。
34.按方面31至33之一的方法，其中，设置用于容纳另外的结构元件(60)和/或中介片(IP)的凹腔(17)。
35.按方面1至10之一的电子部件(50，50′)，该电子部件在两个导电涂层(36，37)之间具有另外的结构元件(60)和/或中介片(IP)。
36.一种用于将电子部件(50，50′)集成到电路板中的方法，其步骤如下：
提供按方面1至10之一或按方面35的电子部件(50，50′)，
提供带有用于容纳电子部件(50，50′)的凹处的电路板，
将很小热导率的涂层(114)引入凹处，
将电子部件(50，50′)***电路板的凹处并且插到热导率很小的涂层(114)上，
压合这样形成的层结构，
涂敷形成共同的外层的导电涂层(118)，该导电涂层(118)也用于在电子部件(50.50′)和电路板(LP，LP′)之间接触。
37.按方面36的方法，其中，在电子部件(50，50′)的区域内的、形成共同的外层的涂层(118)上布设冷却体(120)。
38.按方面37的方法，其中，在导电涂层(118)和冷却体(120)之间引入用于形成导热的无缝间隙的TIM层(119)。
39.按方面36至38之一的方法，其中，在已***电子部件的电路板与共同的外层(118)之间引入导热电介质。

Claims (27)

1.一种电子部件(50)，该电子部件(50)具有带有两侧涂敷的第一涂层(16)的由导电材料制成的导电芯层(10)和至少一个布置在所述第一涂层(16)的容纳部(18)中的电子结构元件(20)，其中，所述第一涂层(16)分别以电绝缘的导热涂层(34，36)覆盖，并且在所述导热涂层(34，36)上分别设有由导电材料制成的另外的涂层(22，26)，所述另外的涂层(22，26)分别以由导电材料制成的覆盖层(38)覆盖，所述电子部件(50)还具有由所述覆盖层(38)的材料制成的敷镀通孔(24)，所述敷镀通孔(24)延伸通过覆盖所述电子结构元件(20)的电绝缘的导热涂层(36)和由导电和导热材料制成的所述另外的涂层(22)以便接触所述电子结构元件(20)。
2.一种电子部件(50′)，该电子部件(50′)具有带有两侧涂敷的第一涂层(16)的由导电材料制成的导电芯层(10)和至少一个布置在所述第一涂层(16)的容纳部(18)中的电子结构元件(20)，其中，所述第一涂层(16)在所述电子结构元件(20)的上方以电绝缘的导热涂层(36)覆盖，并且在所述导热涂层(36)上设有由导电材料制成的另外的涂层(22)，所述另外的涂层(22)又以由导电材料制成的覆盖层(38)覆盖，所述电子部件还具有由所述覆盖层(38)的材料制成的敷镀通孔(24)，所述敷镀通孔(24)延伸通过覆盖所述电子结构元件(20)的电绝缘导热涂层(36)和由导电和导热材料制成的所述另外的涂层(22)以便接触所述电子结构元件(20)。
3.按权利要求1或2所述的电子部件(50;50′)，其中，所述容纳部(18)的深度略微大于所述电子结构元件(20)加上连接层(19)的高度。
4.按权利要求1至3之一所述的电子部件(50;50′)，其中，若电子结构元件(20)多于一个，为各结构元件(20)这样地配设有用于散热的面，使得安装好的各个结构元件(20)所用的散热面积基本上相等。
5.按权利要求1至4之一所述的电子部件(50;50′)，所述电子部件在两个电绝缘涂层(36，37)之间具有另外的结构元件(60)和/或中介片(IP)。
6.一种用于制造电子部件(50)的方法，其步骤如下：
通过以如下方法制造的第一半成品(HZ1)：
-提供由导电材料制成的带有上侧(12)和下侧(14)的基底(10)，
-在所述基底(10)的所述上侧(12)和/或所述下侧(14)涂敷由导电材料制成的第一涂层(16)，其中，在所述第一涂层(16)中设有至少一个用于容纳电子结构元件的容纳部(18)，
-将至少一个结构元件(20)***所述至少一个容纳部(18)中，
通过如下方式制造第二半成品(HZ2)：
-提供由导电材料制成的第一板件(22)，
-在所述第一板件(22)中生成用于后来的敷镀通孔的贯通孔(24)，
通过提供由导电材料制成的第二板件(26)生成第三半成品(HZ3)，
通过将所述第一半成品(HZ1)放置到所述第三半成品(HZ3)上并且将所述第二半成品(HZ2)放置到所述第一半成品(HZ1)上使所述三个半成品(HZ1，HZ2，HZ3)以层结构铺设，在所述第一半成品(HZ1)和所述第三半成品(HZ3)之间以及在所述第二半成品(HZ2)和所述第一半成品之间分别预设有半固化片层(34，36)，
层压所述结构，
露出在所述层压之后以树脂填充的、所述第一板件(22)的孔(24)，
至少部分地用导电材料(38)填充所述孔(24)以便通孔敷镀。
7.一种用于制造电子部件(50′)的方法，具有以下步骤：
通过如下方式制造第一半成品(HZ1)：
-提供由导电材料制成的带有上侧(12)和下侧(14)的基底(10)，
-将由导电材料制成的第一涂层(16)涂敷/离析到所述基底(10)的上侧(12)和/或下侧(14)，其中，在所述第一涂层(16)中设有至少一个用于容纳电子结构元件的容纳部(18)，
-将结构元件(20)***所述至少一个容纳部(18)中，
通过如下方式制造第二半成品(HZ2)：
-提供由导电材料制成的第一板件(22)，
-在所述第一板件(22)中生成用于后来的敷镀通孔的贯通孔(24)，
通过将所述第二半成品(HZ2)放置在所述第一半成品(HZ1)上且在所述第二半成品(HZ2)和所述第一半成品(HZ1)之间预设有半固化片层(36)而使所述两个半成品(HZ1，HZ2)以层结构铺设，，
层压所述结构，
显露在所述层压之后以树脂填充的所述第一板件(22)的孔(24)，
至少部分地用导电材料(38)填充所述孔(24)以便通孔敷镀。
8.按权利要求6或7所述的方法，其中，所述容纳部(18)这样地通过所述第一涂层(16)的选择性涂敷形成，使得所述容纳部(18)的深度(d)略微大于待***的电子结构元件(20)加上连接层(19)的高度。
9.按权利要求6至8之一所述的方法，其中，在装载所述至少一个电子结构元件(20)之后在所述压合之前填满在所述容纳部(18)中围绕所述结构元件(20)的自由空隙。
10.按权利要求6至9之一所述的方法，其中，将通道(Kl，K2，K3)引入所述第一涂层(16)和所述基底(10)中，其中，所述通道具有在所述层压步骤之后去除的固定接片(S)。
11.按权利要求6至10之一所述的方法，其中，在铺设步骤中在所述第一半成品(HZ1)和所述第二半成品(HZ2)之间引入两个半固化片层(36，37)，其中，在所述两个半固化片层(36，37)之间设有另一个结构元件(60)和/或中介片(IP)，所述结构元件(60)和/或中介片(IP)在所述压合步骤之后借助镀出的孔(62，72)接触。
12.按权利要求11所述的方法，其中，借助激光钻孔生成所述孔(62，72)用于接触所述另外的结构元件(60)和/或所述中介片(IP)，然后镀出所述孔。
13.按权利要求11或12所述的方法，其中，在产生所述第二半成品(HZ2)的步骤期间，设置贯通孔用于接触所述另外的结构元件(60)和/或所述中介片(IP)。
14.一种带有按权利要求1至5之一所述的电子部件(50;50′)的电路板(LP;LP′)。
15.按权利要求14所述的电路板(LP;LP′)，其中，所述电路板(LP;LP′)的表面与所述电子部件(50;50′)齐平地终止。
16.按权利要求15所述的电路板(LP;LP′)，其中，冷却体(120)连接在电路板(LP:LP′)和电子部件(50;50′)的齐平的终端上。
17.按权利要求14至16之一所述的电路板(LP;LP′)，其中，在所述电子部件(50;50′)和位于其上的所述电路板(LP;LP′)的印制导线(113)之间设有热导率很小的涂层(114)。
18.一种用于将电子部件(50.50′)集成到电路板中的方法，步骤如下：
提供按权利要求1至6之一所述的电子部件(50.50′)，
提供带有设计用于容纳所述电子部件(50;50′)的凹处的电路板，
将热导率较小的涂层(114)引入所述凹处中，
将所述电子部件(50;50′)***所述电路板的凹处中的热导率较小的涂层(114)上，
压合这样形成的层结构，
涂敷形成一个共同的外层的导电涂层(118)，所述导电涂层也用于在所述电子部件(50;50′)和所述电路板(LP;LP′)之间的接触。
19.按权利要求18所述的方法，其中，将冷却体(120)布设到在所述电子部件(50;50′)的区域内的、形成所述共同的外层的涂层(118)上。
20.按权利要求19所述的方法，其中，在所述导电涂层(118)和所述冷却体(120)之间引入用于形成散热的无缝间隙的TIM-涂层(119)。
21.按权利要求18至20之一所述的方法，其中，在带有已***电子部件的所述电路板和所述共同的外层(118)之间引入导热电介质(116)。
22.一种按前述权利要求6至13之一所述的方法制造的电子部件(50;50′)。
23.按权利要求22所述的电子部件(50;50′)，其中，在电子结构元件(20)多于一个时，为各结构元件(20)这样地配设有用于散热的表面，使得安装好的各个结构元件(20所用的散热面积基本上相等。
24.一种带有按权利要求22或23所述的电子部件(50;50′)的电路板(LP;LP)。
25.按权利要求24所述的电路板(LP;LP′)，其中，所述电路板(LP;LP′)的表面与所述电子部件(50;50′)齐平地终止。
26.按权利要求25所述的电路板(LP;LP′)，其中，冷却体(120)连接到电路板(LP:LP′)和电子部件(50;50′)的齐平的终端上。
27.按权利要求24至26之一所述的电路板(LP;LP′)，其中，在所述电子部件(50;50′)和位于其上的、所述电路板(LP;LP′)的印制导线(113)之间设有一个热导率较小的涂层(114)。
CN201180065944.1A 2010-11-29 2011-11-24 电子部件及其制造方法和带有电子部件的电路板 Active CN103339726B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010060855.6 2010-11-29
DE102010060855A DE102010060855A1 (de) 2010-11-29 2010-11-29 Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
PCT/EP2011/005912 WO2012072212A2 (de) 2010-11-29 2011-11-24 Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil

Publications (2)

Publication Number Publication Date
CN103339726A true CN103339726A (zh) 2013-10-02
CN103339726B CN103339726B (zh) 2014-12-31

Family

ID=45390054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180065944.1A Active CN103339726B (zh) 2010-11-29 2011-11-24 电子部件及其制造方法和带有电子部件的电路板

Country Status (8)

Country Link
US (1) US8811019B2 (zh)
EP (1) EP2524394B1 (zh)
JP (1) JP5767338B2 (zh)
CN (1) CN103339726B (zh)
BR (1) BR112013015289B1 (zh)
DE (2) DE102010060855A1 (zh)
RU (1) RU2556274C2 (zh)
WO (1) WO2012072212A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374786A (zh) * 2014-08-19 2016-03-02 Abb技术有限公司 功率半导体模块及其制造方法
US10897812B2 (en) 2018-12-25 2021-01-19 AT&S (Chongqing) Company Limited Component carrier having a component shielding and method of manufacturing the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011105346A1 (de) 2011-06-21 2012-12-27 Schweizer Electronic Ag Elektronische Baugruppe und Verfahren zu deren Herstellung
CN203013703U (zh) * 2012-12-17 2013-06-19 中怡(苏州)科技有限公司 散热元件及应用该散热元件的通讯装置
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
DE102013102541A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
AT515069B1 (de) * 2013-11-07 2019-10-15 At & S Austria Tech & Systemtechnik Ag Leiterplattenstruktur
RU2579434C2 (ru) * 2014-03-19 2016-04-10 Михаил Юрьевич Гончаров Планарный индуктивный элемент и способ отвода тепла от его обмоток
DE102014008148B4 (de) * 2014-05-23 2020-06-04 Continental Automotive Gmbh Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
DE102015200989A1 (de) * 2015-01-22 2016-07-28 Robert Bosch Gmbh Verbindungsanordnung zwischen einem Trägerelement und einem elektronischen Schaltungsbauteil und Schaltungsträger
RU2602835C9 (ru) * 2015-05-13 2017-02-02 Акционерное общество "Концерн радиостроения "Вега" Способ экранирования в электронном модуле
JP6501638B2 (ja) * 2015-06-11 2019-04-17 オムロンオートモーティブエレクトロニクス株式会社 電子装置
US20170325327A1 (en) * 2016-04-07 2017-11-09 Massachusetts Institute Of Technology Printed circuit board for high power components
WO2018001983A1 (en) 2016-06-28 2018-01-04 Abb Schweiz Ag Cooled electronics package with stacked power electronics components
DE102017208147B4 (de) 2017-05-15 2021-12-30 Schweizer Electronic Ag Elektronisches Bauteil und Leiterplatte mit diesem elektronischen Bauteil
RU2677633C1 (ru) * 2017-12-12 2019-01-18 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Конструкция многослойных печатных плат со встроенным теплоотводом
CN111200899B (zh) * 2018-11-20 2023-09-15 奥特斯科技(重庆)有限公司 部件承载件及制造该部件承载件的方法
CN113196473A (zh) * 2019-05-29 2021-07-30 华为技术有限公司 集成部件和电力转换装置
EP3809805A1 (en) * 2019-10-14 2021-04-21 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US11632860B2 (en) 2019-10-25 2023-04-18 Infineon Technologies Ag Power electronic assembly and method of producing thereof
DE102020132808B4 (de) 2020-12-09 2023-03-09 Schweizer Electronic Aktiengesellschaft Leiterplattenmodul, Leiterplatte, Kühlkörper und Wärmeleitelement
WO2022190316A1 (ja) 2021-03-11 2022-09-15 株式会社メイコー 記憶装置及び記憶装置モジュール
DE102022135026B3 (de) 2022-12-30 2024-01-25 Schweizer Electronic Ag Leistungselektronisches Modul, leistungselektronischer Modulblock, Leiterplatte mit leistungselektronischem Modul bzw. Leiterplattenbauelement und Verfahren zur Herstellung eines leistungselektronischen Moduls

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1946271A (zh) * 2005-10-04 2007-04-11 三星电机株式会社 印刷电路板及其制造方法
US20090065180A1 (en) * 2006-02-22 2009-03-12 Thales Nederland B.V. Planar heat pipe for cooling
US20090236749A1 (en) * 2008-03-18 2009-09-24 Infineon Technologies Ag Electronic device and manufacturing thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200900A (en) * 1978-06-30 1980-04-29 Robertshaw Controls Company Circuit board arrangement
JPS57128994A (en) * 1981-02-02 1982-08-10 Nippon Electric Co Lsi mounting structure
CH687490A5 (de) * 1992-03-25 1996-12-13 Dyconex Ag Leiterplattenverstaerkung.
US5278724A (en) * 1992-07-06 1994-01-11 International Business Machines Corporation Electronic package and method of making same
JP3764214B2 (ja) * 1996-08-12 2006-04-05 株式会社東芝 プリント回路基板およびこれを備えた電子機器
RU2176134C2 (ru) * 1998-07-02 2001-11-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль и способ его изготовления
US6368894B1 (en) * 1999-09-08 2002-04-09 Ming-Tung Shen Multi-chip semiconductor module and manufacturing process thereof
JP2001085804A (ja) * 1999-09-17 2001-03-30 Sony Corp プリント配線板およびその製造方法
JP2002216934A (ja) * 2001-01-22 2002-08-02 Sumitomo Electric Ind Ltd ヒータモジュール及び光導波路モジュール
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
JP2004079736A (ja) * 2002-08-15 2004-03-11 Sony Corp チップ内蔵基板装置及びその製造方法
US7759777B2 (en) 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
EP2357877B1 (en) * 2008-10-31 2018-06-27 Taiyo Yuden Co., Ltd. Method for manufacturing a printed wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1946271A (zh) * 2005-10-04 2007-04-11 三星电机株式会社 印刷电路板及其制造方法
US20090065180A1 (en) * 2006-02-22 2009-03-12 Thales Nederland B.V. Planar heat pipe for cooling
US20090236749A1 (en) * 2008-03-18 2009-09-24 Infineon Technologies Ag Electronic device and manufacturing thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374786A (zh) * 2014-08-19 2016-03-02 Abb技术有限公司 功率半导体模块及其制造方法
US10897812B2 (en) 2018-12-25 2021-01-19 AT&S (Chongqing) Company Limited Component carrier having a component shielding and method of manufacturing the same

Also Published As

Publication number Publication date
JP5767338B2 (ja) 2015-08-19
BR112013015289B1 (pt) 2020-10-06
US20130329370A1 (en) 2013-12-12
WO2012072212A3 (de) 2012-09-07
WO2012072212A2 (de) 2012-06-07
CN103339726B (zh) 2014-12-31
RU2013128431A (ru) 2015-01-10
DE202011110023U1 (de) 2012-11-12
BR112013015289A2 (pt) 2018-05-15
JP2014503997A (ja) 2014-02-13
RU2556274C2 (ru) 2015-07-10
EP2524394B1 (de) 2013-07-31
EP2524394A2 (de) 2012-11-21
US8811019B2 (en) 2014-08-19
DE102010060855A1 (de) 2012-05-31

Similar Documents

Publication Publication Date Title
CN103339726B (zh) 电子部件及其制造方法和带有电子部件的电路板
CN1882224B (zh) 配线基板及其制造方法
CN102448247B (zh) 其内嵌有电子组件的印刷电路板
CN206976318U (zh) 模块
US8076586B2 (en) Heat conduction from an embedded component
CN101515554B (zh) 半导体器件的制造方法、半导体器件以及配线基板
CN100417310C (zh) 具有散热元件的印刷电路板,其制作方法和包含它的器件
CN105164798B (zh) 电子组件和制造电子组件的方法
US9698089B2 (en) Substrate device and electric circuit arrangement having first substrate section perpendicular to second substrate section
CN105190871B (zh) 电子组件、其制造方法和具有电子组件的印刷电路板
CN102903682A (zh) 半导体器件、通过垂直层叠半导体器件配置的半导体模块结构及其制造方法
CN101027948A (zh) 电子模块及其制造方法
US20100294544A1 (en) Bending-Type Rigid Printed Wiring Board and Process for Producing the Same
US6555763B1 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
CN100393183C (zh) 电路形成基板制造方法
CN106548985A (zh) 封装载板及其制作方法
CN110809358B (zh) 散热pcb板及其制作方法
CN110268520A (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
KR101961529B1 (ko) 유전체 필름 없는 전자 모듈 및 그 제조 방법
US11160160B1 (en) PCB for bare die mount and process therefore
JP5197562B2 (ja) 発光素子パッケージ及びその製造方法
CN108882568A (zh) 一种pcb的制作方法
CN101361414A (zh) 多层印刷线路基板及其制造方法
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
CN101364582A (zh) 嵌埋有芯片的承载板结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221018

Address after: 2268 Baita Road, Jintan District, Changzhou, Jiangsu

Patentee after: Shengweice Electronics (Jiangsu) Co.,Ltd.

Address before: Germany Shi Berg

Patentee before: SCHWEIZER ELECTRONIC AG

TR01 Transfer of patent right