CN103326713B - 多电压域电源调整型压控振荡器的保护方法及电路 - Google Patents

多电压域电源调整型压控振荡器的保护方法及电路 Download PDF

Info

Publication number
CN103326713B
CN103326713B CN201310192227.6A CN201310192227A CN103326713B CN 103326713 B CN103326713 B CN 103326713B CN 201310192227 A CN201310192227 A CN 201310192227A CN 103326713 B CN103326713 B CN 103326713B
Authority
CN
China
Prior art keywords
voltage
power supply
ring
logic level
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310192227.6A
Other languages
English (en)
Other versions
CN103326713A (zh
Inventor
敖海
敖钢
左红建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xindong Technology (Zhuhai) Co.,Ltd.
Original Assignee
SUZHOU ACTICHIP TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU ACTICHIP TECHNOLOGY Co Ltd filed Critical SUZHOU ACTICHIP TECHNOLOGY Co Ltd
Priority to CN201310192227.6A priority Critical patent/CN103326713B/zh
Publication of CN103326713A publication Critical patent/CN103326713A/zh
Application granted granted Critical
Publication of CN103326713B publication Critical patent/CN103326713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种多电压域电源调整型压控振荡器的保护方法,包括以下步骤:a.检测环振的电源电压;b.在高电压域将环振电源电压和基准电压进行比较,并将比较结果转换为一对互补的逻辑电平;c.将高电压域的逻辑电平转换为低电压域的逻辑电平;d.判断锁相环处于频率过冲状态还是处于锁定状态,若处于锁定状态且环振电源超出其额定电压,通过调节管对环振电源节点进行放电。可有效的防止环振电源出现过压(过流)状态的锁相环配置,且可以区分过压时锁相环处于锁定状态还是频率过冲状态且仅对锁定状态的过压(过流)实施保护,不影响锁相环的正常锁定过程和输出频率范围。

Description

多电压域电源调整型压控振荡器的保护方法及电路
技术领域
本发明涉及一种多电压域电源调整型压控振荡器的保护方法及电路。
背景技术
压控振荡器(VCO)是锁相环(PhaseLockedLoop,PLL)和时钟数据恢复(ClockandDataRecovery,CDR)电路的重要部件,它产生随输入的控制电压的变化而变化的频率。在高速串并信号转换接口(Serdes)应用领域,为了满足高速数据传输和***兼容性的需要,压控振荡器(VCO)必须同时支持较高的输出频率和较大的调节范围。
片上***中,为了使压控振荡器输出较高的频率,延时单元(DelayCell)通常采用较低的数字电压域电源供电。随着集成电路工艺的进步,电源电压不断下降,阈值电压和电源电压不成比例的变化使电源调整型压控振荡器的偏置电路的调节范围变的非常有限。
请参见图1,为现有的一种宽调节范围,可产生较高频率的电源调整型压控振荡器,它采用多电压域实现。控制电压(Vctrl)通过M1,M2,M3转换为控制电流,调制环振的输出频率,C3为电路提供高阶极点,避免环路出现较大的频率过冲。图中的偏置电路完成电压-电流转换,采用高电压域晶体管,可以承受较高的栅源电压(Vgs)和源漏电压(Vds),较高的电源电压(VDDA)易于满足晶体管工作于饱和区的条件,即Vds>Vgs-Vth,实现控制电压(Vctrl)的宽调节范围,降低VCO的增益灵敏度。在此基础上还可扩展M3漏极到环振电源(VDDOSC)的路径,使其具有较高的电源噪声抑制比,有利于减小输出抖动;环振由低电压域晶体管构成,可以实现较高的振荡频率。
图1所示的结构可以有效的解决调节范围,电源噪声抑制和输出频率之间的矛盾,然而,图1所示的结构,如果操作不当,M3的漏极电流有可能会超出设计所允许的最大值,此时即使环路可以锁定,但是由于器件长时间工作于超负荷状态,势必会降低其安全性和可靠性。
对环振而言,影响主要表现在:
(1)环振电源(VDDOSC)连接M3的漏极和环振延时单元PMOS管的源极,它们属于不同的电压域晶体管,模拟电源VDDA的电压要高出数字电源VDD电压很多,如果M3漏极输出的控制电流过大,环振电源有限的节点电容会使环振电源电压超出其额定值。
(2)环振是锁相环(PLL)中高频时钟的产生模块,处于最高频时钟域,延时单元之间的互连极易发生电迁移,较大的充放电流加剧了这种效应,如果低电压域的晶体管流过的电流过大,芯片有可能被烧毁。
因此,若图1所示的结构长时间工作于超负荷状态,芯片工作的安全性与可靠性较差。
请参见图2,通过低输出阻抗运放构成的电压跟随器,将环振电源(VDDOSC)钳位在固定的电平上,环振的输出频率仅受M3漏极电流的控制。该结构虽然可使VDDOSC节点电压不会超出额定值,但是无法顾及可能出现的大电流对电路可靠性造成的影响。
发明内容
为解决上述技术问题,本发明提供一种多电压域电源调整型压控振荡器的保护方法及电路。
为实现上述目的,本发明提供的技术方案是:一种多电压域电源调整型压控振荡器的保护方法,所述保护方法包括以下步骤:a.检测环振的电源电压;b.在高电压域将环振电源电压和基准电压进行比较,并将比较结果转换为一对互补的逻辑电平;c.将高电压域的逻辑电平转换为低电压域的逻辑电平;d.判断锁相环处于频率过冲状态还是处于锁定状态,若处于锁定状态且环振电源超出其额定电压,通过调节管对环振电源节点进行放电。
优选的,所述步骤b具体为:将所述电压的比较结果量化为模拟电压域的一对互补的逻辑电平。
优选的,所述步骤c具体为:将所述模拟电压域的一对互补的逻辑电平转换为数字电压域的逻辑电平。
优选的,所述步骤d具体为:将环振的电源处于过压状态的时间与锁相环的锁定时间相比较。
优选的,所述高电压域为模拟电压域,所述低电压域为数字电压域。
本发明提供的另一技术方案是:一种多电压域电源调整型压控振荡器的保护电路,包括:电压比较器,检测所述多电压域电源调整型压控振荡器的环振的电源电压,和基准电压进行比较;反相器,将所述电压比较器的输出量化为模拟电压域的一对互补的逻辑电平;模拟数字电压域电平转换电路,将所述模拟电压域的一对互补的逻辑电平转换为数字电压域的逻辑电平;D触发器和吞脉冲计数器,判断环振电源的过压状态是否发生在锁相环锁定状态;调节管,调节环振电源至正常范围内。
优选的,所述反相器包括第一级反相器和第二级反相器,所述第一级反相器和所述第二级反相器工作于模拟电压域。
优选的,所述模拟数字电压域电平转换电路工作于数字电压域。
优选的,所述D触发器和所述吞脉冲计数器使用所述模拟数字电压域电平转换电路的输出信号作为复位信号。
优选的,所述吞脉冲计数器的输入信号为锁相环的参考时钟,计数周期依据锁相环的锁定时间设定。
相对于现有技术,本发明提供的多电压域电源调整型压控振荡器的保护电路及方法,当电压调整型压控振荡器的偏置模块和振荡模块工作于不同电压域时,同时考虑过压和过流对环振安全性和可靠性的影响。并且考虑到锁相环锁定过程的频率过冲,可以区分过压时锁相环处于锁定状态还是频率过冲状态且仅仅检测锁相环锁定状态下环振电压是否超出额定值并对对该状态的过压(过流)实施保护,不影响环路的正常锁定过程。同时,锁相环如果出现超过环振最大允许电压的配置时,锁相环将无法锁定,避免振荡器长时间工作于过压或过流状态。当振荡器工作于允许频率范围内时,过流保护电路不影响振荡器正常工作。
附图说明
下面结合附图和实施方式对本发明作进一步说明:
图1为现有技术中的电源调整型压控振荡器;
图2为现有技术中的防止环振电源上出现过压的电源调整型压控振荡器;
图3为本发明提供的电源调整型压控振荡器的电路图;
图4为锁相环配置改变时,环路的锁定过程及频率过冲波形示意图;
图5为是发生过压和频率过冲时振荡器的控制电压Vctrl和D触发器输出端的波形示意图;
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
请参见图3,电源调整型压控振荡器包括偏置电路和环振,偏置电路工作于模拟电压域VDDA,环振工作于数字电压域VDD,VDDA的额定电压大于VDD的额定电压值。偏置电路将环路滤波器的输出电压Vctrl转换为电压(电流)控制环振的输出频率。环振电源滤波电容C3用于抑制电荷泵向Vctrl充(放)电时其上的电压阶跃,同时能够抑制电源噪声对环振输出频率的影响。C3给锁相环路引入了高阶极点,其取值不能过大,否则锁相环将会产生稳定困难,电容C3的有限取值范围使环振电源电压很容易超过数字电压域的额定值。
电源调整型压控振荡器还包括保护电路,保护电路包括电压比较器,第一级反相器,第二级反相器,模拟数字电压域逻辑电平转换电路,带复位功能的D触发器,吞脉冲计数器和调整管M16组成。其中,电压比较器、第一级反相器和第二级反相器工作于模拟电压域,模拟数字电压域逻辑电平转换电路、吞脉冲计数器、带复位功能的D触发器和调整管M16工作于数字电压域。
电压比较器包括MOS管M4,M5,M6,M7以及电容CL。M6的栅极与基准源输出连接,M7的栅极与环振电源连接,电压比较器的输出与第一级反相器的输入连接。第一级反相器包括MOS管M8,M9;第二级反相器包括MOS管M10,M11。电压比较器比较基准源与环振电源电压,第一级反相器和第二级反相器将电压比较器的输出量化为一对互补的逻辑电平,第一级反相器将高于其阈值的比较器输出电位量化为逻辑低电平,且将低于其阈值的比较器输出电位量化为逻辑高电平,第二级反相器用于产生第一级反相器输出的互补信号。电容CL为比较器的输出负载,电容CL将比较器的主极点推向低频,用于减小了电压比较器的带宽,防止Vctrl上幅度较大的高频信号使第一级反相器,第二级反相器,模拟数字电平转换电路输出发生跳变,减小保护电路的功耗。
模拟数字电压域逻辑电平转换电路包括MOS管M12,M13,M14,M15;第一级反相器和第二级反相器输出的互补信号接M13,M12的栅极;模拟数字电压域逻辑电平转换电路用于将量化后的比较结果转换为数字电压域的逻辑电平,用于标志环振电源是否处于过压状态。
带复位功能的D触发器包括复位端口reset,时钟输入端口clk、数据输入端口D和输出端口Q,复位信号reset高电平有效,复位时Q端输出低电平。吞脉冲计数器包括计数器复位端口,输入端口in以及输出端口out。带复位功能的D触发器的时钟输入端口clk与吞脉冲计数器的输出端口out连接,带复位功能的D触发器的数据输入端口d与数字电压域电源VDD连接,带复位功能的D触发器的输出端口q与调整管M16的栅极连接,控制调整管M16的关断和开启。吞脉冲计数器的输入端口in与锁相环的参考时钟ref连接。模拟数字电压域逻辑电平转换电路的输出与带复位功能的D触发器的复位端口reset以及吞脉冲计数器的计数器复位端口连接,作为带复位功能的D触发器以及吞脉冲计数器的复位信号。带复位功能的D触发器和吞脉冲计数器用于判断环振电源的过压状态是否发生在锁相环锁定状态。
请一并参见图4和图5。锁相环锁定过程中可能会发生频率过冲,由于频率过冲,环振的电源电压有可能超出允许的最大值,频率过冲时间是短暂的,锁相环锁定后环振电源电压将恢复到正常范围,短暂的过冲电压不会对芯片造成太大的影响,此时不应将调整管M16开启,否则,否则环路在高频时将无法锁定,减小了锁相环的输出范围,为了避免这种情况的发生,本发明将模拟数字电压域逻辑电平转换电路的输出作为带复位功能的D触发器和吞脉冲计数器的复位信号。环振电源过压时吞脉冲计数器开始计数,带复位功能的D触发器在吞脉冲计数器计数N个周期后将输入端口D采样到输出Q;环振电源没有过压时吞脉冲计数器处于复位状态,吞脉冲计数器输出电平不发生改变,带复位功能的D触发器的输出被复位到低电平。只检测锁定状态下环振电源的过压(过流)状态,并将调整管M16开启,构成电流的泄放通路,避免环振处于过压或过流状态;当出现使环振处于过压状态的配置时,锁相环将无法锁定。
吞脉冲计数器的输入信号由参考时钟ref提供,计数周期N依据锁相环的锁定时间而定。如果环振电源的过压状态持续时间超过锁相环的锁定时间,调整管M16将开启;如果频率过冲引起环振电源处于过压状态,频率锁定后环振电压恢复到允许值,调整管M16管始终处于关断状态,不影响锁相环的正常锁定,不对锁相环的输出频率范围产生影响。
接下来描述本发明提供的一种多电压域电源调整型压控振荡器的保护方法,该方法包括以下步骤:
a.检测环振的电源电压;
b.在高电压域将环振电源电压和基准电压进行比较,并将比较电压转换为一对互补的逻辑电平;
在模拟电压域对采样的环振电源电压和基准电压通过电压比较器进行比较并将比较结果量化为模拟电压域的一对互补逻辑电平,用于表征环振电源是否处于过压(过流)状态。
c.将高电压域的逻辑电平转换为低电压域的逻辑电平;
通过模拟数字电压域电平转换电路将表征环振电源过压的逻辑电平转换到数字电压域,控制吞脉冲计数器和D触发器的复位。
d.判断锁相环处于频率过冲状态还是处于锁定状态,若处于锁定状态且环振电源超出其额定电压,通过泄流管对环振电源节点放电。
当环振电源非过压时,复位信号有效,吞脉冲计数器输出固定的逻辑电平,D触发器被复位,其输出将调整管M16关断,不对环振产生影响;当环振电源过压时,复位信号无效,吞脉冲计数器开始计数,吞脉冲计数器的输入信号为锁相环的参考时钟,计数周期依据锁相环的锁定时间而设定,此时,D触发器处于采样-保持状态,其时钟信号为吞脉冲计数器的输出,如果过压状态的时间超过锁相环的锁定时间,则认为锁相环出现不合理的配置,调整管M16开启,此时环路将无法锁定,避免环振长时间工作于过压状态而带来的安全性和可靠性问题;如果过压或过流状态没有超过锁相环的锁定时间,则认为锁相环处于频率过冲状态,其锁定后环振电源的电压值恢复到允许的范围,此时调整管M16一直处于关断状态,不影响锁相环的锁定过程及输出频率范围。
本发明提供的多电压域电源调整型压控振荡器的保护电路及方法,当电压调整型压控振荡器的偏置模块和振荡模块工作于不同电压域时,同时考虑过压和过流对环振安全性和可靠性的影响。
本发明提供的多电压域电源调整型压控振荡器的保护电路及方法,考虑到锁相环锁定过程的频率过冲,可以区分过压时锁相环处于锁定状态还是频率过冲状态且仅对锁定状态的过压(过流)实施保护,不影响环路的正常锁定过程,仅检测锁相环锁定状态下环振电压是否超出额定值。
本发明提供的多电压域电源调整型压控振荡器的保护电路及方法,锁相环如果出现超过环振最大允许电压的配置时,锁相环将无法锁定,避免振荡器长时间工作于过压或过流状态。
当振荡器工作于允许频率范围内时,过流保护电路不影响振荡器正常工作。
本领域技术人员可以想到的是,本发明还可以有其他的实现方式,但只要其采用的技术精髓于本发明相同或相近似,或者任何基于本发明做出的易于思及的变化和替换都在本发明的保护范围之内。

Claims (2)

1.一种多电压域电源调整型压控振荡器的保护方法,其特征在于,包括以下步骤:
a.检测环振的电源电压;
b.在高电压域将环振电源电压和基准电压进行比较,并将比较结果转换为一对互补的逻辑电平;
c.将高电压域的逻辑电平转换为低电压域的逻辑电平;
d.判断锁相环处于频率过冲状态还是处于锁定状态,若处于锁定状态且环振电源超出其额定电压,通过调节管对环振电源节点进行放电;所述步骤b具体为:将电压的比较结果量化为模拟电压域的一对互补的逻辑电平;所述步骤c具体为:将所述模拟电压域的一对互补的逻辑电平转换为数字电压域的逻辑电平;所述步骤d具体为:将环振的电源处于过压状态的时间与锁相环的锁定时间相比较;所述高电压域为模拟电压域,所述低电压域为数字电压域。
2.一种多电压域电源调整型压控振荡器的保护电路,其特征在于,包括:电压比较器,检测多电压域电源调整型压控振荡器的环振的电源电压,并将其和基准电压进行比较;
反相器,将所述电压比较器的输出量化为模拟电压域的一对互补的逻辑电平;
模拟数字电压域电平转换电路,将所述模拟电压域的一对互补的逻辑电平转换为数字电压域的逻辑电平;
D触发器和吞脉冲计数器,判断环振电源的过压状态是否发生在锁相环锁定状态;
调节管,调节环振电源至正常范围内;所述反相器包括第一级反相器和第二级反相器,所述第一级反相器和所述第二级反相器工作于模拟电压域;所述模拟数字电压域电平转换电路工作于数字电压域;所述D触发器和所述吞脉冲计数器使用所述模拟数字电压域电平转换电路的输出信号作为复位信号;所述吞脉冲计数器的输入信号为锁相环的参考时钟,计数周期依据锁相环的锁定时间设定。
CN201310192227.6A 2013-05-23 2013-05-23 多电压域电源调整型压控振荡器的保护方法及电路 Active CN103326713B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310192227.6A CN103326713B (zh) 2013-05-23 2013-05-23 多电压域电源调整型压控振荡器的保护方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310192227.6A CN103326713B (zh) 2013-05-23 2013-05-23 多电压域电源调整型压控振荡器的保护方法及电路

Publications (2)

Publication Number Publication Date
CN103326713A CN103326713A (zh) 2013-09-25
CN103326713B true CN103326713B (zh) 2016-03-30

Family

ID=49195281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310192227.6A Active CN103326713B (zh) 2013-05-23 2013-05-23 多电压域电源调整型压控振荡器的保护方法及电路

Country Status (1)

Country Link
CN (1) CN103326713B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768790A (zh) * 2019-04-01 2019-05-17 北京晓程博锐微电子科技有限公司 一种soc多电压域输入处理电路
CN110855130B (zh) * 2019-12-02 2020-12-11 上海艾为电子技术股份有限公司 一种供电输入箝位电路及芯片
CN111917293B (zh) * 2020-06-22 2021-06-22 东南大学 一种多电压域复合反馈模式的开关电容dc-dc转换器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102035183A (zh) * 2010-12-31 2011-04-27 常州赛莱德科技有限公司 开关电源的保护电路
CN102130684A (zh) * 2011-04-28 2011-07-20 上海宏力半导体制造有限公司 压控振荡器的保护电路
CN202737446U (zh) * 2012-08-20 2013-02-13 桂林电器科学研究院 开关电源的过压保护电路
CN103036558A (zh) * 2011-09-30 2013-04-10 中芯国际集成电路制造(上海)有限公司 压控振荡器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102035183A (zh) * 2010-12-31 2011-04-27 常州赛莱德科技有限公司 开关电源的保护电路
CN102130684A (zh) * 2011-04-28 2011-07-20 上海宏力半导体制造有限公司 压控振荡器的保护电路
CN103036558A (zh) * 2011-09-30 2013-04-10 中芯国际集成电路制造(上海)有限公司 压控振荡器
CN202737446U (zh) * 2012-08-20 2013-02-13 桂林电器科学研究院 开关电源的过压保护电路

Also Published As

Publication number Publication date
CN103326713A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
Chang et al. A wide-range delay-locked loop with a fixed latency of one clock cycle
CN104113303B (zh) 50%占空比时钟产生电路
US8957712B2 (en) Mixed signal TDC with embedded T2V ADC
Grenat et al. 5.6 adaptive clocking system for improved power efficiency in a 28nm x86-64 microprocessor
CN104821823B (zh) 用于发起故障保持状态的装置和方法
Huang et al. An 8.2 Gb/s-to-10.3 Gb/s full-rate linear referenceless CDR without frequency detector in 0.18 μm CMOS
Oh et al. A 2.8 Gb/s all-digital CDR with a 10b monotonic DCO
TWI465046B (zh) 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法
CN102843132B (zh) 一种能抑制电源噪声的低电压压控振荡器
US20150222418A1 (en) Reception circuit
CN107623521B (zh) 一种锁相环时钟发生器
CN103326713B (zh) 多电压域电源调整型压控振荡器的保护方法及电路
CN106603070A (zh) 低杂散快速锁定的锁相环电路
CN103780064A (zh) 具备副边反馈电流检测的开关电源控制电路
CN111902818A (zh) 用于时钟和电压的自主安全性和功能安全的装置
CN105024693A (zh) 一种低杂散锁相环频率综合器电路
CN202617065U (zh) 一种能抑制电源噪声的低电压压控振荡器
TWI506957B (zh) 電壓控制器、頻率控制電路、以及使用其之信號產生裝置
US9543969B2 (en) High-speed resistor-based charge pump for active loop filter-based phase-locked loops
KR101129055B1 (ko) 비례이득을 적응적으로 조절하는 클록 및 데이터 복원 회로
Yang et al. 16.3 A− 246dB jitter-FoM 2.4 GHz calibration-free ring-oscillator PLL achieving 9% jitter variation over PVT
Nisa'Minhad et al. Investigating phase detectors: Advances in mature and emerging phase-frequency and time-to-digital detectors in phase-locked looped systems
Anand et al. A 2.75 Gb/s CMOS clock recovery circuit with broad capture range
CN203457137U (zh) 一种应用于锁相环中的带开关控制的滤波器电路
CN108521278B (zh) 一种基于时间电压转换器的锁相环锁定检测电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160620

Address after: 10, building 430223, building A2, finance port, Optics Valley Road, Jiangxia District, Wuhan, Hubei

Patentee after: Wuhan Xindong Science and Technology Co., Ltd.

Patentee after: Suzhou Actichip Technology Co., Ltd.

Address before: 215021, D605-610, 99 benevolence Road, Suzhou Industrial Park, Jiangsu, China

Patentee before: Suzhou Actichip Technology Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210127

Address after: Room 9011, 9 / F, South Tower, international business center (ICC), 3000 Huandao East Road, Hengqin New District, Zhuhai City, Guangdong Province

Patentee after: Xindong Technology (Zhuhai) Co.,Ltd.

Address before: 430223 10th floor, building A2, financial port, Guanggu Avenue, Jiangxia District, Wuhan City, Hubei Province

Patentee before: INNOSILICON TECHNOLOGY Ltd.

Patentee before: INNOSILICON TECHNOLOGIES Co.,Ltd.