CN103325681A

CN103325681A - 一种离子自对准注入的超结mosfet及其制造方法

Info

Publication number: CN103325681A
Application number: CN2012100740435A
Authority: CN
Inventors: 冯明宪; 王加坤; 门洪达; 李东升; 张伟
Original assignee: Ningbo Mintai Photoelectric Science & Technology Co Ltd
Current assignee: Ningbo Mintai Photoelectric Science & Technology Co Ltd
Priority date: 2012-03-20
Filing date: 2012-03-20
Publication date: 2013-09-25
Anticipated expiration: 2032-03-20
Also published as: CN103325681B

Abstract

本发明公开了一种离子自对准注入的超结MOSFET及制造方法，在制造MOS管工艺中，利用氧化物层作为阻挡层比用光刻胶作为阻挡层时，其离子注入效果好，刻蚀之后的特征尺寸不会因为侧墙而受到影响；同时，减少了离子注入时光刻的工艺步骤，其不仅能降低生产成本，减缓光刻机的折旧速度，还能较少整个工艺过程的时间，从而给企业带来良好的经济效益。

Description

一种离子自对准注入的超结MOSFET及其制造方法

技术领域

本发明涉及一种半导体装置的结构和制作方法，尤其涉及一种离子自对准注入的超结MOSFET及制造方法。

背景技术

金属—氧化物—半导体场效应晶体管（MOSFET）是当前最为常用的晶体管类型，事实上，所有大规模集成电路（微处理器、存储器、数字电子学***等）都是建立在利用MOS技术的基础上。制造MOS管的工艺非常复杂，大多数半导体流程主要发生在硅片顶层的几微米以内，所以硅上方材料都是互连芯片上各个器件所需的分层结构的一部分，为了增加多层金属和绝缘层，工艺流程要求硅片在不同工艺步骤中循环。

一个常规的MOSFET工艺流程至少包含以下制作步骤（参见有关硅集成工艺方面的教材，如Michael Quirk,Julian Serda著，韩秋生等译，电子工业出版社出版的《半导体制造技术》）：（1）、氧化（场养）；（2）、光刻胶涂胶；（3）、掩膜版—硅片对准和曝光；（4）、光刻胶显影；（5）、氧化硅刻蚀；（6）、光刻胶去除；（7）、氧化（栅氧化硅）；（8）、多晶硅淀积；（9）、多晶硅光刻和刻蚀；（10）、离子注入；（11）、有源区；（12）、氮化硅淀积；（13）、接触刻蚀；（14）、金属淀积和刻蚀。上述第十步的离子注入为定义晶体管的源漏区，每个晶体管都要经过两次注入，一次是轻掺杂漏（LDD）注入的浅注入，随后是中等或高剂量的源/漏注入，其步骤为在硅片上的光刻胶涂覆，掩膜版对准和曝光，显影，在未被光刻胶保护的区域，离子进行选择进入。其中，光刻工艺是半导体制造中最为重要的工艺步骤之一，主要是将掩膜版上的图形复制到硅片上，为下一步刻蚀或离子注入工序做好准备，光刻的成本约为整个硅片制造工艺的三分之一，消耗时间占整个硅片工艺的40%~60%。而光刻工艺中使用的光刻机，则是生产线上最贵的机台，大概5~15百万美元，其折旧速度非常快，大约3~9万人民币每天。

《半导体光电》2008年12月第29卷第6期公开了一篇名为《光刻胶斜坡对离子注入后图形特征尺寸的影响》一文，该文指出，在CCD的光刻工艺中，光刻胶从曝光区到非曝光区过渡的陡度都不是理想的90度，这时由曝光波长及光源剂量、光刻胶的类型影响造成的，而这样的侧墙对离子注入、刻蚀之后的图形尺寸都可能造成影响。

发明内容

本发明是为了克服现有技术的不足，而提供的一种离子自对准注入的超结MOSFET及制造方法，在制造MOS管工艺中，利用氧化物层作为阻挡层比用光刻胶作为阻挡层时，其离子注入效果好，刻蚀之后的特征尺寸不会因为侧墙而受到影响；同时，减少了离子注入时光刻的工艺步骤，其不仅能降低生产成本，减缓光刻机的折旧速度，还能较少整个工艺过程的时间，从而给企业带来良好的经济效益。

为了实现上述目的，本发明采用以下技术方案：

一种自对准离子注入的超结MOSFET的制造方法，包括以下步骤：

（1）.提供一个半导体，所述半导体包括半导体衬底和在半导体衬底表面淀积形成的第一导电外延层，在第一导电外延层上用刻蚀方法形成多个沟槽；

（2）.在半导体的主表面淀积第二导电外延层，所述第二导电外延层填充于沟槽内，形成第二导电外延柱；

（3）.利用化学机械抛光法除去半导体主表面上的第二导电外延层；

（4）.在半导体的主表面上均匀生长第一层氧化物，利用光刻胶作为掩蔽层，对该第一层氧化物进行光刻和刻蚀，保留第二导电外延柱上方的第一层氧化物；

（5）.光刻、刻蚀，注入第一类杂质离子形成阱区；

（6）.去除上述半导体主表面上的光刻胶，并在半导体的主表面上生长栅氧化物,所述栅氧化物覆盖上述第一层氧化物；

（7）.在上述半导体的主表面上淀积多晶硅，所述多晶硅覆盖上述的栅氧化物；

（8）.利用光刻胶作掩蔽层，选择性地刻蚀上述多晶硅，形成栅氧化层区；

（9）.以上述第一氧化层区和栅氧化层区域作为第二类杂质离子注入掩蔽层，在未被覆盖的区域，第二杂质离子穿透第一导电外延层和第二导电外延层的上表面，以定义源漏区，所述第二类杂质离子位于阱区内；

（10）.去除上述半导体主表面上的第一氧化层和位于第一氧化层上的栅氧化物和多晶硅，然后在半导体主表面上淀积绝缘介质层，所述绝缘介质层覆盖多晶硅；

（11）.在上述绝缘介质层上进行接触孔光刻和刻蚀，得到源极引线孔；

（12）.在上述半导体的主表面上淀积金属层，所述金属层覆盖于绝缘介质层上，通过对金属层进行光刻和刻蚀得到源极金属。

本发明利用第（4）步形成的第二导电外延柱上端的第一层氧化物和第（6）、（7）、（8）步形成的栅氧化层区为离子注入时的阻挡层，使得离子自对准注入，减少了传统工艺中离子注入时所需的光刻步骤。

作为优选，所述半导体衬底为重掺杂的单晶硅衬底，所述的第一导电外延层为单晶硅层。单晶硅是硅的单晶体，是一种良好的半导体材料，常用于制造半导体器件。

作为优选，所述半导体衬底为n型重掺杂的单晶硅，所述的第一导电外延层为n型单晶硅，所述第二导电外延层为p型单晶硅。

作为优选，所述第一层氧化物的厚度为4000~6000埃。

一种离子自对准注入的超结MOSFET，包括半导体衬底、第一导电外延层、阱区和在阱区中形成的源漏区依次邻接而成的半导体基板，以及在半导体基板上的多个栅氧化层区和多个源极接触孔，其特征在于：所述第一导电外延层内刻蚀有多个沟槽，所述沟槽内填充有第二导电外延层，形成柱区；所述柱区内的第二导电外延层与所述第一导电外延层构成多对PN柱交替连接设置，在半导体基板内形成超结结构。

作为优选，所述柱区宽度相同，柱区之间等间隔排列，所述阱区位于柱区的上端。

作为优选，所述栅氧化层区与阱区和源区相接触。

作为优选，所述任意PN柱对的宽度及深度都相同。

作为优选，在上述MOSFET上形成有绝缘介质层，以及在绝缘介质层上一次形成的第一层金属互连、第二层金属互连和第三层金属互连。金属层的数目随着管芯复杂程度的不同有所变化。

作为优选，所述MOSFET的绝缘介质层上的金属互连层包括钨和氮化钛。用钨做局部互连金属是因为钨能够无空间地填充孔，形成钨塞（Plug）,其次，钨具有良好的磨抛特性，氮化钛充当钨的扩散阻挡层。

与现有技术相比，本发明具有如下有益效果：（1）用氧化层作为离子注入阻挡层，离子自对准注入，氧化层的特征尺寸比光刻胶的特征尺寸好控制；（2）在离子注入这一工艺步骤中，减少了一次光刻的步骤。

附图说明

图1为本发明的结构示意图。

图2~图14为本发明具体实施工艺流程步骤图：

图2为半导体的剖视图。

图3为半导体刻蚀形成沟槽后的剖视图。

图4为半导体主表面及沟槽内填充P型外延的剖视图。

图5为半导体主表面用化学机械抛光法去除多余P型外延后的剖视图。

图6为半导体主表面上生长一层SiO₂层后的剖视图。

图7为利用光刻刻蚀法保留沟槽上端部分的SiO₂层的剖视图。图8为形成阱区后的剖视图。

图9为生长栅氧化层后的剖视图。

图10为淀积多晶硅的剖视图。

图11为刻蚀形成栅氧化层区的剖视图。

图12为离子注入阱区后的剖视图。

图13为形成绝缘介质层后的剖视图。

图14为形成源极金属后的剖视图。

图中，1—N+衬底，2—N型外延层，3—沟槽，4—P型外延层，5—P型柱，6—第一层氧化物，7—P阱区，8—栅氧化物，9—多晶硅，10—N+源区，11—绝缘介质层，12—金属层。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步的描述。

如图2~14所示：本发明以N型MOSFET器件为例，一种自对准离子注入超结MOSFET的制造方法，包括以下步骤：

a.提供一个半导体，所述半导体包括N+衬底1和在半导体衬底表面淀积形成的N型外延层2，在N型外延层2上用刻蚀方法形成多个沟槽3；

b.在半导体的主表面淀积P型外延层4，所述P型外延层4填充于沟槽3内，形成P型柱5；

c.利用化学机械抛光法除去半导体主表面上的P型外延层4；

d.在半导体的主表面上均匀生长第一层氧化物6，利用光刻胶作为掩蔽层，对该第一层氧化物进行光刻和刻蚀，保留P型柱5上方的第一层氧化物6；

e.光刻、刻蚀，注入第一类杂质离子形成P阱区7；

f.去除上述半导体主表面上的光刻胶，并在半导体的主表面上生长栅氧化物8,所述栅氧化物8覆盖上述第一层氧化物6；栅氧化物的厚度在300~1000埃之间。

g.在上述半导体的主表面上淀积多晶硅，所述多晶硅覆盖上述的栅氧化层；

h.利用光刻胶作掩蔽层，选择性地刻蚀上述多晶硅9，形成栅氧化层区；

i.以上述第一层氧化物6和栅氧化层区作为第二类杂质离子注入掩蔽层，在未被覆盖的区域，N+离子穿透N型外延层2和P型外延层4的上表面，以定义N+源区10，所述N+离子位于P阱区7内；

j.去除上述半导体主表面上的第一层氧化物6和位于第一层氧化物6上的栅氧化物8和多晶硅9，然后在半导体主表面上淀积绝缘介质层11，所述绝缘介质层11覆盖多晶硅9；

k.在上述绝缘介质层11上进行接触孔光刻和刻蚀，得到源极引线孔；

l.在上述半导体的主表面上淀积金属层12，所述金属层12覆盖于绝缘介质层11上，通过对金属层12进行光刻和刻蚀得到源极金属。

所述第一层氧化物的厚度为4000~6000埃，覆盖整个半导体。

较佳地，本发明采用热氧化法生长第一层氧化物，其厚度为5000埃。

如图1所示：以N型MOSFET器件为例，一种离子自对准注入的超结MOSFET，包括N+衬底1、N型外延层2、P阱区7和在P阱区7中形成的N+源区10依次邻接而成的半导体基板，以及在半导体基板上的栅氧化层区和源极接触孔，所述第一导电外延层内刻蚀有沟槽3，所述沟槽3内填充有P型外延层4，形成P型柱5；所述P型柱5内的P型外延层4与所述N型外延层2构成PN柱交替连接设置，在半导体基板内形成超结结构。所述P型柱5宽度相同，P型柱5之间等间隔排列，所述P阱区7位于P型柱5的上端；所述栅氧化层区与P阱区7和N+源区10相接触；所述任意PN柱对的宽度及深度都相同；在上述MOSFET上形成有绝缘介质层11，以及在绝缘介质层11上一次形成的第一层金属互连、第二层金属互连和第三层金属互连；所述MOSFET的绝缘介质层11上的金属互连层包括钨和氮化钛。

较佳地，本发明中的绝缘介质层采用掺磷的硅氧化层PSG（磷硅玻璃），为降低二氧化硅的回流温度，可掺杂硼元素形成BPSG。

本发明中的衬底材料为N+（100）晶向，电阻率为0.001~0.002ohmm的硅抛光片，外延层的厚度为4~10um，且电阻率在0.1~10ohmm之间。沟槽的深度在1.0~1.5um之间，沟槽的宽度在0.5~1.0um之间。

本发明的离子自对准注入的超结MOSFET，适用于终端设计中，可以作为CMOS电路的一部分，也可以作为集成电路的一部分。

Claims

1.一种自对准离子注入的超结MOSFET制造方法，其特征在于以下步骤：

（5）.光刻、刻蚀，注入第一类杂质离子形成阱区；

（9）.以上述第一层氧化物区和栅氧化层区域作为第二类杂质离子注入掩蔽层，在未被覆盖的区域，第二杂质离子穿透第一导电外延层和第二导电外延层的上表面，以定义源漏区，所述第二类杂质离子位于阱区内；

（10）.去除上述半导体主表面上的第一层氧化物和位于第一层氧化物上的栅氧化物和多晶硅，然后在半导体主表面上淀积绝缘介质层，所述绝缘介质层覆盖多晶硅；

2.根据权利要求1所述的制造方法，其特征在于：所述半导体衬底为重掺杂的单晶硅衬底，所述的第一导电外延层为单晶硅层。

3.根据权利要求1或2所述的制造方法，其特征在于：所述半导体衬底为n型重掺杂的单晶硅，所述的第一导电外延层为n型单晶硅，所述第二导电外延层为p型单晶硅。

4.根据权利要求1所述的制造方法，其特征在于：所述第一层氧化物的厚度为4000~6000埃。

5.一种离子自对准注入的超结MOSFET，包括半导体衬底、第一导电外延层、阱区和在阱区中形成的源漏区依次邻接而成的半导体基板，以及在半导体基板上的栅氧化层区和源极接触孔，其特征在于：所述第一导电外延层内刻蚀有沟槽，所述沟槽内填充有第二导电外延层，形成柱区；所述柱区内的第二导电外延层与所述第一导电外延层构成PN柱交替连接设置，在半导体基板内形成超结结构。

6.根据权利要求5所述的离子自对准注入的超结MOSFET，其特征在于：所述柱区宽度相同，柱区之间等间隔排列，所述阱区位于柱区的上端。

7.根据权利要求5所述的离子自对准注入的超结MOSFET，其特征在于：所述栅氧化层区与阱区和源区相接触。

8.根据权利要求5所述的离子自对准注入的超结MOSFET，其特征在于：所述任意PN柱对的宽度及深度都相同。

9.根据权利要求5所述的离子自对准注入的超结MOSFET，其特征在于：在上述MOSFET上形成有绝缘介质层，以及在绝缘介质层上一次形成的第一层金属互连、第二层金属互连和第三层金属互连。

10.根据权利要求5或9所述的离子注入自对准的超结MOSFET，其特征在于：所述MOSFET的绝缘介质层上的金属互连层包括钨和氮化钛。