CN103312329B - 用于时间交织adc采样时间失配的校正方法及校正器 - Google Patents

Abstract

本发明涉及微电子技术，具体的说是涉及一种时间交织模数转换器（ADC），特别是涉及用于时间交织ADC采样时间失配的校正方法及校正器。本发明所述的方法：主要通过对时间交织ADC相邻通道的数字输出做差，求得差量E_i[k]，以其绝对值求和后的均值A_i表征相邻通道间的实际采样时间间隙，表征相邻通道间的标准采样时间间隙，通过得到各通道采样时间失配量，最后将相对误差Bi经AAR滤波消除统计误差，求和后反馈至时钟产生单元调节通道采样时钟，从而实现采样时间失配的负反馈调节。本发明的有益效果为，能够有效提高和保证多通道时间交织模数转换器的性能，并具有复杂度低、硬件开销小和易于实现的优点。本发明尤其适用于高速低功耗模数转换。

Description

用于时间交织ADC采样时间失配的校正方法及校正器

技术领域

本发明涉及微电子技术，具体的说是涉及一种时间交织模数转换器(ADC)，特别是涉及用于时间交织ADC采样时间失配的校正方法及校正器。

背景技术

随着集成电路制造工艺的不断进步，高速、高集成度的数字电路得到了突飞猛进的发展，数字信号处理能力不断增强。为了满足高速数字电路的需求，如何提高模数转换器的速度成为集成电路设计者关注的焦点。

一种将多个模数转换器并联起来，并利用交错时钟使其轮流工作的模数转换***被广泛关注。它的特点是在维持每个子模数转换器工作在较低频率的情况下，使得整体的速度得到提升，因此被称为时间交织模数转换器(Time-interleaved ADC)。

一个M通道时间交织模数转换器的基本结构如图1所示，每个通道包含一个采样开关和一个子ADC，工作频率为f_s/M，通过将每个通道采样开关的采样时间交错开来，使得整个***的工作频率增大为f_s(工作周期T_s＝1/f_s)，从而提高时间交织模数转换器的速度。

理论上，通道数越多，时间交织模数转换器的工作速度越快。但是，实际上，各通道子模数转换器间存在采样时间失配(Timing mismatch)、增益失配(Gain mismatch)、失调失配(Offset mismatch)和带宽失配(Bandwidth mismatch)等非理想因素，严重影响了整个模数转换器的动态性能。

发明内容

本发明所要解决的技术问题是，提出一种用于时间交织ADC采样时间失配的校正方法及校正器。

本发明解决上述技术问题所采用的技术方案是：用于时间交织ADC采样时间失配的校正方法，其特征在于，包括以下步骤：

a.时间交织ADC对输入信号进行转换；

b.根据时间交织ADC各通道的数字输出获取相邻通道ADC间的采样时间间隙；

c.获取所有相邻通道ADC间的采样时间间隙，并根据所有的采样时间间隙获取相邻通道ADC间的标准采样时间间隙；

d.根据各通道的采样时间间隙和标准采样时间间隙获取各通道采样时间的失配量；

e.将失配量反馈至时钟产生单元，调节相应通道的采样时钟。

具体的，步骤b还包括：

b1.对采集到的相邻通道ADC数字输出求差。假设采集的为输入频率为f_in的正弦信号x(t)，产生各通道数字输出为：Y＝[y₁[k],y₂[k],…,y_M[k]],k＝1,2,···,P，其中M为时间交织ADC的通道总数，P表示单通道采样点数，则对相邻通道ADC数字输出求差为：

$\left\{\begin{array}{c}{E}_1\[k\]=y_2\[k\]-y_1\[k\]\\ E_2\[k\]=y_3\[k\]-y_2\[k\]\\ ......\\ E_M\[k\]=y_1\[k+1\]-y_M\[k\]\end{array}\right.,k=1,2...,P;$

b2.对得到的差值E_i[k]的绝对值求和取平均得到A_i，A_i表征为相邻通道ADC间的采样时间间隙， $A_i=\stackrel{\‾}{\left|E_i\right|}=\frac{1}{P}\underset{K=1}{\overset{P}{\Σ}}|E_i\[K\]|,i=1,2,...,M.$

具体的，步骤c还包括：对所有的A_i求和取平均得到 表征为相邻通道ADC间的标准采样时间间隙。

具体的，步骤d还包括：对所有的A_i与做差，得到：

$\begin{array}{c}{B}_i=A_i-\stackrel{\‾}{A}\\ =\stackrel{\‾}{\left|E_i\right|}-\frac{1}{4}\underset{i=1}{\overset{4}{\mathrm{\Σ}}}\stackrel{\‾}{\left|E_i\right|}\end{array}$

B_i为相邻通道ADC间采样时间间隙与标准采样时间间隙的相对误差，即各通道采样时间失配量。

具体的，步骤e还包括：将相对误差B_i经累加和重置模块滤波消除统计误差，求和后反馈至可变延迟线调节通道采样时钟，实现采样时间失配的负反馈调节。

用于时间交织ADC采样时间失配的校正方法的校正器，包括时间交织ADC、数据处理单元、反馈单元和时钟单元，所述数据处理单元分别与时间交织ADC和反馈单元连接，

所述数据处理单元对时间交织ADC的输出数据进行实时处理，并将处理后的数据输出到反馈单元；

所述反馈单元根据数据处理单元传递的数据，进行反馈操作，将信号反馈到时钟单元。

本发明的有益效果为，能够有效提高和保证多通道时间交织模数转换器的性能，并具有复杂度低、硬件开销小和易于实现的优点。

附图说明

图1为传统M通道时间交织模数转换器的原理图；

图2为本发明的方法的流程示意图；

图3为M通道时间交织ADC采样图；

图4为传统四通道时间交织模数转换器的原理图；

图5为四通道时间交织ADC转换曲线；

图6为不存在采样时间失配时的E_i(i＝1,2,3,4)分布图；

图7为存在采样时间失配时的E_i(i＝1,2,3,4)分布图；

图8为A_i(i＝1,2,3,4)与ΔT/T_s的函数关系；

图9为本发明设计的采样时间失配校正环路；

图10为B_i经过校正后收敛的仿真图；

图11为校正前的SNR图；

图12为校正后的SNR图。

具体实施方式

下面根据附图和实施例，对本发明做进一步的详细描述：

本发明通过对时间交织ADC相邻通道的数字输出做差，求得差量E_i[k]，以其绝对值求和后的均值A_i表征相邻通道间的实际采样时间间隙，表征相邻通道间的标准采样时间间隙，因此得到各通道采样时间失配量，最后将相对误差B_i经AAR滤波消除统计误差，求和后反馈至时钟产生单元调节通道采样时钟，从而实现采样时间失配的负反馈调节。

本发明所述的方法的主要步骤如图2所示：

1、输入频率为f_in正弦信号x(t)，时间交织ADC对x(t)进行正常转换，产生各通道数字输出Y＝[y₁[k],y₂[k],…,y_M[k]](k＝1,2,···,P)如图3所示。其中M为时间交织ADC的通道总数，P表示单通道采样点数。

2、对相邻通道ADC数字输出做差， $\left\{\begin{array}{c}{E}_1\[k\]=y_2\[k\]-y_1\[k\]\\ E_2\[k\]=y_3\[k\]-y_2\[k\]\\ ......\\ E_M\[k\]=y_1\[k+1\]-y_M\[k\]\end{array}\right.$ $(k=1,2,...,P);$

3、对差值E_i[k]的绝对值求和取平均得到A_i，用以表征相邻通道ADC间的采样时间间隙， $A_i=\stackrel{\‾}{\left|E_i\right|}=\frac{1}{P}\underset{K=1}{\overset{P}{\Σ}}|E_i\[K\]|\left(i=1,2,...,M\right);$

4、对所有的A_i求和取平均得到用以表征相邻通道ADC间标准采样时间间隙；

5、根据上述求得的A_i和将所有的A_i与做差，即

$\begin{array}{c}{B}_i=A_i-\stackrel{\‾}{A}\\ =\stackrel{\‾}{\left|E_i\right|}-\frac{1}{4}\underset{i=1}{\overset{4}{\mathrm{\Σ}}}\stackrel{\‾}{\left|E_i\right|}\end{array}$

得到相邻通道ADC间实际采样时间间隙与标准采样时间间隙的相对误差B_i，从而表征出各通道采样时间失配量。

6、将相对误差B_i经AAR(累加和重置)模块滤波消除统计误差，求和后最终反馈至可变延迟线调节通道采样时钟，从而实现采样时间失配的负反馈调节。

实施例：

以四通道时间交织ADC为例，如图4所示，其工作原理为：由DLL产生的四个时钟分别送给四个通道的采样保持模块，并使得各个通道的采样保持模块的工作时间交错开来。通道ADC将采样保持模块的输出转换成频率为f_s/8、N位的数字码字(其中，f_s为整个时间交织ADC的采样频率)。通道ADC的输出送到多路复用器中，由多路复用器将各个通道ADC的输出转换成频率为f_s/2的N位数字输出。

当通道间不存在采样时间失配时，如图5中竖线的实线所示。

令：

$\left\{\begin{array}{c}{E}_1\[k\]=y_2\[k\]-y_1\[k\]\\ E_2\[k\]=y_3\[k\]-y_2\[k\]\\ E_3\[k\]=y_4\[k\]-y_3\[k\]\\ E_4\[k\]=y_1\[k+1\]-y_4\[k\]\end{array}\right.$

由于不存在时间失配，E_i(i＝1,2,3,4)的分布应如图6所示。根据统计原理，其平均值 $A_i=\stackrel{\‾}{\left|E_i\right|},(i=1,2,3,4)$ 应相等。

当存在时间失配ΔT时，例如图5中虚线所示的情形。第二通道的实际采样时间比理想采样时间提前，使得第一二通道间的采样间隔T₁减小，第二三通道间的采样间隔T₂增大，而其他两个相邻通道的采样间隔不变。由于T₁减小，E₁将会减小，并导致其平均值A₁也减小。与之相反，T₂增大会使E₂增大，并导致其平均值A₂也增大。而E₃、E₄因其采样间隔不变，其平均值A₃、A₄也不发生变化。

第二通道存在采样时间失配ΔT时的仿真结果如图7所示。比较图6和图7可以发现，由于存在时间失配ΔT，E₁和E₂相对于E₃与E₄出现了偏移。

图8将A_i(i＝1,2,3,4)绘制成ΔT/T_s的函数，其中T_s为时间交织ADC的采样周期。由于第二通道的时间失配对A₃、A₄没有影响，A₃、A₄保持不变。而A₁和A₂分别随着ΔT的变化，单调的增大和减小。因为保持不变，小于零，大于零，|B₁|和|B₂|均随|ΔT|的增大而增大。可见，采样时间失配可以通过B_i得以表征并且量化。

根据上述原理，我们提出了一种时间交织ADC采样时间失配的数字后台校正方法。

如图9所示，由DLL产生四相时钟，分别经由延迟单元送到各个通道ADC上。通道ADC对模拟输出进行采样转换得到数字输出y₁[k](i＝1,2,3,4)。对相邻通道数字输出做差：

$\left\{\begin{array}{c}{E}_1\[k\]=y_2\[k\]-y_1\[k\]\\ E_2\[k\]=y_3\[k\]-y_2\[k\]\\ E_3\[k\]=y_4\[k\]-y_3\[k\]\\ E_4\[k\]=y_1\[k+1\]-y_4\[k\]\end{array}\right.$

k为采样周期。对E_i求平均得到用以表征通道间实际采样时间间隙。因为保持恒定，所以用以表征通道间标准采样时间间隙。因此，相对误差量表征并量化了通道间的相对采样时间失配。随后利用AAR(累加和重置)模块，滤除统计误差对B_i的影响。再经ACC(累加求和)模块对误差进行累加和保持，输出数字码C_i(i＝1,2,3,4)来反馈调节相应通道延迟单元的延迟时间，从而减小采样时间失配。

为了验证该数字校正算法，利用Matlab搭建了行为级模型。利用高斯分布(u＝0，σ＝0.01·T_s)，设置四通道采样时间失配依次为9.6ps，-8.2ps，12.5ps和5.5ps。

图10所示为各通道采样失配时间的收敛过程。在初始时刻，各通道具有最大的失配量，随着校正的进行，失配逐渐减小，最终趋于零。

图11、图12分别为校正前后的时间交织ADC的信号噪声谐波比(SNDR)。如图11所示，校正前，在和频率处，因为采样时间失配导致高能量的谐波，SNDR仅为59.7dB，有效位数(ENOB)为9.62bits；如图12所示，校正后上述谐波被完全抑制，SNDR增大至73.8dB，ENOB为11.96bits。

Claims (6)

1.用于时间交织ADC采样时间失配的校正方法，其特征在于，包括以下步骤：

a.时间交织ADC对输入信号进行转换；

b.根据时间交织ADC各通道的数字输出获取相邻通道ADC间的采样时间间隙；

c.获取所有相邻通道ADC间的采样时间间隙，并根据所有的采样时间间隙获取相邻通道ADC间的标准采样时间间隙；

d.根据各通道的采样时间间隙和标准采样时间间隙获取各通道采样时间的失配量；

e.将失配量反馈至时钟产生单元，调节相应通道的采样时钟。

2.根据权利要求1所述的用于时间交织ADC采样时间失配的校正方法，其特征在于，步骤b还包括：

b1.对采集到的相邻通道ADC数字输出求差，假设采集的为输入频率为f_in的正弦信号x(t)，产生各通道数字输出为：Y＝[y₁[k],y₂[k],…,y_M[k]]，k＝1,2,···,P，其中M为时间交织ADC的通道总数，P表示单通道采样点数，则对相邻通道ADC数字输出求差为：

$\left\{\begin{array}{c}{E}_1\[k\]=y_2\[k\]-y_1\[k\]\\ E_2\[k\]=y_3\[k\]-y_2\[k\]\\ \mathrm{......}\\ E_M\[k\]=y_1\[k+1\]-y_M\[k\]\end{array}\right.,k=1,2,\mathrm{...},P;$

b2.对得到的差值E_i[k]的绝对值求和取平均得到A_i，A_i表征为相邻通道ADC间的采样时间间隙， $A_i=\stackrel{\‾}{\left|E_i\right|}=\frac{1}{P}\underset{K=1}{\overset{P}{\Σ}}|E_i\[K\]|,$ i＝1,2,···,M。

3.根据权利要求2所述的用于时间交织ADC采样时间失配的校正方法，其特征在于，步骤c还包括：对所有的A_i求和取平均得到 i＝1,2,···,M；表征为相邻通道ADC间的标准采样时间间隙。

4.根据权利要求3所述的用于时间交织ADC采样时间失配的校正方法，其特征在于，步骤d还包括：对所有的A_i与做差，得到：

$\begin{array}{c}{B}_i=A_i-\stackrel{\‾}{A}\\ =\stackrel{\‾}{\left|E_i\right|}-\frac{1}{4}\underset{i=1}{\overset{4}{\Σ}}\stackrel{\‾}{\left|E_i\right|}\end{array}$

B_i为相邻通道ADC间采样时间间隙与标准采样时间间隙的相对误差，即各通道采样时间失配量。

5.根据权利要求4所述的用于时间交织ADC采样时间失配的校正方法，其特征在于，步骤e还包括：将相对误差B_i经累加和重置模块滤波消除统计误差，求和后反馈至可变延迟线调节通道采样时钟。

6.用于如权利要求1所述的时间交织ADC采样时间失配的校正方法的校正器，包括时间交织ADC、数据处理单元、反馈单元和时钟单元，所述数据处理单元分别与时间交织ADC和反馈单元连接，

所述数据处理单元对时间交织ADC的输出数据进行实时处理，并将处理后的数据输出到反馈单元；

所述反馈单元根据数据处理单元传递的数据，进行反馈操作，将信号反馈到时钟单元。