CN103312329B - 用于时间交织adc采样时间失配的校正方法及校正器 - Google Patents
用于时间交织adc采样时间失配的校正方法及校正器 Download PDFInfo
- Publication number
- CN103312329B CN103312329B CN201310195438.5A CN201310195438A CN103312329B CN 103312329 B CN103312329 B CN 103312329B CN 201310195438 A CN201310195438 A CN 201310195438A CN 103312329 B CN103312329 B CN 103312329B
- Authority
- CN
- China
- Prior art keywords
- time
- adc
- rsqb
- lsqb
- mismatch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明涉及微电子技术,具体的说是涉及一种时间交织模数转换器(ADC),特别是涉及用于时间交织ADC采样时间失配的校正方法及校正器。本发明所述的方法:主要通过对时间交织ADC相邻通道的数字输出做差,求得差量Ei[k],以其绝对值求和后的均值Ai表征相邻通道间的实际采样时间间隙,表征相邻通道间的标准采样时间间隙,通过得到各通道采样时间失配量,最后将相对误差Bi经AAR滤波消除统计误差,求和后反馈至时钟产生单元调节通道采样时钟,从而实现采样时间失配的负反馈调节。本发明的有益效果为,能够有效提高和保证多通道时间交织模数转换器的性能,并具有复杂度低、硬件开销小和易于实现的优点。本发明尤其适用于高速低功耗模数转换。
Description
技术领域
本发明涉及微电子技术,具体的说是涉及一种时间交织模数转换器(ADC),特别是涉及用于时间交织ADC采样时间失配的校正方法及校正器。
背景技术
随着集成电路制造工艺的不断进步,高速、高集成度的数字电路得到了突飞猛进的发展,数字信号处理能力不断增强。为了满足高速数字电路的需求,如何提高模数转换器的速度成为集成电路设计者关注的焦点。
一种将多个模数转换器并联起来,并利用交错时钟使其轮流工作的模数转换***被广泛关注。它的特点是在维持每个子模数转换器工作在较低频率的情况下,使得整体的速度得到提升,因此被称为时间交织模数转换器(Time-interleaved ADC)。
一个M通道时间交织模数转换器的基本结构如图1所示,每个通道包含一个采样开关和一个子ADC,工作频率为fs/M,通过将每个通道采样开关的采样时间交错开来,使得整个***的工作频率增大为fs(工作周期Ts=1/fs),从而提高时间交织模数转换器的速度。
理论上,通道数越多,时间交织模数转换器的工作速度越快。但是,实际上,各通道子模数转换器间存在采样时间失配(Timing mismatch)、增益失配(Gain mismatch)、失调失配(Offset mismatch)和带宽失配(Bandwidth mismatch)等非理想因素,严重影响了整个模数转换器的动态性能。
发明内容
本发明所要解决的技术问题是,提出一种用于时间交织ADC采样时间失配的校正方法及校正器。
本发明解决上述技术问题所采用的技术方案是:用于时间交织ADC采样时间失配的校正方法,其特征在于,包括以下步骤:
a.时间交织ADC对输入信号进行转换;
b.根据时间交织ADC各通道的数字输出获取相邻通道ADC间的采样时间间隙;
c.获取所有相邻通道ADC间的采样时间间隙,并根据所有的采样时间间隙获取相邻通道ADC间的标准采样时间间隙;
d.根据各通道的采样时间间隙和标准采样时间间隙获取各通道采样时间的失配量;
e.将失配量反馈至时钟产生单元,调节相应通道的采样时钟。
具体的,步骤b还包括:
b1.对采集到的相邻通道ADC数字输出求差。假设采集的为输入频率为fin的正弦信号x(t),产生各通道数字输出为:Y=[y1[k],y2[k],…,yM[k]],k=1,2,···,P,其中M为时间交织ADC的通道总数,P表示单通道采样点数,则对相邻通道ADC数字输出求差为:
b2.对得到的差值Ei[k]的绝对值求和取平均得到Ai,Ai表征为相邻通道ADC间的采样时间间隙,
具体的,步骤c还包括:对所有的Ai求和取平均得到 表征为相邻通道ADC间的标准采样时间间隙。
具体的,步骤d还包括:对所有的Ai与做差,得到:
Bi为相邻通道ADC间采样时间间隙与标准采样时间间隙的相对误差,即各通道采样时间失配量。
具体的,步骤e还包括:将相对误差Bi经累加和重置模块滤波消除统计误差,求和后反馈至可变延迟线调节通道采样时钟,实现采样时间失配的负反馈调节。
用于时间交织ADC采样时间失配的校正方法的校正器,包括时间交织ADC、数据处理单元、反馈单元和时钟单元,所述数据处理单元分别与时间交织ADC和反馈单元连接,
所述数据处理单元对时间交织ADC的输出数据进行实时处理,并将处理后的数据输出到反馈单元;
所述反馈单元根据数据处理单元传递的数据,进行反馈操作,将信号反馈到时钟单元。
本发明的有益效果为,能够有效提高和保证多通道时间交织模数转换器的性能,并具有复杂度低、硬件开销小和易于实现的优点。
附图说明
图1为传统M通道时间交织模数转换器的原理图;
图2为本发明的方法的流程示意图;
图3为M通道时间交织ADC采样图;
图4为传统四通道时间交织模数转换器的原理图;
图5为四通道时间交织ADC转换曲线;
图6为不存在采样时间失配时的Ei(i=1,2,3,4)分布图;
图7为存在采样时间失配时的Ei(i=1,2,3,4)分布图;
图8为Ai(i=1,2,3,4)与ΔT/Ts的函数关系;
图9为本发明设计的采样时间失配校正环路;
图10为Bi经过校正后收敛的仿真图;
图11为校正前的SNR图;
图12为校正后的SNR图。
具体实施方式
下面根据附图和实施例,对本发明做进一步的详细描述:
本发明通过对时间交织ADC相邻通道的数字输出做差,求得差量Ei[k],以其绝对值求和后的均值Ai表征相邻通道间的实际采样时间间隙,表征相邻通道间的标准采样时间间隙,因此得到各通道采样时间失配量,最后将相对误差Bi经AAR滤波消除统计误差,求和后反馈至时钟产生单元调节通道采样时钟,从而实现采样时间失配的负反馈调节。
本发明所述的方法的主要步骤如图2所示:
1、输入频率为fin正弦信号x(t),时间交织ADC对x(t)进行正常转换,产生各通道数字输出Y=[y1[k],y2[k],…,yM[k]](k=1,2,···,P)如图3所示。其中M为时间交织ADC的通道总数,P表示单通道采样点数。
2、对相邻通道ADC数字输出做差,
3、对差值Ei[k]的绝对值求和取平均得到Ai,用以表征相邻通道ADC间的采样时间间隙,
4、对所有的Ai求和取平均得到用以表征相邻通道ADC间标准采样时间间隙;
5、根据上述求得的Ai和将所有的Ai与做差,即
得到相邻通道ADC间实际采样时间间隙与标准采样时间间隙的相对误差Bi,从而表征出各通道采样时间失配量。
6、将相对误差Bi经AAR(累加和重置)模块滤波消除统计误差,求和后最终反馈至可变延迟线调节通道采样时钟,从而实现采样时间失配的负反馈调节。
实施例:
以四通道时间交织ADC为例,如图4所示,其工作原理为:由DLL产生的四个时钟分别送给四个通道的采样保持模块,并使得各个通道的采样保持模块的工作时间交错开来。通道ADC将采样保持模块的输出转换成频率为fs/8、N位的数字码字(其中,fs为整个时间交织ADC的采样频率)。通道ADC的输出送到多路复用器中,由多路复用器将各个通道ADC的输出转换成频率为fs/2的N位数字输出。
当通道间不存在采样时间失配时,如图5中竖线的实线所示。
令:
由于不存在时间失配,Ei(i=1,2,3,4)的分布应如图6所示。根据统计原理,其平均值 应相等。
当存在时间失配ΔT时,例如图5中虚线所示的情形。第二通道的实际采样时间比理想采样时间提前,使得第一二通道间的采样间隔T1减小,第二三通道间的采样间隔T2增大,而其他两个相邻通道的采样间隔不变。由于T1减小,E1将会减小,并导致其平均值A1也减小。与之相反,T2增大会使E2增大,并导致其平均值A2也增大。而E3、E4因其采样间隔不变,其平均值A3、A4也不发生变化。
第二通道存在采样时间失配ΔT时的仿真结果如图7所示。比较图6和图7可以发现,由于存在时间失配ΔT,E1和E2相对于E3与E4出现了偏移。
图8将Ai(i=1,2,3,4)绘制成ΔT/Ts的函数,其中Ts为时间交织ADC的采样周期。由于第二通道的时间失配对A3、A4没有影响,A3、A4保持不变。而A1和A2分别随着ΔT的变化,单调的增大和减小。因为保持不变,小于零,大于零,|B1|和|B2|均随|ΔT|的增大而增大。可见,采样时间失配可以通过Bi得以表征并且量化。
根据上述原理,我们提出了一种时间交织ADC采样时间失配的数字后台校正方法。
如图9所示,由DLL产生四相时钟,分别经由延迟单元送到各个通道ADC上。通道ADC对模拟输出进行采样转换得到数字输出y1[k](i=1,2,3,4)。对相邻通道数字输出做差:
k为采样周期。对Ei求平均得到用以表征通道间实际采样时间间隙。因为保持恒定,所以用以表征通道间标准采样时间间隙。因此,相对误差量表征并量化了通道间的相对采样时间失配。随后利用AAR(累加和重置)模块,滤除统计误差对Bi的影响。再经ACC(累加求和)模块对误差进行累加和保持,输出数字码Ci(i=1,2,3,4)来反馈调节相应通道延迟单元的延迟时间,从而减小采样时间失配。
为了验证该数字校正算法,利用Matlab搭建了行为级模型。利用高斯分布(u=0,σ=0.01·Ts),设置四通道采样时间失配依次为9.6ps,-8.2ps,12.5ps和5.5ps。
图10所示为各通道采样失配时间的收敛过程。在初始时刻,各通道具有最大的失配量,随着校正的进行,失配逐渐减小,最终趋于零。
图11、图12分别为校正前后的时间交织ADC的信号噪声谐波比(SNDR)。如图11所示,校正前,在和频率处,因为采样时间失配导致高能量的谐波,SNDR仅为59.7dB,有效位数(ENOB)为9.62bits;如图12所示,校正后上述谐波被完全抑制,SNDR增大至73.8dB,ENOB为11.96bits。
Claims (6)
1.用于时间交织ADC采样时间失配的校正方法,其特征在于,包括以下步骤:
a.时间交织ADC对输入信号进行转换;
b.根据时间交织ADC各通道的数字输出获取相邻通道ADC间的采样时间间隙;
c.获取所有相邻通道ADC间的采样时间间隙,并根据所有的采样时间间隙获取相邻通道ADC间的标准采样时间间隙;
d.根据各通道的采样时间间隙和标准采样时间间隙获取各通道采样时间的失配量;
e.将失配量反馈至时钟产生单元,调节相应通道的采样时钟。
2.根据权利要求1所述的用于时间交织ADC采样时间失配的校正方法,其特征在于,步骤b还包括:
b1.对采集到的相邻通道ADC数字输出求差,假设采集的为输入频率为fin的正弦信号x(t),产生各通道数字输出为:Y=[y1[k],y2[k],…,yM[k]],k=1,2,···,P,其中M为时间交织ADC的通道总数,P表示单通道采样点数,则对相邻通道ADC数字输出求差为:
b2.对得到的差值Ei[k]的绝对值求和取平均得到Ai,Ai表征为相邻通道ADC间的采样时间间隙, i=1,2,···,M。
3.根据权利要求2所述的用于时间交织ADC采样时间失配的校正方法,其特征在于,步骤c还包括:对所有的Ai求和取平均得到 i=1,2,···,M;表征为相邻通道ADC间的标准采样时间间隙。
4.根据权利要求3所述的用于时间交织ADC采样时间失配的校正方法,其特征在于,步骤d还包括:对所有的Ai与做差,得到:
Bi为相邻通道ADC间采样时间间隙与标准采样时间间隙的相对误差,即各通道采样时间失配量。
5.根据权利要求4所述的用于时间交织ADC采样时间失配的校正方法,其特征在于,步骤e还包括:将相对误差Bi经累加和重置模块滤波消除统计误差,求和后反馈至可变延迟线调节通道采样时钟。
6.用于如权利要求1所述的时间交织ADC采样时间失配的校正方法的校正器,包括时间交织ADC、数据处理单元、反馈单元和时钟单元,所述数据处理单元分别与时间交织ADC和反馈单元连接,
所述数据处理单元对时间交织ADC的输出数据进行实时处理,并将处理后的数据输出到反馈单元;
所述反馈单元根据数据处理单元传递的数据,进行反馈操作,将信号反馈到时钟单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310195438.5A CN103312329B (zh) | 2013-05-23 | 2013-05-23 | 用于时间交织adc采样时间失配的校正方法及校正器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310195438.5A CN103312329B (zh) | 2013-05-23 | 2013-05-23 | 用于时间交织adc采样时间失配的校正方法及校正器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103312329A CN103312329A (zh) | 2013-09-18 |
CN103312329B true CN103312329B (zh) | 2016-08-10 |
Family
ID=49137178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310195438.5A Active CN103312329B (zh) | 2013-05-23 | 2013-05-23 | 用于时间交织adc采样时间失配的校正方法及校正器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103312329B (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103684456A (zh) * | 2013-12-04 | 2014-03-26 | 电子科技大学 | 采样时间失配的校正方法 |
CN103746695B (zh) * | 2013-12-27 | 2017-04-19 | 电子科技大学 | 时间交织模数转换器通道间采样时间失配的校正方法 |
CN103825612A (zh) * | 2014-01-17 | 2014-05-28 | 电子科技大学 | 基于时间数字转换器的采样时钟失配后台校正方法 |
CN103944568B (zh) * | 2014-04-08 | 2017-06-13 | 北京时代民芯科技有限公司 | 一种用于多通道时间交织模数转换器的采样时钟产生电路 |
CN104901694B (zh) * | 2015-04-13 | 2019-02-19 | 厦门市迅芯电子科技有限公司 | 一种高速高精度模数转换电路 |
CN104901695B (zh) * | 2015-06-29 | 2017-09-29 | 合肥工业大学 | 一种用于tiadc采样时间误差的校准模块及其校准方法 |
CN105262487B (zh) * | 2015-10-22 | 2018-06-29 | 合肥工业大学 | 一种用于tiadc***时钟失配误差的校准模块及其校准方法 |
CN105871377B (zh) * | 2016-03-24 | 2023-06-09 | 南京天易合芯电子有限公司 | 时域交织模数转换器采样时间失配的校准方法及*** |
CN106154907B (zh) * | 2016-06-15 | 2018-08-14 | 北京航空航天大学 | 一种基于时间交错采样的高速高精度数据采集*** |
CN106385257A (zh) * | 2016-10-26 | 2017-02-08 | 苏州迅芯微电子有限公司 | 应用于时间交织模数转换器的校准算法 |
CN106571823B (zh) * | 2016-11-10 | 2020-03-27 | 电子科技大学 | 一种多通道时间交织模数转换器带宽失配优化方法 |
CN106911331A (zh) * | 2017-02-04 | 2017-06-30 | 武汉科技大学 | 时间交织型adc***的数字校验电路及实时校验方法 |
CN106992783B (zh) * | 2017-04-06 | 2019-12-06 | 电子科技大学 | 基于二分查找的时间交织adc用采样时间失配校正方法 |
CN107911118A (zh) * | 2017-12-08 | 2018-04-13 | 成都聚利中宇科技有限公司 | 一种多通道采样跟踪保持设备及信号采样方法 |
DE102018109556B4 (de) * | 2018-04-20 | 2021-05-06 | Infineon Technologies Ag | Verfahren, Vorrichtung und System zur Analog-Digital-Wandlung |
EP3872994A4 (en) * | 2018-11-16 | 2021-11-03 | Huawei Technologies Co., Ltd. | ERROR CORRECTION PROCESS AND ANALOG / DIGITAL CONVERTER INTERLACED IN TIME |
CN110311678B (zh) * | 2019-07-18 | 2021-06-08 | 电子科技大学 | 一种适用于时间交织模数转换器的时间失配校正电路 |
US10804919B1 (en) | 2019-09-24 | 2020-10-13 | Microsoft Technology Licensing, Llc | Dynamic sequential approximation register (SAR) analog-to-digital converter (ADC) (SAR-ADC) clock delay calibration systems and methods |
CN110690902B (zh) * | 2019-09-25 | 2022-05-17 | 电子科技大学 | 一种基于随机截断的时间交织adc失配优化方法 |
CN112751564A (zh) * | 2019-10-31 | 2021-05-04 | 深圳市中兴微电子技术有限公司 | 采样时钟相位失配误差估计方法及装置 |
CN113904683A (zh) * | 2020-06-22 | 2022-01-07 | 深圳市中兴微电子技术有限公司 | 校准方法、校准装置、时间交织adc、电子设备及可读介质 |
CN112865806A (zh) * | 2020-12-31 | 2021-05-28 | 安徽芯纪元科技有限公司 | 一种高速adc并串转换电路 |
CN113517890A (zh) * | 2021-07-21 | 2021-10-19 | 电子科技大学 | 一种用于时间交织adc采样时间失配的提取方法 |
CN114244360B (zh) * | 2021-12-24 | 2023-04-25 | 电子科技大学 | 一种用于时间交织adc的模拟域补偿电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101656538A (zh) * | 2009-08-21 | 2010-02-24 | 北京大学深圳研究生院 | 一种基于拉格朗日插值方法的时间交替模拟数字转换(tiadc)***时间失配实时补偿算法 |
CN101674087A (zh) * | 2009-09-27 | 2010-03-17 | 电子科技大学 | 一种时间交替adc***通道失配误差的获取方法 |
CN101783683A (zh) * | 2008-12-29 | 2010-07-21 | 英特赛尔美国股份有限公司 | 双通道时间交错型模数转换器中的误差估计与校正 |
CN102291141A (zh) * | 2011-04-22 | 2011-12-21 | 合肥工业大学 | 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070274607A1 (en) * | 2006-04-12 | 2007-11-29 | Jincheng Huang | Method of Creating a Reflection Effect in an Image |
WO2009098641A1 (en) * | 2008-02-06 | 2009-08-13 | Nxp B.V. | Signal converter |
-
2013
- 2013-05-23 CN CN201310195438.5A patent/CN103312329B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101783683A (zh) * | 2008-12-29 | 2010-07-21 | 英特赛尔美国股份有限公司 | 双通道时间交错型模数转换器中的误差估计与校正 |
CN101656538A (zh) * | 2009-08-21 | 2010-02-24 | 北京大学深圳研究生院 | 一种基于拉格朗日插值方法的时间交替模拟数字转换(tiadc)***时间失配实时补偿算法 |
CN101674087A (zh) * | 2009-09-27 | 2010-03-17 | 电子科技大学 | 一种时间交替adc***通道失配误差的获取方法 |
CN102291141A (zh) * | 2011-04-22 | 2011-12-21 | 合肥工业大学 | 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103312329A (zh) | 2013-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103312329B (zh) | 用于时间交织adc采样时间失配的校正方法及校正器 | |
CN103905049B (zh) | 一种高速快闪加交替比较式逐次逼近模数转换器 | |
CN104901695B (zh) | 一种用于tiadc采样时间误差的校准模块及其校准方法 | |
CN103281083B (zh) | 带数字校正的逐次逼近全差分模数转换器及其处理方法 | |
CN103219996B (zh) | 具有降低功率消耗的流水线模数转换器 | |
CN102832914A (zh) | 一种数字脉冲宽度调制器电路 | |
CN102291141B (zh) | 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法 | |
CN102420612B (zh) | 一种可抑制采样时间失配的时间交织模数转换器 | |
CN103746695A (zh) | 时间交织模数转换器通道间采样时间失配的校正方法 | |
CN108809310B (zh) | 无源基于时间交织SAR ADC的带通Delta-Sigma调制器 | |
CN100563110C (zh) | 一种流水线式模数转换器的前向误差补偿校正方法及装置 | |
CN104967451A (zh) | 逐次逼近型模数转换器 | |
CN109361390B (zh) | 用于时间交织adc通道间采样时间误差校正模块及方法 | |
CN107070450A (zh) | 基于电荷域信号处理的多通道dac相位误差校准电路 | |
CN102594353A (zh) | 一种数模转换器及逐次逼近存储转换器 | |
CN103825612A (zh) | 基于时间数字转换器的采样时钟失配后台校正方法 | |
CN106817131A (zh) | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc | |
CN105262487A (zh) | 一种用于tiadc***时钟失配误差的校准模块及其校准方法 | |
CN104485957A (zh) | 流水线模数转换器 | |
CN103676742A (zh) | 一种基于fpga的数据重组方法 | |
CN103427841B (zh) | 一种提高列并行单斜率adc转换速率的***及方法 | |
CN105187066B (zh) | 数模转换器 | |
CN101980446B (zh) | 一种高性能低功耗流水线模数转换器 | |
Aytar et al. | Employing threshold inverter quantization (TIQ) technique in designing 9-Bit folding and interpolation CMOS analog-to-digital converters (ADC) | |
CN112564703B (zh) | 一种多路时域交织数据转换器的前台时间误差校正电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |