CN103312316B - 频率产生*** - Google Patents
频率产生*** Download PDFInfo
- Publication number
- CN103312316B CN103312316B CN201210058604.2A CN201210058604A CN103312316B CN 103312316 B CN103312316 B CN 103312316B CN 201210058604 A CN201210058604 A CN 201210058604A CN 103312316 B CN103312316 B CN 103312316B
- Authority
- CN
- China
- Prior art keywords
- voltage
- signal
- phase
- controlled oscillator
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种频率产生***,包括一锁相回路以及一控制信号产生单元。锁相回路输出一锁相时脉,并且利用一双路径架构来控制其内部的一电压控制振荡器。电压控制振荡器包括一可变电容器。控制信号产生单元耦接至锁相回路,配置在双路径其中之一,并且根据锁相回路的一上信号与一下信号,提供一上电压、一下电压或一中电压作为控制信号,以控制电压控制振荡器。控制信号产生单元是响应于可变电容器的电气特性来提供中电压,以补偿控制信号。
Description
技术领域
本发明是有关于一种信号产生***,且特别是有关于一种频率产生***。
背景技术
频率产生***在通讯工程领域中扮演极重要的角色,特别是用以产生频率的锁相回路(PLL),其应用范围相当广泛,诸如调变、解调、倍频、频率合成、载波同步、位元同步等均会应用到锁相回路的观念和技术。锁相回路是一种反馈回路,在回路中,利用反馈信号将输出时脉信号的频率及相位锁定在与输入参考时脉信号相同的频率及相位上。因此,在无线电通讯中,若因信号在传送中发生载波频率漂移现象时,在接收机上使用锁相回路便可使接收机的本地振荡频率随频率漂移而达到锁相的目的。
针对锁相回路内部的电压控制振荡器而言,根据其控制方式,锁相回路可区分为单路径(single-path)架构的锁相回路以及双路径(dual-path)架构的锁相回路。在高频通讯晶片的应用中,双路径架构的锁相回路所需布局面积(area)小,因此可有效降低制作成本(cost)。一般而言,此种设计架构的锁相回路,其电压控制振荡器(voltage-controlledoscillator,VCO)内部的可变电容器(varactor)的电容-电压特性曲线会因为制程上的差异或温度变化而有所漂移。此漂移现象会使得电压控制振荡器的频率增益(frequencygain)对锁相回路的上信号与下信号而言并不一致,因此经电压控制振荡器转换后的上信号与下信号便会呈现不对称的状态。此一不对称的状态会造成锁相回路所产生的锁相时脉即使在稳定之后仍带有突波杂讯(spurnoise),因而降低信号品质。
发明内容
本发明提供一种频率产生***,可提供品质较良好的锁相时脉。
本发明提出一种频率产生***,包括一锁相回路以及一控制信号产生单元。锁相回路输出一锁相时脉,并且利用一双路径架构来控制其内部的一电压控制振荡器。电压控制振荡器包括一可变电容器。控制信号产生单元耦接至锁相回路,配置在双路径其中之一,并且根据锁相回路的一上信号与一下信号,提供一上电压、一下电压或一中电压作为一第一控制信号,以控制电压控制振荡器。控制信号产生单元是响应于可变电容器的电气特性来提供中电压,以补偿第一控制信号。
在本发明的一实施例中,上述的控制信号产生单元包括一多工器单元以及一中电压产生单元。多工器单元根据上信号与下信号,选择提供上电压、下电压或中电压至电压控制振荡器。中电压产生单元耦接至多工器单元,提供中电压至多工器单元。中电压产生单元是响应于可变电容器的电气特性来提供中电压。
在本发明的一实施例中,上述的中电压产生单元包括一晶体管元件以及一偏压电流源。晶体管元件具有一第一端、一第二端及一控制端。晶体管元件的第一端耦接至其控制端,晶体管元件的第二端耦接至一接地电压。偏压电流源耦接至晶体管元件的第一端,并提供一偏压电流至晶体管元件。晶体管元件根据偏压电流经由第一端提供中电压至多工器单元。并且,晶体管元件是响应于可变电容器的电气特性来提供中电压。
在本发明的一实施例中,上述的中电压产生单元还包括一稳压电路。稳压电路耦接至晶体管元件的第一端,并接收中电压。中电压产生单元利用稳压电路来提供经稳压后的中电压至多工器单元。
在本发明的一实施例中,当上信号与下信号具有不同状态时,上述的多工器单元选择提供上电压或下电压至电压控制振荡器。
在本发明的一实施例中,当上信号与下信号具有相同状态时,上述的多工器单元选择提供中电压至电压控制振荡器。
在本发明的一实施例中,上述的上电压为频率产生***的一***电压。下电压为一接地电压。中电压介于***电压与接地电压之间。
在本发明的一实施例中,上述的锁相回路包括一信息检测单元、一电荷泵电路、一回路滤波器以及一除频器。信息检测单元接收一参考时脉与一反馈信号,并根据参考时脉与反馈信号来产生上信号与下信号。电荷泵电路耦接至信息检测单元,配置在双路径其中的另一,并且根据锁相回路的上信号与下信号,提供上电压或下电压作为一第二控制信号,以控制电压控制振荡器。回路滤波器耦接至电荷泵电路,配置在双路径其中的另一,接收第二控制信号,并提供经滤波后的第二控制信号至电压控制振荡器。除频器耦接至电压控制振荡器,将锁相时脉除频后输出反馈信号给信息检测单元。
在本发明的一实施例中,上述的电压控制振荡器耦接至回路滤波器,接收第一控制信号与第二控制信号,产生锁相时脉。
基于上述,本发明的范例实施例利用控制信号产生单元来提供中电压,其电压值是响应于可变电容器的电气特性来进行调整,因此频率产生***所提供的锁相时脉在稳定之后可有效减少突波杂讯,具有较良好的信号品质。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1绘示一双路径架构的锁相回路的概要电路图;
图2绘示电压控制振荡器的频率与控制信号的电压的特性曲线图;
图3绘示图1的锁相回路的锁相时脉的信号波形图;
图4绘示本发明一实施例的双路径架构的锁相回路的概要电路图;
图5绘示本发明一实施例的控制信号产生单元的内部概要方块图;
图6绘示本发明一实施例的上信号与下信号的状态与第一控制信号的对应关系;
图7根据本发明一实施例绘示图5的中电压产生单元的内部概要电路图;
图8根据本发明另一实施例绘示图5的中电压产生单元的内部概要电路图;
图9根据本发明另一实施例绘示图5的中电压产生单元的内部概要电路图;
图10绘示图4的锁相回路的锁相时脉的信号波形图。
附图标记说明:
100、400:锁相回路***;
110、410:信息检测单元;
120、420:电压控制振荡器;
430:除频器;
140P、440P:第一路径;
140I、440I:第二路径;
450:电荷泵电路;
460:回路滤波器;
470、570:控制信号产生单元;
572、872、972:中电压产生单元;
573、873、973:稳压电路;
574:多工器单元;
C:电容;
Q:晶体管元件;
I、Imos:偏压电流源;
OP:运算放大器;
UP、UP’:上信号;
DN、DN’:下信号;
Ref_CLK:参考时脉;
CLK_out:时脉信号;
Vctrl-P:第一控制信号;
Vctrl-I:第二控制信号;
Vup:上电压;
Vdn:下电压;
Vmid:中电压;
Vref:参考电压。
具体实施方式
图1绘示一双路径架构的锁相回路的概要电路图。请参考图1,锁相回路***100利用双路径140I、140P分别产生控制信号Vctrl-I、Vctrl-P来控制电压控制振荡器120。在第二路径140I中,上信号UP与下信号DN会对电容C进行充放电,以增加或减少控制信号Vctrl-I的电压值。在第一路径140P中,上信号UP会使第一路径140P对应产生上电压Vup来作为控制信号Vctrl-P,以促使电压控制振荡器120的频率往高频移动。相反地,下信号DN会使第一路径140P对应产生下电压Vdn作为控制信号Vctrl-P,以促使电压控制振荡器120的频率往低频移动。此外,当上信号UP与下信号DN的状态相同时,第一路径140P会对应产生中电压Vmid来作为控制信号Vctrl-P,以促使电压控制振荡器120的频率往中频移动。
上述操作方式可用图2来做概念性的描述。在图2中横轴表示控制信号Vctrl-P的电压值;纵轴表示电压控制振荡器120的频率。一般而言,电压控制振荡器120的频率f与控制信号Vctrl-P两者间的依存关系并非线性,如图2所示,此一非线性特征起因于电压控制振荡器120是利用可变电容器来控制其频率。另外,此可变电容器的电容-电压特性曲线会因为制程上的差异或温度变化而有所漂移,进而造成电压控制振荡器120的频率-电压特性曲线也会随之漂移。此时,若所提供的中电压Vmid不根据电容-电压特性曲线来进行调整,仍然位于上电压Vup与下电压Vdn中间时,此一设计架构会使得电压控制振荡器120的频率增益对上信号UP与下信号DN而言并不一致,因此经电压控制振荡器120转换后的上信号UP’与下信号DN’便会呈现不对称的状态,如图2所示。此一不对称的状态会造成锁相回路***100所产生的锁相时脉CLK_out即使在稳定之后仍带有突波杂讯,因而降低信号品质,如图3所示。
本发明的范例实施例的频率产生***利用控制信号产生单元来提供中电压,其电压值是响应于可变电容器的电气特性来进行调整,因此频率产生***所提供的锁相时脉在稳定之后可减少突波杂讯,故具有较良好的信号品质。频率产生***包括锁相回路(PLL)***或时脉数据回复(clockanddatarecovery,CDR)电路。为更清楚地了解本发明,以下将配合图式,以一范例实施例来作详细说明,其中频率产生***是以锁相回路***来例示说明。
图4绘示本发明一实施例的双路径架构的锁相回路的概要电路图。请参考图4,本范例实施例的锁相回路***400包括一锁相回路以及一控制信号产生单元470。在此例中锁相回路包括一信息检测单元410、一电荷泵电路(chargepump,CP)450、一回路滤波器(loopfilter,LP)460、一电压控制振荡器420以及一除频器430。锁相回路输出一锁相时脉CLK_out,并且利用双路径架构来控制电压控制振荡器420,此双路径架构包括第一路径440P以及第二路径440I。在本范例实施例中,第一路径可为一正比路径(proportionalpath),即通过电荷泵电路450的路径。第二路径可为一积分路径(integralpath),即没经过电荷泵电路450的路径。此外,在本范例实施例中,电压控制振荡器420可为晶体振荡器(Crystaloscillator)、环型振荡器(Ringoscillator)、电感电容振荡器(LCoscillator)等,其皆可利用金氧半(MOS)晶体管制程来制作,并且包括一可变电容器(未绘示)。
具体而言,锁相回路主要有两个输入端,分别是接收参考频率做为参考时脉Ref_CLK,以及接收一反馈频率。反馈频率是锁相回路的一反馈信号,一般例如会适当的降频后才反馈。信息检测单元410接收前述的二个输入信号,并比较参考频率与反馈频率两者间的差别,检测出两者间的相位与频率的差异量。当参考频率高于反馈频率时,信息检测单元410的一输出端会输出一上信号UP至第一路径440P以及第二路径440I;反之,若是参考频率低于反馈频率时,信息检测单元410的另一输出端会输出一下信号DN。
在第一路径440P中,控制信号产生单元470耦接至锁相回路并配置在第一路径440P中,并且根据锁相回路的上信号UP与下信号DN,提供一上电压、一下电压或一中电压作为一第一控制信号Vctrl-P,以控制电压控制振荡器420,其中此上电压、一下电压或一中电压可依使用者的设计而为任一数值。控制信号产生单元470是响应于可变电容器的电气特性来提供中电压。在本范例实施例中,电气特性例如是电容-电压特性曲线、温度-电压特性曲线或电流-电压特性曲线。
在第二路径440I中,信息检测单元410例如是一相位检测器,其所产生的上信号UP与下信号DN用以控制电荷泵电路450与回路滤波器460,使其产生一第二控制信号Vctrl-I,以控制下一级的电压控制振荡器420。因此,电压控制振荡器420根据第一控制信号Vctrl-P与第二控制信号Vctrl-I来产生一时脉信号CLK_out,并反馈给信息检测单元410,进行锁相的回路动作。然而,根据信息检测单元410的操作频率,时脉信号CLK_out需要经除频器430适当降频后才反馈给信息检测单元410。在此,除频器430可依据实际设计需求选择性地配置。锁定的机制例如是使输出的时脉信号CLK_out反馈到信息检测单元410,以达到与参考频率同步保持一致的相位与频率状态。当反馈输入频率与参考输入频率的频率与相位一致时也就是整个相位回路已经锁定了。
因此,在本范例实施例中,根据第一路径440P的设计架构,控制信号产生单元470所提供的中电压,其电压值是响应于可变电容器的电气特性来进行调整,纵使可变电容器的电容-电压特性曲线因为制程上的差异或温度变化而有所漂移,经电压控制振荡器420转换后的上信号UP与下信号DN仍可呈现对称的状态。因此,频率产生***400所提供的锁相时脉在稳定之后可有效减少突波杂讯,具有较良好的信号品质。
图5绘示本发明一实施例的控制信号产生单元的内部概要方块图。请合并参考图4及图5,本范例实施例的控制信号产生单元570包括一多工器单元574以及一中电压产生单元572。多工器单元574根据上信号UP与下信号DN,选择提供上电压Vup、下电压Vdn或中电压Vmid至电压控制振荡器420。在本范例实施例中,当上信号UP与下信号DN具有不同状态时,上述的多工器单元574会选择提供上电压Vup或下电压Vdn至电压控制振荡器420。反之,当上信号UP与下信号DN具有相同状态时,上述的多工器单元574会选择提供中电压Vmid至电压控制振荡器420。具体而言,图6绘示本发明一实施例的上信号与下信号的状态与第一控制信号的对应关系。在本范例实施例中,当上信号UP为逻辑0,下信号DN为逻辑1时,多工器单元574会选择提供下电压Vdn给电压控制振荡器420,作为第一控制信号Vctrl-P。当上信号UP为逻辑1,下信号DN为逻辑0时,多工器单元574会选择提供上电压Vup给电压控制振荡器420,作为第一控制信号Vctrl-P。当上信号UP与下信号DN具有相同状态,也就是说同时为逻辑1或逻辑0时,多工器单元574会选择提供中电压Vmid给电压控制振荡器420,作为第一控制信号Vctrl-P。在本范例实施中,上电压Vup例如是频率产生***400的一***电压,下电压Vdn例如是一接地电压另一方面,中电压产生单元574耦接至多工器单元572,并提供中电压Vmid至多工器单元572。在本范例实施中,中电压产生单元574响应于电压控制振荡器420内部的可变电容器的电气特性来提供中电压,其值是介于***电压与接地电压之间。本范例实施中的多工器单元574可将中电压产生单元574所提供的中电压与上信号UP或下信号DN合成后而产生上下电压。或者,多工器单元574可于上下信号UP、DN的状态皆相同时,输出中电压。亦即,习知技术可能是在下信号DN等于0伏特,上信号UP等于1V时,锁定中电压等于0.5伏特。然而,在本发明的范例实施例中,可为下信号DN等于0伏特或等于0.1伏特,中电压等于0.6伏特,上信号UP等于1伏特或等于1.1伏特。
图7根据本发明一实施例绘示图5的中电压产生单元的内部概要电路图。请参考图7,本范例实施例的中电压产生单元572包括一晶体管元件Q以及一偏压电流源Imos。晶体管元件Q具有一第一端、一第二端及一控制端。晶体管元件Q的第一端耦接至其控制端。偏压电流源Imos耦接至晶体管元件Q的第一端,并提供一偏压电流至晶体管元件Q。在此例中,若晶体管元件Q是以N型金氧半晶体管来实施,则其第一端、第二端及控制端分别是N型金氧半晶体管的汲极、源极及闸极,但本发明并不限于以N型金氧半晶体管来实施。晶体管元件Q根据所接收的偏压电流,经由其第一端提供中电压Vmid至多工器单元574。
图8根据本发明另一实施例绘示图5的中电压产生单元的内部概要电路图。请参考图8,本范例实施例的中电压产生单元872类似于图7的中电压产生单元572,两者之间主要的差异例如在于中电压产生单元872还包括一稳压电路873。稳压电路873耦接至晶体管元件Q的第一端,并接收中电压Vmid。在此例中稳压电路873包括一电容C与一运算放大器OP。电容C跨接在晶体管元件Q的第一端与第二端之间。运算放大器OP的非反向端(+)耦接至晶体管元件Q的第一端;反向端(-)与其自身的输出端耦接。因此,中电压产生单元872利用稳压电路873可提供经稳压后的中电压Vmid至多工器单元574。
图9根据本发明另一实施例绘示图5的中电压产生单元的内部概要电路图。请参考图9,本范例实施例的中电压产生单元972类似于图8的中电压产生单元872,两者之间主要的差异例如在于中电压产生单元972的稳压电路973与图8的稳压电路873具有不同的设计架构。在本范例实施例中,稳压电路973可仅包括一运算放大器OP。运算放大器OP的非反向端(+)接收一参考电压Vref;反向端(-)耦接至晶体管元件Q的第一端;输出端耦接至晶体管元件Q的控制端,并用以输出中电压Vmid。因此,立用此一设计架构,中电压产生单元972也可提供经稳压后的中电压Vmid至多工器单元574。
在图7至图9的范例实施例中,各中电压产生单元的晶体管元件Q皆可响应于电压控制振荡器420内部的可变电容器的电气特性来提供中电压Vmid。详细而言,各晶体管元件Q与电压控制振荡器420内部的可变电容器例如都是以相同类型及制程的金氧半晶体管来实现。在此种设计架构下,纵使可变电容器的电容-电压特性曲线随着制程上的差异或温度变化而有所漂移时,晶体管元件Q的电流-电压特性曲线也随着制程上的差异或温度变化来改变。进而,利用偏压电流源Imos来偏压晶体管元件Q,可使晶体管元件Q提供中电压Vmid,而偏压电流源Imos的偏压电流值可根据实际设计需求或经验法则或实验数据总体归纳来设定,本发明并不加以限定。若以图2的概念图来加以说明,此中电压Vmid的电压值并非只是固定的位在上电压Vup与下电压Vdn的中间,而是响应于可变电容器的电气特性来进行调整。因此,从此一观点来看,响应于可变电容器的中电压Vmid可使得经电压控制振荡器420转换后的上信号UP’与下信号DN’呈现对称的状态。因此,频率产生***400所提供的锁相时脉CLK_out在稳定之后可有效减少突波杂讯,具有较良好的信号品质,如图10所示。
综上所述,本发明的范例实施例利用控制信号产生单元来提供中电压,其电压值是响应于可变电容器的电气特性来进行调整,因此纵使可变电容器的电气特性随着制程上的差异或温度变化而有所改变时,频率产生***所提供的锁相时脉在稳定之后可有效减少突波杂讯,具有较良好的信号品质。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种频率产生***,包括:
一锁相回路,输出一锁相时脉,并且利用一双路径架构来控制其内部的一电压控制振荡器,其中该电压控制振荡器包括一可变电容器;以及
一控制信号产生单元,耦接至该锁相回路,配置在该双路径其中之一,并且根据该锁相回路的一上信号与一下信号,提供一上电压、一下电压或一中电压作为一第一控制信号,以控制该电压控制振荡器,
其中该控制信号产生单元包括:
一晶体管元件,具有一第一端、一第二端及一控制端,其中该第一端耦接至该控制端,该第二端耦接至一接地电压;以及
一偏压电流源,耦接至该晶体管元件的该第一端,并提供一偏压电流至该晶体管元件,
其中该晶体管元件根据该偏压电流经由该第一端提供该中电压,其中该晶体管元件的电气特性随着该可变电容器的电气特性变化,并且该晶体管元件是响应于该可变电容器的电气特性来提供该中电压。
2.根据权利要求1所述的频率产生***,其中该控制信号产生单元还包括:
一多工器单元,根据该上信号与该下信号,选择提供该上电压、该下电压或该中电压至该电压控制振荡器。
3.根据权利要求1所述的频率产生***,其中该晶体管元件的一制程相同于该可变电容器的一制程。
4.根据权利要求2所述的频率产生***,其中该控制信号产生单元还包括:
一稳压电路,耦接至该晶体管元件的该第一端,并接收该中电压,其中该晶体管元件利用该稳压电路来提供经稳压后的该中电压至该多工器单元。
5.根据权利要求2所述的频率产生***,其中当该上信号与该下信号具有不同状态时,该多工器单元选择提供该上电压或该下电压至该电压控制振荡器。
6.根据权利要求2所述的频率产生***,其中当该上信号与该下信号具有相同状态时,该多工器单元选择提供该中电压至该电压控制振荡器。
7.根据权利要求1所述的频率产生***,其中该上电压为该频率产生***的一***电压,该下电压为一接地电压,该中电压介于该***电压与该接地电压之间。
8.根据权利要求1所述的频率产生***,其中该锁相回路包括:
一信息检测单元,接收一参考时脉与一反馈信号,并根据该参考时脉与该反馈信号来产生该上信号与该下信号;
一电荷泵电路,耦接至该信息检测单元,配置在该双路径其中的另一路径,并且根据该锁相回路的该上信号与该下信号,提供该上电压或该下电压作为一第二控制信号,以控制该电压控制振荡器;
一回路滤波器,耦接至该电荷泵电路,配置在该双路径其中的该另一路径,接收该第二控制信号,并提供经滤波后的该第二控制信号至该电压控制振荡器;以及
一除频器,耦接至该电压控制振荡器,将该锁相时脉除频后输出该反馈信号给该信息检测单元。
9.根据权利要求8所述的频率产生***,其中该电压控制振荡器耦接至该回路滤波器,接收该第一控制信号与该第二控制信号,产生该锁相时脉。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210058604.2A CN103312316B (zh) | 2012-03-07 | 2012-03-07 | 频率产生*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210058604.2A CN103312316B (zh) | 2012-03-07 | 2012-03-07 | 频率产生*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103312316A CN103312316A (zh) | 2013-09-18 |
CN103312316B true CN103312316B (zh) | 2016-06-08 |
Family
ID=49137166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210058604.2A Active CN103312316B (zh) | 2012-03-07 | 2012-03-07 | 频率产生*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103312316B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1893276A (zh) * | 2005-06-29 | 2007-01-10 | 阿尔特拉公司 | 具有独立比例路径的时钟数据恢复回路 |
TWI295125B (en) * | 2003-11-20 | 2008-03-21 | Avago Technologies General Ip | Low-jitter charge-pump phase-locked loop |
CN101505150A (zh) * | 2008-02-08 | 2009-08-12 | 联发科技股份有限公司 | 锁相回路电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101483431B (zh) * | 2008-01-07 | 2012-10-03 | 联发科技股份有限公司 | 混合模式锁相回路与线性相位修正单元 |
-
2012
- 2012-03-07 CN CN201210058604.2A patent/CN103312316B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI295125B (en) * | 2003-11-20 | 2008-03-21 | Avago Technologies General Ip | Low-jitter charge-pump phase-locked loop |
CN1893276A (zh) * | 2005-06-29 | 2007-01-10 | 阿尔特拉公司 | 具有独立比例路径的时钟数据恢复回路 |
CN101505150A (zh) * | 2008-02-08 | 2009-08-12 | 联发科技股份有限公司 | 锁相回路电路 |
Also Published As
Publication number | Publication date |
---|---|
CN103312316A (zh) | 2013-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090111409A1 (en) | Dynamic biasing of a vco in a phase-locked loop | |
KR20090034874A (ko) | 프로그램 가능 2점 주파수 합성기 아키텍처, 프로그램 가능 분수 n 분할기, 주파수 합성기 및 주파수 합성기 제어 방법 | |
US20140241335A1 (en) | Phase-locked loop using dual loop mode to achieve fast resettling | |
CN104160627A (zh) | 电压控制振荡器、信号发生装置以及电子设备 | |
CN104734636A (zh) | 振荡器装置和方法 | |
US7015736B1 (en) | Symmetric charge pump | |
CN100458639C (zh) | 一种补偿mos器件栅极漏电流的装置及方法 | |
US7652544B2 (en) | Voltage controlled oscillator and frequency control method of the voltage controlled oscillator | |
US8085073B2 (en) | Phase synchronization apparatus | |
US20140218124A1 (en) | Apparatus and method for generating an oscillating output signal | |
US8248121B2 (en) | Phase lock loop and control method thereof | |
CN101292425A (zh) | 一种具有锁定及跟踪操作模式的锁相环*** | |
CN108712170B (zh) | 应用于锁相环的宽动态范围低失配电荷泵电路 | |
CN103718464B (zh) | 锁相环 | |
CN104702271A (zh) | 锁相环电路及压控振荡器的特性曲线的校准方法 | |
CN114499512A (zh) | 双环路锁相环 | |
US10122370B2 (en) | High impedance passive switched capacitor common mode feedback network | |
CN103312316B (zh) | 频率产生*** | |
US8368443B1 (en) | Differential charge pump circuit | |
TWI462485B (zh) | 頻率產生系統 | |
US7408418B2 (en) | Phase locked loop circuit having reduced lock time | |
US7292107B2 (en) | Modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop | |
CN105099441B (zh) | 电荷泵电路和锁相环电路 | |
US8493115B2 (en) | Phase locked loop circuit and system having the same | |
CN109391263A (zh) | 一种基于电流补偿的自校准电荷泵电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |