CN103311095A - 用于制造氮化物半导体层的方法 - Google Patents

用于制造氮化物半导体层的方法 Download PDF

Info

Publication number
CN103311095A
CN103311095A CN201210560783XA CN201210560783A CN103311095A CN 103311095 A CN103311095 A CN 103311095A CN 201210560783X A CN201210560783X A CN 201210560783XA CN 201210560783 A CN201210560783 A CN 201210560783A CN 103311095 A CN103311095 A CN 103311095A
Authority
CN
China
Prior art keywords
lattice
spacing
upper strata
layer
lower floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210560783XA
Other languages
English (en)
Other versions
CN103311095B (zh
Inventor
彦坂年辉
原田佳幸
吉田学史
杉山直治
布上真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103311095A publication Critical patent/CN103311095A/zh
Application granted granted Critical
Publication of CN103311095B publication Critical patent/CN103311095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

根据一个实施例，公开了一种用于制造氮化物半导体层的方法。所述方法可以包括：在基底的主表面上形成第一下层，在所述第一下层上形成第一上层。所述第一下层具有沿平行于所述主表面的第一轴的第一晶格间距。所述第一上层具有大于所述第一晶格间距的沿所述第一轴的第二晶格间距。至少一部分所述第一上层具有第一压缩应变。在第一与第二晶格间距之间的差与所述第一晶格间距的比不小于0.005且不大于0.019。在平行于所述主表面的方向上的所述第一上层的生长速率大于在垂直于所述主表面的方向上的所述第一上层的生长速率。

Description

用于制造氮化物半导体层的方法
相关申请的交叉引用
本申请基于2012年3月8日提交的在先日本专利申请No.2012-052343并要求享有其优先权；其全部内容通过参考并入本文中。
技术领域
本文所述的实施例总体上涉及一种用于制造氮化物半导体层的方法。
背景技术
发光二极管（LED）是使用氮化物半导体的半导体发光器件，其例如用于显示设备和照明中。此外，使用氮化物半导体的电子器件用于高速电子器件和功率器件中。
如果在大规模生产中极好的硅（Si）基底上提供这种氮化物半导体器件，由于在晶格常数与热膨胀系数的差异，易于出现裂纹。希望获得在硅基底上制作高质量晶体的技术。
附图说明
图1A到1C是示出根据第一实施例的氮化物半导体层的示意图；
图2是示出根据第一实施例的用于制造氮化物半导体层的方法的流程图；
图3是示出氮化物半导体层的特性的曲线图；
图4是示出氮化物半导体层的特性的曲线图；
图5是示出氮化物半导体层的特性的曲线图；
图6A到图6D是示出氮化物半导体层的特性的曲线图；
图7是示出氮化物半导体层的特性的曲线图；
图8A到图8D是示出氮化物半导体层的特性的示意性截面图；
图9A到图9D是示出氮化物半导体层的示意图；
图10A到图10C是示出根据第一实施例的氮化物半导体层的示意图；
图11是示出根据第一实施例的用于制造另一个氮化物半导体层的方法；
图12A到图12D是示出根据第二实施例的氮化物半导体层的示意图；
图13A到图13D是示出根据第二实施例的另一个氮化物半导体层的示意图；
图14是示出根据实施例的氮化物半导体层的特性的曲线图；
图15是示出根据实施例的氮化物半导体层的特性的曲线图；
图16A到图16C是示出根据第三实施例的氮化物半导体层的示意图；以及
图17A到图17L是示出根据实施例的氮化物半导体层的结构的示意图。
具体实施方式
根据一个实施例，公开了一种用于制造氮化物半导体层的方法。所述方法可以包括在基底的主表面上形成氮化物半导体的第一下层，在所述第一下层上形成氮化物半导体的第一上层，以形成包括所述第一下层和所述第一上层的第一堆叠体。第一下层具有沿平行于所述主表面的第一轴的第一晶格间距。所述第一上层具有沿所述第一轴的大于所述第一晶格间距的第二晶格间距。至少一部分所述第一上层具有第一压缩应变。在所述第二晶格间距与所述第一晶格间距之间的差与所述第一晶格间距的比的绝对值不小于0.005且不大于0.019。形成第一上层包括：使得在平行于所述主表面的方向上的所述第一上层的生长速率大于在垂直于所述主表面的方向上的所述第一上层的生长速率，以及在所述第一上层上施加所述第一压缩应变的同时形成所述第一上层。所述第一压缩应变基于在所述第二晶格间距与所述第一晶格间距之间的差。
下文中将参考附图来说明多个实施例。
附图是示意性或概念性的，因此，每一个部件的厚度与宽度之间关系、部件之间的尺寸比例等的表示方面并非总是实际的。此外，即使相同的部件在不同附图中也可以以不同的尺寸和比例来显示。
在说明书和附图中，对相同的部件给与相同的附图标记，并将省略有关于相同部件的详细说明。
（第一实施例）
该实施例涉及一种用于制造氮化物半导体层的方法。根据该实施例的氮化物半导体层用于半导体发光器件、半导体光接收器件或者诸如电子器件的半导体器件中。半导体发光器件例如包括发光二极管（LED）和激光器二极管（LD）。半导体光接收器件包括光电二极管（PD）。例如，电子器件包括高电子迁移率晶体管（HEMT）、异质结双极晶体管（HBT）、场效应管（FET）、肖特基势垒二极管（SBD）等。
首先，将给出根据该实施例的氮化物半导体层的结构的实例的说明。
图1A到1C是示出根据第一实施例的氮化物半导体层的示意图。
图1A是示出根据该实施例的氮化物半导体层的结构的示意性截面图。图1B是示出氮化物半导体层中的Al的成分比的曲线图。图1C是示出氮化物半导体层中a轴的晶格间距Ld的曲线图。
如图1A所示，根据该实施例的氮化物半导体层310包括在基底40的主表面40a上提供的第一堆叠体61。第一堆叠体61包括在主表面40a上提供的第一下层61a和在第一下层61a上提供的第一上层61b。第一下层61a和第一上层61b由氮化物半导体制成。
在这个实例中，在基底40的主表面40a上提供缓冲层70，在缓冲层70上提供第一堆叠体61。
垂直于主表面40a的方向假定为Z轴。Z轴平行于从第一下层61a到第一上层61b的方向。垂直于Z轴的一个轴假定为X轴。垂直于Z轴和X轴的方向假定为Y轴。沿Z轴连同第一堆叠体61一起堆叠功能层10。
在说明书中，“在……上提供”的表达包括在别的东西上直接提供某物的情况，以及隔着***的别的东西提供某物的情况。此外，“堆叠”的表达包括在别的东西上直接堆叠某物，以及隔着***的别的东西堆叠某物的情况。
基底40例如可以由硅制成。例如，硅基底是Si(111)基底。然而，在该实施例中，硅基底的平面方向可以不是(111)。作为基底40，可以使用具有(11n)（n：整数）或(100)的平面方向的硅基底。因为减小了硅基底与氮化物半导体层之间的晶格失配，所以使用(110)平面方向的硅基底是有利的。
基底40可以包括氧化物层。例如，作为基底40，可以使用绝缘体上硅（SOI）基底。作为基底40，可以使用由晶格常数不同于功能层10的晶格常数的材料制成的基底。作为基底40，可以使用包含热膨胀系数不同于功能层10的热膨胀系数的基底。例如，基底40可以由蓝宝石、尖晶石、GaAs、InP、ZnO、Ge、SiGe、或SiC制成。
使用根据该实施例的氮化物半导体层的氮化物半导体器件可以用于去除了基底40、缓冲层70、第一堆叠体61和功能层10中的一些的状态中。
作为缓冲层70，例如使用AlN层71。AlN层71优选地具有例如至少20纳米（nm）且不大于400nm，例如约100nm的厚度。通过使用在与基底40接触的一部分缓冲层70处不易与基底40中的硅进行化学反应的AlN，易于解决诸如由于在硅与镓之间的反应而发生的回熔蚀刻的麻烦。
例如，在使用AlN层71的情况下，缓冲层70的生长温度优选地不小于500且不大于1300摄氏度。更优选地，其不小于600且不大于1200摄氏度。
如图1B所示，作为第一堆叠体61的第一下层61a的材料，例如使用了Alx1Ga1-x1N(0<x1<1)。在下文中，为了易于说明，“AlGaN”的表达在一些情况下适当地用于Alx1Ga1-x1N(0<x1<1)。
作为第一堆叠体61的第一上层61b的材料，例如使用了GaN。第一上层61b中的Al的成分比低于第一下层61a中的Al的成分比。例如，第一上层61b基本上不包括Al。
第一下层61a的厚度优选地例如不小于100nm且不大于500nm，例如约250nm。第一下层61a中的Al的成分比（x）优选地例如不小于0.1且不大于0.9。更优选地，其不小于0.2且不大于0.6，例如0.25。Al的成分比是Al元素原子数量与III族元素原子数量的比例。第一下层61a可以增大抑制回熔蚀刻的效果。
沿第一下层61a（AlGaN层）的X-Y平面中的第一轴（例如，a轴）的晶格间距与沿AlN层71的第一轴的晶格间距相同或者大于沿AlN层71的第一轴的晶格间距。沿第一下层61a（AlGaN）的第一轴（例如，a轴）的晶格间距小于第一下层61a（AlGaN层）的无应变晶格间距（晶格常数）。这导致在第一下层61a（AlGaN层）中形成压缩应变（应力）。这可以减小在氮化物半导体层中生长晶体后的冷却过程中由于在氮化物半导体层与基底40（硅基底）之间的热膨胀系数中的差异而出现的拉伸应力。
在堆叠彼此具有不同成分的多个氮化物半导体层的情况下，形成上堆叠氮化物半导体层（例如，第一上层61b）以匹配在其下形成的氮化物半导体层（例如，第一下层61a）的晶格间距。因此，氮化物半导体层的实际晶格长度与无应变的晶格间距（晶格常数）不同。
在说明书中，取氮化物半导体的无应变晶格长度作为“晶格常数”。取形成的氮化物半导体层的实际晶格长度作为“晶格间距”。晶格常数例如是物理常数。例如，晶格间距指代包括在形成的氮化物半导体器件中的氮化物半导体层的实际晶格长度。例如，通过X射线衍射测量来获得晶格间距。
如图1C所示，第一下层61a（AlGaN层）中的晶格间距Ld（第一晶格间距）具有例如在无应变的GaN晶格长度（晶格常数）dg与无应变的AlN晶格长度（晶格常数）da之间的值。
第一上层61b的厚度例如优选地不小于200nm且不大于2000nm，例如，1000nm。第一上层61b的晶格间距Ld（第二晶格间距）与第一晶格间距相同或者大于第一晶格间距。
至少一部分第一上层61b具有压缩应变（第一压缩应变）。例如，至少第一上层61b的下侧部分（在第一下层61a的一侧上的部分）具有压缩应变。如稍后所述的，如果第一上层61b的厚度较大，第一上层61b的上侧部分在一些情况下就不会具有压缩应变。
在通过在第一下层61a上形成晶格常数（第二晶格常数）大于第一下层61a的第一晶格间距的第一上层61b，以便尽可能地匹配第一下层61a的晶格间距的第一堆叠体61的晶体生长过程中易于出现压缩应变（应力）。这可以抑制裂纹产生。
然而，在第一上层61b的晶体生长过程中，随着第一上层61b的厚度增大，出现晶格弛豫（relaxation），使得第一上层61b的晶格间距变得接近于无应变的第一上层61b的晶格常数。就是说，第一上层61b的晶格间距（第二晶格间距）变得大于第一下层61a的晶格间距。在第一上层61b的晶格间距（第二晶格间距）已经变得基本上等于第一上层61b的晶格常数的情况下，即使厚度进一步增大，在第一上层61B中也不出现压缩应力，使得其变得易于受到来自基底40（硅基底）的拉伸应变（应力）的影响。因此，第一上层61b的厚度优选地不大于这样的值，在该值，可以保持沿X-Y平面中的第一轴（例如，a轴）的第一上层61b的晶格间距（第二晶格间距）小于第一上层61b的晶格常数。
如图1A所示，在氮化物半导体层310是发光器件的情况下，功能层10例如包括第一导电类型（例如，n型）的第一半导体层11、第二导电类型（例如，p型）的第二半导体层12、和在第一半导体层11与第二半导体层12之间提供的发光层13。发光层13包括多个GaN阻挡层和在阻挡层之间提供的InGaN（例如，In0.15Ga0.85N）势阱层。发光层13具有多量子势阱（MQW）结构或单量子势阱（SQW）结构。功能层10的厚度优选例如不小于1微米（μm）且不大于5微米，例如约为3.5微米。因此，功能层10可以包括n型半导体层。
此外，氮化物半导体层310可以用于氮化物半导体器件，例如基于氮化镓（GaN）的高电子迁移率晶体管（HEMT）。在此情况下，功能层10具有堆叠结构，包括不含杂质的未掺杂Alz1Ga1-z1N层（0≤z1<1）和未掺杂或n型Alz2Ga1-z2N层（0≤z1≤1，z1<z2）。在此情况下，功能层10的厚度优选地约为不小于10nm且不大于1000nm，例如50nm。
此外，在第一堆叠体61上（例如，在第一堆叠体61与功能层10之间），可以进一步提供GaN层11i（例如，未掺杂GaN层）。GaN层11i可以是诸如n型半导体层的未掺杂半导体层。通过提供GaN层11i（未掺杂GaN层），压缩应变（应力）出现在GaN层11i中，以抑制更多裂纹的出现。
图2是示出根据第一实施例的用于制造氮化物半导体层的方法的流程图。
根据该实施例的用于制造氮化物半导体层的方法包括形成第一堆叠体61的过程。
如图2所示，形成第一堆叠体61的过程包括在主表面40a上形成由具有沿平行于基底40的主表面40a的第一轴的第一晶格间距的氮化物半导体构成的第一下层61a的过程（步骤S110），和在第一下层61a上形成由具有大于第一晶格间距的沿第一轴的第二晶格间距的氮化物半导体构成的并至少部分具有压缩应变的第一上层61b的过程（步骤S120）。这形成包括第一下层61a和第一上层61b的第一堆叠体61。
此时，取在第二晶格间距与第一晶格间距之间的差与第一晶格间距的比作为第一堆叠体61中的晶格失配因子LM（第一晶格失配因子LM1）。在该实施例中，晶格失配因子LM的绝对值取为不小于0.005且不大于0.019。
随后，在第一上层61b的形成中（步骤S120），使得第一上层61b在平行于主表面40a的方向上的生长速率（水平生长速率）大于第一上层61b在垂直于主表面40a的方向上的生长速率（垂直生长速率）。在第一上层61b的形成中（步骤S120），在将基于在第二晶格间距与第一晶格间距之间的差的压缩应力施加到第一上层61b的同时形成第一上层61b。
这允许了制造抑制了裂纹出现的高质量氮化物半导体层。这个结构基于本申请的发明人通过原创实验发现的现象。以下将说明这个实验。
在实验中，在氮化物半导体器件110中使用氮化物半导体层。氮化物半导体器件110具有参考图1A到图1C所述的结构。以下将具体说明在氮化物半导体器件110中使用的用于制造氮化物半导体层的方法。
以有机物清洗和酸洗来处理硅基底40，随后引入到MOCVD装置的反应室中。将基底40加热到1080℃的温度，此后通过在包含氮气和氢气的气氛中在400hPa的生长压力下使用三甲基铝（TMAl）、氨（NH3）来形成AlN层71。以1L/min的速率提供NH3，以25cc/min的速率提供TMAl。AlN层71具有约100nm的厚度
将基底40的温度设定为1050℃，以通过在包含氮气和氢气的气氛中在400hPa的生长压力下使用三甲基铝（TMGa）、TMAl和氨来形成作为第一下层61a的AlGaN层。在实验中，改变AlGaN层中的Al的成分比。例如，在Al的成分比是0.25的情况下，以25cc/min的速率提供TMAl，以18cc/min的速率提供TMGa。通过在将TMAl与TMGa的总供应量设定为恒定值的情况下改变TMAl和TMGa的比来改变Al的成分比。以2.5L/min的速率提供NH3。AlGaN层具有约250nm的厚度。
将基底40的温度设定为1090℃，以通过在包含氮气和氢气的气氛中在1013hPa的生长压力下使用TMGa和氨形成作为第一上层61b的GaN层。以20L/min的速率提供NH3并以47cc/min的速率提供TMGa。作为V族源气体的氨与作为III族源气体的TMGa的比，就是说，V/III比是3900。V/III比指代每单位时间提供的V族元素的原子数量与每单位时间提供的III族元素的原子数量的比。GaN层具有约550nm的厚度。
在实验中，通过改变充当第一下层61a的AlGaN层中的Al的成分比，改变了在第一下层61a与第一上层61b之间的晶格失配因子。此外，制备了样品，它们在充当第一上层61b的GaN层的形成中具有不同的V/III比。就是说，当生长充当第一上层61b的GaN层时，将作为III族源气体的TMGa的流速固定为18cc/min，将氨的流速分别设定为5L/min、10L/min、20L/min、和40L/min，从而形成充当第一上层61b的GaN层。此时，在氨与TMGa之间的比（即V/III比）分别为980、1950、3900和7800。
随后，评价那些样品的晶格失配因子LM和基底（样品）的曲率（翘曲）。使用基于X射线衍射的倒易晶格映射测量来计算AlGaN层和GaN层中的晶格失配因子LM。在膜形成过程中以光学监控来测量基底（样品）的曲率的值。
图3是示出氮化物半导体层的特性的曲线图。
图3示出了实验的结果的实例。图3示出了当在第一下层61a（AlGaN层）上形成第一上层61b（GaN层）时基底的曲率（翘曲）中的变化的实例。在这个实例中，示出了三个样品（第一样品SP01到第三样品SP03）的结果，其第一下层61a（AlGaN层）中的Al的成分比在V/III比保持3900的恒定值的条件下改变。
对于第一样品SP01，晶格失配因子LM是0.024。对于第二样品SP02，晶格失配因子LM是0.019。对于第三样品SP03，晶格失配因子LM是0.009。
图3的横轴给出了第一上层61b的厚度tGaN（nm）。厚度tGaN（nm）对应于第一上层61b（GaN层）的晶体生长时间的流逝。纵轴给出了基底的曲率Cv（km-1）并基本上对应于基底的翘曲。作为在生长第一上层61b（GaN层）的晶体时以光学监控***测量的值给出曲率Cv。作为根据基底40的曲率（翘曲）在GaN层生长开始的时间为0的假设而标准化的值来给出曲率Cv。如果曲率Cv数值为正，则基底40具有向下凸起的形状（凹陷形状的翘曲）。如果其数值为负，则基底40就是向上凸起的（凸起形状的翘曲）。如果为正，曲率Cv对应于由施加到氮化物半导体层的拉伸应力所导致的基底40的翘曲。如果为负，曲率Cv对应于由施加到氮化物半导体层的压缩应力所导致的基底40的翘曲。
如图3所示，对于第一样品SP01（其晶格失配因子LM为0.024），如果厚度tGaN从0nm增大到50nm（点P1），曲率Cv就为负，其绝对值增大。在厚度tGaN是50nm到150nm的范围中，曲率Cv的变化速率减小，使得曲率Cv的曲线变为几乎水平。随后，如果厚度tGaN超过150nm，曲率Cv转为正，其绝对值增大，使得其具有向下凸起形状的翘曲。就是说，随着GaN层生长，在其中形成了拉伸应力。
对于第二样品SP02（其晶格失配因子LM为0.019），在厚度tGaN是0nm到100nm（点P2）的范围中，随着tGaN增大，曲率Cv为负，其绝对值增大。在tGaN是100nm到400nm的范围中，曲率Cv的变化速率较小，使得曲率Cv的曲线几乎水平。随后，如果tGaN超过400nm，曲率Cv在正向上上升。
对于第三样品SP03（其晶格失配因子LM为0.009），在tGaN是0nm到500nm（点P3）的范围中，随着tGaN增大，曲率Cv为负，其绝对值增大。曲率Cv的变化速率（减小率）大于第二样品SP02的变化速率。如果厚度tGaN超过500nm，曲率Cv的变化速率较小，使得曲率Cv的曲线变为几乎水平。
以此方式，不同样品关于曲率Cv中的变化具有不同的特性。曲率Cv的曲线变为水平处的厚度tGaN（点P1、P2和P3）指的是压缩应力停止施加到各样品中GaN层处的厚度。以此方式，取压缩应力停止施加到GaN层处的厚度作为“压缩应力施加时的最大厚度”tc(nm)。压缩应力施加时的最大厚度tc对于第一样品SP01、第二样品SP02和第三样品SP03分别为50nm、100nm和500nm。
以此方式，获得了用于各个样品的压缩应力施加时的最大厚度tc。
图4是示出氮化物半导体层的特性的曲线图。
图4示出了在用于每一个制造的样品的压缩应力施加时的最大厚度tc与AlGaN层和GaN层之间的晶格失配因子LM之间的关系。
在图4中，横轴给出了晶格失配因子LM，纵轴给出了压缩应力施加时的最大厚度tc。图4示出了在充当第一下层61a的AlGaN层中的Al的成分比改变，且形成充当第一上层61b的GaN层时V/III比改变为980、1950、3900和7800时获得的结果。通过改变AlGaN层中的Al的成分比，晶格失配因子LM取得不同值。然而，晶格失配因子LM的值与实际形成的层中的晶格间距相关。就是说，如果Al成分比是0.25，在AlGaN层与GaN层具有无应变的晶格间距（晶格常数）的情况下，晶格失配因子LM约为0.006，而实际制造的样品的晶格失配因子LM约为0.009。这是因为，如上所述，在堆叠具有彼此不同成分的多个氮化物半导体层的情况下，形成上堆叠氮化物半导体层，以使得其可以与下堆叠氮化物半导体层的晶格长度相匹配。晶格失配因子LM不仅取决于AlGaN层中的Al成分比，还取决于膜形成条件。晶格失配因子LM为0.024的条件对应于将AlN层用作第一下层61a的情况，就是说，在第一下层61a中的Al成分比为1。
如可从图4看出的，随着晶格失配因子LM增大，压缩应力施加时的最大厚度tc减小。这可以认为是因为随着晶格失配因子LM增大，在GaN层中易于出现晶格弛豫，即使GaN层较薄，也易于出现。相反地，随着晶格失配因子LM减小，压缩应力施加时的最大厚度tc增大。这被认为是因为如果晶格失配因子LM较小，GaN的晶格弛豫就难以出现，即使GaN层较厚也不出现。
以此方式，压缩应力施加时的最大厚度tc趋于与晶格失配因子LM成反比是自然的。就是说，压缩应力施加时的最大厚度tc与晶格失配因子LM的乘积基本上恒定是自然的趋势。
在此情况下，如可由图4看出的，发现在压缩应力施加时的最大厚度tc与晶格失配因子LM之间的关系随GaN层晶体生长条件（在该实例中为V/III比）而改变。
例如，如果第一下层61a（AlGaN层）的Al成分比是0.25，则晶格失配因子LM对应于0.009。如果晶格失配因子LM约为0.009，则压缩应力施加时的最大厚度tc在V/III比为980时约为200nm，在V/III比为1950时约为250nm，在V/III比为3900时约为350nm到约500nm，在V/III比为7800时约为600nm。
以此方式，首先在实验中发现的特性是在压缩应力施加时的最大厚度tc与晶格失配因子LM之间的关系随GaN层的生长条件而改变。通过适当地控制GaN层的生长条件，即使晶格失配因子LM保持恒定，也可以增大压缩应力施加时的最大厚度tc。此外，通过增大压缩应力施加时的最大厚度tc，有可能在将压缩应力施加到其上的条件下形成具有必要厚度的GaN层。施加到GaN层上的压缩应力用于减弱由于在硅基底与GaN层之间的热膨胀系数的不匹配而出现的拉伸应力，从而抑制裂纹出现。例如，通过使得GaN层中的压缩应力大于由于在硅基底与GaN层之间的热膨胀系数的不匹配而出现的拉伸应力，可以有效地抑制裂纹出现。
例如，当第一下层61a(AlGaN层)中的Al成分比是0.25（晶格失配因子LM是0.009）时，在具有980的V/III比的样品与具有1950的V/III比的样品的表面中出现裂纹。关于这些样品，第一上层61b(GaN层)的厚度（约550nm）明显超过具有980的V/III比的样品与具有1950的V/III比的样品的压缩应力施加时的最大厚度tc（约200nm和约250nm）。人们认为，作为结果，由于在硅基底与GaN层之间的热膨胀系数中的差异，在GaN层中不能形成足够的压缩应力以在GaN层上施加拉伸应力，从而引起裂纹。
另一方面，当第一下层61a(AlGaN层)中的Al成分比是0.25（晶格失配因子LM是0.009）时，在具有3900的V/III比的样品和具有7800的V/III比的样品中不出现裂纹。关于这些样品，第一上层61b(GaN层)的厚度（约550nm）超过这些样品的压缩应力施加时的最大厚度tc（约350nm到约500nm，约600nm）不多。结果，认为因为基本上没有拉伸应力施加到GaN层，就没有出现裂纹。
此外，例如，当第一下层61a(AlGaN层)中的Al的成分比是0.5时，晶格失配因子LM对应于约0.011。相应的压缩应力施加时的最大厚度tc在V/III比为980时约为200nm，当V/III比为1950时约为280nm，当V/III比为3900时约为300nm到约400nm，当V/III比为7800时约为500nm。当评价这些样品中的裂纹时，一些裂纹出现在具有980的V/III比的样品中，在其它样品中没有出现裂纹。还发现如果V/III比是9700的大值，没有裂纹出现，但在硅基底值出现一些缺陷，使得GaN层的晶体质量劣化。认为这是由于在GaN层中出现过大的压缩应力，硅基底受损。
就是说，如果GaN层具有过小的压缩应力，在氮化物层生长后拉伸应力施加到GaN层，引起了裂纹。如果GaN层具有过大压缩应力，在氮化物层生长后拉伸应力施加到硅基底，损害了硅基底。
如上所述，涉及GaN层的晶体生长的条件，氨流速即V/III比越大，在其中可以出现压缩应力的GaN层就变得越厚。通过增大V/III比，更有效地抑制了裂纹出现。
如图4所示，根据GaN层的晶体生长条件，如果晶格失配因子LM过大，则在压缩应力施加时的最大厚度tc与晶格失配因子LM之间的关联的程度减小。例如，在由于V/III比中的差异的压缩应力施加时的最大厚度tc中的差异在不小于0.005且不大于0.02的晶格失配因子LM的范围R02中是显著的。即使在范围R02中，如果增大晶格失配因子LM，在由于V/III比中的差异的压缩应力施加时的最大厚度tc中的差异减小。于是，在压缩应力施加时的最大厚度tc与晶格失配因子LM之间的关系的曲线趋向于会聚到一点（在第一下层61a由AlN层构成的情况下），晶格失配因子LM在该点为0.024。例如，在晶格失配因子LM超过0.02的范围R03中，认为在压缩应力施加时的最大厚度tc与晶格失配因子LM之间的关系基本上不按照GaN层晶体的生长的条件而改变。
在这个实施例中，为了产生必要的压缩应力，通过形成具有必要的Al成分比的AlGaN层（用于形成必要的晶格失配因子LM的AlGaN层），并随后在适当条件下生长在该AlGaN层上形成的GaN层，增大了压缩应力施加时的最大厚度tc，以抑制裂纹的出现。因此，使用了在范围R02中的晶格失配因子LM，在该范围中，在压缩应力施加时的最大厚度tc与晶格失配因子LM之间的关系按照GaN层的生长条件而改变。如果使用在范围R03中的晶格失配因子LM，在压缩应力施加时的最大厚度tc与晶格失配因子LM之间的关系基本上不按照GaN层晶体的生长的条件而改变，以致于即使在适当的晶体生长条件下，也不能获得增大压缩应力施加时的最大厚度tc的效果，以致于不能充分抑制裂纹出现。
图5是示出氮化物半导体层的特性的曲线图。
图5示出了在晶格失配因子LM是0.009（AlGaN层中的Al成分比是0.25），且GaN层生长的条件下，在其V/III比是980、1950、3900和7800的样品中基底40的曲率Cv（翘曲）。图5的横轴给出了第一上层61b（GaN层）的厚度tGaN。纵轴给出了基底的曲率Cv。图5示出了当第一上层61b（GaN层）生长时，基底40的翘曲的过渡。基于在GaN层的晶体生长开始的时间基底40的曲率（翘曲）为0的假设来标准化曲率Cv。
如图5所示，如果V/III比增大，则在GaN层形成过程中的基底40的曲率Cv（翘曲）增大。发现此时行为在厚度tGaN小于约40nm的范围R11与厚度tGaN不小于约40nm的范围R12之间改变。例如，如果V/III比是7800，曲率Cv在厚度tGaN小于约40nm的范围R11中呈现陡坡。在厚度tGaN不小于约40nm的范围R12中，曲率Cv呈现缓坡。其它V/III比具有类似的趋势。
就是说，如果在GaN层的最初生长阶段GaN层较薄（例如，小于约40nm），则曲率Cv的绝对值就随着厚度增大而迅速增大。随后，如果厚度具有至少一个特定的值（例如，不小于40nm），则曲率Cv缓和地改变。
考虑了例如AlGaN制成的基础层在GaN层的最初生长阶段具有略微大的影响，但如果AlGaN层具有特定厚度则影响较小。就是说，考虑了在GaN层的最初生长阶段出现的现象（第一现象）与第一现象后出现的现象（第二现象）不同。
考虑了在图4所示的范围R03中（在其中晶格失配因子LM超过0.02），压缩应力施加时的最大厚度tc较小，因此在GaN层的最初生长阶段出现的第一现象占支配地位。考虑了在范围R02中（在其中晶格失配因子LM不大于0.02），随后的第二现象占支配地位。在该实施例中，应用于在其中出现第二现象的范围R02，以有效地抑制裂纹的出现。
在图4中，如果晶格失配因子LM过小（例如，在范围R01中，在其中晶格失配因子LM小于0.005），GaN层需要过分地厚，以积聚用以抑制裂纹出现所必需的压缩应力。过分的厚度例如影响结晶度。结果，在该实施例中，将晶格失配因子LM设定为至少0.005，作为即使在不过度增大GaN层的厚度的情况下实现积聚必要的压缩应力的条件。就是说，在根据该实施例的用于制造氮化物半导体层的方法中，使用不小于0.005且不大于0.020的晶格失配因子LM。更优选地，晶格失配因子LM不大于0.015。
此外，图5示出了在晶体生长过程中基底的翘曲（消除曲率Cv0），其对于消除在晶体生长后的温度下降时出现的基底的翘曲是必要的。
如图5所示，具有980的V/III比的曲率Cv在消除曲率Cv0的虚线上方。具有1950的V/III比的曲率Cv和消除曲率Cv0的虚线在相同的水平，但相反地，如果厚度tGaN变为约250nm或更大就超过它。具有3900或7800的V/III比的曲率Cv低于消除曲率Cv0。
如果曲率Cv小于消除曲率Cv0，就可以充分消除在晶体生长后的冷却过程期间出现的基底的翘曲。另一方面，如果曲率Cv高于消除曲率Cv0，就不能消除在晶体生长后的冷却处理期间出现的基底翘曲。结果，认为在具有980和1950的V/III比的样品中分别出现裂纹。
以此方式，通过在GaN层的晶体生长过程中将基底40的曲率Cv设置为低于消除曲率Cv0，可以有效地抑制裂纹出现。
借助制造的器件的表面的显微镜的观察显示了如果晶格失配因子LM和压缩应力施加时的最大厚度tc的乘积至少为3，就可以有效地抑制裂纹的出现。这个乘积的值证明了用于表示晶格失配因子LM和压缩应力的乘积的量的测量。
当在压缩应力施加时的最大厚度tc至少为250nm的情况下形成实际GaN层时，晶格失配因子和压缩应力施加时的最大厚度的乘积变得大于3，抑制晶格失配因子和裂纹的出现的效果较大。
将描述V/III比的增大在GaN层的形成过程中增大压缩应力施加时的最大厚度tc的现象。
图6A到图6D是示出氮化物半导体层的特性的曲线图。
这些图示出了当在具有0.25的Al成分比的AlGaN层（第一下层61a）上形成GaN层（第一上层61b）时，在AlGaN层与GaN层的生长过程中的反射光谱的一个实例。图6A、图6B、图6C和图6D分别对应于在GaN层的生长过程中的980、1950、3900和7800的V/III比。这些图中的每一个的横轴给出生长时间t（sec）。纵轴给出用于具有405nm的波长的激光的反射强度Rf（任意比例）。
如可以由图6A所见的，如果V/III比是980，反射强度Rf在GaN层（第一上层61b）的形成的最初阶段减小到几乎为0，随后随着这个层生长而增大。在形成的最初阶段的反射强度Rf的最小值约为0.02。
如可以由图6B到图6D所见的，随着V/III比增大，在GaN层的形成的最初阶段，反射强度Rf的最小值上升。例如，如果V/III比是1950，反射强度Rf的最小值约为0.02，如果V/III比是3900，反射强度Rf的最小值约为0.07，如果V/III比是7800，反射强度Rf的最小值约为0.09。发现在GaN层的形成的最初阶段使得反射强度Rf最小化后，反射强度Rf的幅度随着V/III比增大而增大。
反射强度Rf随晶体的表面的平坦度而变化。随着晶体表面中的不均匀度增大，反射强度Rf减小。考虑薄膜越平坦，反射强度Rf的幅度就变得越大，以至于可以出现取决于生长的薄膜厚度的明显干扰振动。
如果V/III比是1950的小值或者更小，则在GaN层的生长的最初阶段的反射强度Rf的最小值较低，因此认为在生长的最初阶段，在晶体表面中的不均匀度较大。即使在生长已经进展了的阶段，也认为表面不是非常平坦。如果V/III比是1950的较小值或者更小，认为在GaN层的生长中在堆叠方向上的生长速率大于在平行于晶体表面的方向上的生长速率。
如果V/III比是不小于3900的较大值，在GaN层的生长的最初阶段的反射强度Rf的最小值就较大，因此认为即使在生长的最初阶段，晶体表面也是相当平坦的，随着生长进展，变得甚至更平坦。如果V/III比是3900或更大的大值，认为在GaN层的生长中在平行于晶体表面的方向上的生长速率变得大于堆叠方向上的生长速率。
不论V/III比具有哪个值，形成GaN层时反射光谱的幅度的中心值都随着生长时间t流逝而上升。反射强度Rf的幅度的中心值变为约0.2的时刻对应于晶体表面变得基本上平坦的时刻。
图7是示出氮化物半导体层的特性的曲线图。
图7示出了通过在GaN层（第一上层61b）形成时从图6A到图6D所示的反射光谱提取反射光谱而获得的沿其横轴的厚度tGaN。纵轴给出了反射强度Rf。
如图7所示，在V/III比是980的情况下，当GaN层的厚度tGaN约为300nm时反射强度Rf的幅度的中心值变为0.2。就是说，在将GaN层形成为300nm的厚度时，形成了平坦的晶体表面。
在V/III比是1950的情况下，当厚度tGaN约为280nm（在该厚度，形成了平坦的晶体表面）时反射强度Rf的幅度的中心值变为0.2。
在V/III比是3900的情况下，当厚度tGaN约为250nm（在该厚度，形成了平坦的晶体表面）时反射强度Rf的幅度的中心值变为0.2。
在V/III比是7800的情况下，当厚度tGaN约为100nm（在该厚度，形成了平坦的晶体表面）时反射强度Rf的幅度的中心值变为0.2。
如上所述，在Al成分比为0.25时V/III比为3900或更大的情况下，获得了无裂纹的氮化物半导体层。基于该结果，认为在平坦化之前的厚度对GaN层形成中裂纹的形成具有较大影响。通过形成具有不大于250nm的膜厚度的平坦表面，可以抑制裂纹的形成。
图8A到图8D是示出氮化物半导体层的特性的示意性截面图。这些示意图示出了在AlGaN层（第一下层61a）上生长GaN层（第一上层61b）的生长过程的实例。图8A示出了在V/III比较小（例如，V/III比为980）的情况下最初生长阶段的状态。图8B示出了在V/III比较小的情况下进展的生长阶段的状态。图8C示出了在V/III比较大（例如，V/III比为3900）的情况下最初生长阶段的状态。图8D示出了在V/III比较大的情况下进展的生长阶段的状态。
如图8A所示，如果V/III较小，则如上所述，由于在堆叠方向上的生长速率大于在平行于晶体表面的方向上的生长速率，在GaN层形成的最初阶段形成包括多个小直径微晶体66的不均匀性。
如图8B所示，随着生长进展，形成的晶体彼此组合以促进平坦化。结果，反射强度Rf增大。
另一方面，如图8C所示，如果V/III较大，则由于在平行于晶体表面的方向上的生长速率大于在堆叠方向上的生长速率，即使在GaN层形成的最初阶段也形成大直径晶体67。结果，与V/III比较小的情况相比，抑制了不均匀性。因此，生长的最初阶段的反射强度Rf的减小较小。
如图8D所示，加速了晶体表面的平坦化，可以容易地获得薄GaN层的平坦表面。因此，反射强度Rf的干扰振动的幅度变大。
当微晶体66彼此组合时，这些晶体彼此吸引以引起拉伸应力68。拉伸应力68和由于在AlGaN层与GaN层之间的晶格间距的差而出现的压缩应力（即，晶格失配因子与膜厚度的乘积）的总和确定了氮化物半导体层形成时的基底的曲率（翘曲）。
在V/III比较小（例如，980）的情况下，微晶体66具有高密度和大的高度。因此，大的拉伸应力68出现在微晶体66之间的边界处。由于晶体的组合而出现的拉伸应力减小了由于在AlGaN层与GaN层之间的晶格间距的差而出现的压缩应力。因此，在晶体生长完成后的冷却过程中出现的拉伸应力（应变）变为占支配地位，裂纹易于出现。
另一方面，如果V/III比较大（例如，3900），晶体67具有较低密度和小的高度。因此，晶体界面的面积降低，以减小在GaN层形成时出现的拉伸应力68。结果，由于在AlGaN层与GaN层之间的晶格间距的差（晶格失配因子LM）而出现的压缩应力变得相当大。因此，有可能积聚压缩应力，其充分地大于在晶体生长完成后的冷却过程中出现的拉伸应力。在此情况下，有可能在生长完成后在高温增加凸翘曲。此外，即使有在晶体生长完成后温度下降中的拉伸应力（应变）的作用，裂纹也难以出现。
在该实施例中，将V/III比是2000或更大的条件用于使得在平行于GaN层晶体表面的方向上的生长速率大于在堆叠方向上的生长速率，从而有可能抑制在GaN层形成时拉伸应力（应变）产生。结果，可以抑制裂纹出现。
此外，将V/III比设定为不大于8000。如稍后所述的，如果V/III比超过8000，压缩应力就过度积聚，在一些情况下在晶体生长过程中引起硅基底40中的缺陷。应力的过度积聚可以导致器件加工中的产量的下降。通过将V/III比设定为不大于8000，可以抑制缺陷在基底40中出现。
以此方式，在该实施例中，在第一上层61b的形成中，将在第一上层61b的第二晶格间距与第一下层61a的第一晶格间距之间的差与第一下层61a的第一晶格间距的比的绝对值设定为不小于0.005且不大于0.019，并使得第一上层61b在平行于主表面40a的方向上的生长速率（水平生长速率）高于第一上层61b在垂直于主表面40a的方向上的生长速率（垂直生长速率）。由此在基于第二晶格间距与第一晶格间距之间的差的压缩应力施加到第一上层61b的条件下形成第一上层61b。这使得有可能制造在其中抑制了裂纹出现的高质量的氮化物半导体层。
在该实施例中，氮化物半导体层的晶格间距指代沿平行于基底40的主表面40a的第一轴的晶格间距。如果氮化物半导体层的c轴垂直于主表面40a，则可以示例性地将氮化物半导体层的a轴用作第一轴。然而，该实施例不局限于此；平行于基底40的主表面40a的任意方向上的轴都可以用作第一轴。
图9A到图9D是示出氮化物半导体层的结构的示意图。
如图9A和图9B所示，氮化物半导体层的c轴可以垂直于Z轴方向（垂直于基底40的主表面40a的方向）。此时，可以使得与晶格间距有关的第一轴例如平行于(1-100)平面。此外，可以使得第一轴例如平行于(11-20)平面。
如图9C和图9D所示，氮化物半导体层的c轴可以相对于Z轴方向倾斜。此时，可以使得与晶格间距有关的第一轴例如平行于(1-101)平面。此外，可以使得第一轴例如平行于(11-22)平面。
这些是实例，在实施例中，平行于基底40的主表面40a的任意轴都可以用作第一轴。
图10A到图10C是示出根据第一实施例的另一个氮化物半导体层的示意图。
图10A是示出根据实施例的氮化物半导体层320的结构的示意性截面图。图10B是示出Al的成分比（CAl）的曲线图，图10C是示出沿a轴的晶格间距Ld的曲线图。
如图10A所示，根据实施例的氮化物半导体层320（氮化物半导体器件120）除了基底40、缓冲层70（例如，AlN层71）、第一堆叠体61和功能层10以外进一步包括第二堆叠体62。第一堆叠体61包括第一下层61a和第一上层61b。在第二堆叠体62与功能层10之间可以进一步提供GaN层11i（例如，未掺杂GaN层）。将省略有关于基底40、缓冲层70、第一堆叠体61和功能层10的说明，因为它们类似于针对氮化物半导体层310（氮化物半导体器件120）所说明的那些。以下将说明第二堆叠体62。
在第一堆叠体61与功能层10之间提供第二堆叠体62。第二堆叠体62包括在第一堆叠体61上提供的第二下层62a和在第二下层62a上提供的第二上层62b。第二下层62a和第二上层62b由氮化物半导体制成。
如图10C所示，第二下层62a具有沿平行于基底40的主表面40a的第一轴（例如，a轴）的第三晶格间距。第二上层62b具有沿第一轴的第四晶格间距。第四晶格间距与第三晶格间距相同或大于第三晶格间距。
至少一部分第二上层62b具有压缩应变（第二压缩应变）。例如，第一上层62b的下部（在第二下层62a一侧上的部分）。例如，如果第二上层62b较厚，则在一些情况下第二上层62b的上部不具有压缩应变。
如图10B所示，作为第二下层62a的材料，例如使用了Alx2Ga1-x2N（0<x2<1）。作为第二上层62b的材料，例如使用了GaN。
在第四晶格间距与第三晶格间距之间的差与第三晶格间距的比不小于0.005且不大于0.019。就是说，第二堆叠体62中的晶格失配因子LM（第二晶格失配因子LM2）的绝对值不小于0.005且不大于0.019。
图11是示出根据第一实施例的用于制造另一个氮化物半导体层的方法的流程图。
图11示出了用于制造图10所示的氮化物半导体层320的方法的实例。
如图11所示，该实例的用于制造氮化物半导体层的方法进一步包括在第一堆叠体61上形成第二下层62a（步骤S130），和在第二下层62a上形成第二上层62b，从而在针对图2所述的制造方法中形成第二堆叠体（步骤S140）的过程。
在第二上层62b的形成中，使得第二上层62b在平行于基底40的主表面40a的方向上的生长速率大于在垂直于主表面40a的方向上的生长速率。在将基于第四晶格间距与第三晶格间距之间的差的压缩应力施加到第二上层62b上的情况下形成第二上层62b。
就是说，在该实例中，多个堆叠体彼此叠置，从而实现了更有效地抑制裂纹的出现。
同样，在此情况下，第二上层62b的形成中的V/III比（其指代每单位时间提供的V族元素的原子数量与每单位时间提供的III族元素的原子数量的比）优选地设定为不小于2000且不大于8000。
氨气的流速与第二上层62b的形成中的供应气体的总和流速的比优选地设定为不小于0.2且不大于0.5。第二上层62b的厚度优选地设定为不小于250nm。
假定包括一个AlGaN层与一个在AlGaN层上形成的GaN制成的基础层的堆叠体具有一个循环（period），则堆叠体的循环数为二。然而，实施例不限于此；堆叠体的循环的数量可以为三或更多。在根据实施例的氮化物半导体层中可以提供任意数量的堆叠体。
如参考图3所述的，随着GaN层的厚度增大，在GaN层中出现晶格弛豫，结果就不能保持压缩应力的形成。形成具有小于不能形成压缩应力的厚度的厚度的GaN层以再次在GaN层上形成AlGaN层。这导致接近于AlGaN层的晶格间距的晶格间距。就是说，GaN层的晶格间距可以返回到无晶格弛豫的状态。在这个AlGaN层上形成GaN层允许在保持压缩应力的同时GaN层的膜厚度增大。就是说，通过周期性地多次堆叠层，可以极大地改进裂纹抑制效果。
在该实施例中，第二堆叠体62的结构可以与第一堆叠体61的不同。当多次执行堆叠体的形成时，应变的缓和变得易于抑制并增大了压缩应变。在堆叠体一侧的功能层10s上，增大了厚度，在其中借助将压缩应力施加到层可以形成该层。因此，例如，第二堆叠体62的厚度可以比第一堆叠体61的厚度更厚。例如，第二上层62b可以比第一上层61b厚。例如，第二下层62a可以比第一下层61a厚。例如，第二下层62a中的Al成分比可以比第一下层61a中的Al成分比高。例如，堆叠体中积聚的应变的量随着堆叠体的数量而变化。通过按照该应变的量的变化来改变结构，可以改进减少裂纹和位错的效果。（第二实施例）
图12A到图12D是示出根据第二实施例的氮化物半导体层的示意图。
图12A是示出根据该实施例的氮化物半导体层330（氮化物半导体器件130）的结构的示意性截面图。图12B是示出Al的成分比（CAl）的曲线图，图12C是示出沿a轴的晶格间距Ld的曲线图，图12D示出了氮化物半导体层的生长温度GT。
如图12A所示，在氮化物半导体层330（氮化物半导体器件130）中，第二堆叠体62进一步包括由氮化物半导体构成的第二基层62c。在第二下层62a与第一堆叠体61之间提供第二基层62c。第二基层62c沿第一轴的晶格间距不大于第二下层62a的第三晶格间距。在第二堆叠体62上（例如，在第二堆叠以62与功能层10之间），可以进一步提供GaN层11i（例如，未掺杂的GaN层）。其它部件几乎与氮化物半导体层320（氮化物半导体器件120）的相同，将省略相关说明。
就是说，在根据该实施例的用于制造氮化物半导体层的方法中，形成第二堆叠体62的过程包括形成由氮化物半导体构成的第二基层62c，并使得沿第一轴的晶格间距不大于形成第二下层62a之前的第一堆叠体61上的第三晶格间距的过程。
如图12B所示，第二基层62c例如由AlN构成。第二下层62a例如由Alx2Ga1-x2N（0<x2<1）构成。第二上层62b例如由GaN构成。
如图12C所示，在第二堆叠体62中的晶格间距Ld在第二基层61c中较小，且在第二上层62b中较大。垂直于堆叠方向（Z轴方向）的晶格间距（例如，沿a轴的晶格间距）在第二上层62b中最大，且在第二基层62c中迅速变小。在第二下层62a中的晶格间距大于或等于在第二基层62c（AlN层）中的晶格间距。在第二上层62b中的晶格间距大于或等于在第二基层62c中的晶格间距。
通过以此方式提供第二基层62c（AlN层），晶格间距变得接近于无应变的AlN层的晶格间距（晶格常数）。就是说，可以将晶格间距返回到第一上层61b（GaN层）中存在较少晶格弛豫的状态。通过在这个第二基层62c（AlN层）上形成如第二下层62a的AlGaN层，可以在第二上层62b（GaN层）中形成更大的压缩应力。由于晶格间距中的差而出现的应力可以弯曲位错，以减少到达形成在第二堆叠体62上的半导体层（例如，功能层10）的位错。
如图12D所示，第二基层62c的生长温度GT例如低于第二下层62a的生长温度GT和第二上层62b的生长温度GT。
充当第二基层62c的AlN层的生长温度GT例如优选地是不小于500℃且不大于1050℃。更优选地，其不小于600℃且不大于850℃。如果AlN的生长温度GT小于500℃，就易于引入杂质。此外，立方晶体AlN等会生长，从而引起过度的晶***错。于是，AlN层的晶体质量过度劣化。另一方面，如果AlN层的生长温度GT高于1050℃，晶格弛豫就几乎不出现。因此，没有缓和（relax）应变，且会易于将拉伸应变引入到AlN层中。此外，在完成生长厚的冷却过程中裂纹易于出现，因为当在AlN层上形成充当第二下层62a（和功能层10等）的AlGaN层时不能适当地施加压缩应力。
如图12C所示，如果AlN层的生长温度GT例如为800℃，AlN层中就易于出现晶格弛豫。结果，有可能形成受到来自第一上层61b的GaN层的应变的影响较小的AlN层。就是说，从AlN层形成的最初阶段，形成几乎不受来自第一上层61b的GaN层的拉伸应变的影响。以此方式，在GaN层（第一上层61b）上形成晶格弛豫的AlN层（第二基层61c）。
第二基层61c（AlN层）的厚度例如优选地不小于5nm且不大于100nm。如果AlN层的厚度小于5nm，AlN层就难以充分缓和。如果AlN层的厚度大于100nm，AlN层的晶体质量就易于劣化。例如，表面平坦度易于劣化，从而易于出现凹坑。AlN层的厚度更优选地不大于30nm。如果AlN层的厚度不大于30nm，就抑制了晶体质量进一步劣化。AlN层的厚度例如约为12nm。
除了AlN以外，第二基层62c可以是Aly2Ga1-y2N（0<y2≤1），其具有不大于第二下层62a的第三晶格间距的第一轴晶格间距。Aly2Ga1-y2N中的Al成分比例如优选地不小于0.5且不大于1.0，例如约1.0。如果第二基层62c中的Al成分比小于0.5，就难以使第二基层62c充分缓和。
在此，作为表示第二基层62c的应变的缓和程度（晶格弛豫）的参数，引入了弛豫率α。将第二基层62c（AlN层）的弛豫率α假定为：在等价于无应变的GaN的第一轴（平行于主表面40a的轴）的轴的晶格间距dg与第二基层62c中第一轴的实际晶格间距Da之间的差的绝对值与在等价于无应变的GaN的第一轴的轴的晶格间距dg与等价于无应变的AlN的第一轴的轴的晶格间距da之间的差的绝对值的比。就是说，弛豫率α＝|dg-Da|/|dg-da|。
在第二基层62c由Aly2Ga1-y2N（0<y2≤1）构成的情况下，将弛豫率α假定为：在等价于无应变的GaN的第一轴（平行于主表面40a的轴）的轴的晶格间距dg与第二基层62c中第一轴的实际晶格间距Da之间的差的绝对值与在等价于无应变的GaN的第一轴的轴的晶格间距dg与等价于无应变的Aly2Ga1-y2N（0<y2≤1）的第一轴的轴的晶格间距da之间的差的绝对值的比。
无应变的Aly2Ga1-y2N（0<y2≤1）的第一轴的晶格间距（晶格常数）例如是使用维加德定律根据沿无应变的AlN的第一轴的晶格间距（晶格常数）与沿无应变的GaN的第一轴的晶格间距（晶格常数）计算得到的值。
如上所述，第二基层62c（AlN层）的弛豫率α随着生长温度GT而改变。例如，如果第二基层62c的AlN的生长温度GT在其生长时是1130℃，AlN的弛豫率α就为0.43，如果GT是650℃，它就为0.71。以此方式，如果生长温度较低，弛豫率α就变大。为了增大弛豫率α，在形成中生长温度优选地低于第一上层61b（GaN层）的生长温度GT。
此外，弛豫率α也随生长速率而变化。例如，如果第二基层62c的AlN的生长速率是8.82nm/min，它就是0.35，如果生长速率是3.92nm/min，它就是0.57。以此方式，如果生长速率较低，弛豫率α就变大。为了增大弛豫率α，形成中的生长速率优选地低于第一上层61b（GaN层）的生长速率。例如，优选地不小于2nm/min且不大于10nm/min。更优选地，它不小于3nm/min且不大于8nm/min。
此外，弛豫率α也随氨的分压而改变。例如，如果第二基层62c的AlN的氨的分压是0.009，弛豫率α就是0.43。如果分压是0.43，它就是0.72。以此方式，如果氨的分压较大，弛豫率α就变大。为了增大弛豫率α，氨的分压优选地例如不小于0.01且不大于0.5。如果氨的分压小于0.01，第二基层62c就难以充分缓和。如果氨的分压大于0.5，在作为V族原子材料气体的氨与作为III族原子材料气体的氨之间的气相反应就变得过度，从而劣化了第二基层62c（AlN层）的晶体质量。
此外，弛豫率α也随在V族原子材料气体与III族原子材料气体之间的比而改变。V/III比指代每单位时间提供的V族元素的原子数量与每单位时间提供的III族元素的原子数量的比。例如，如果作为第二基层62c的AlN的V/III比是1800，弛豫率α就是0.44，如果比是22600，它就是0.72。以此方式，如果V/III比较大，弛豫率α就变大。为了增大弛豫率α，V/III比例如优选地不小于1500且不大于100000。如果V/III比小于1500，第二基层62c就难以充分缓和。如果V/III比大于100000，在作为V族原子材料气体的氨与作为III族原子材料气体的氨之间的气相反应就变得过度，从而使得第二基层62c（AlN层）的晶体质量劣化。
弛豫率α较大对应于AlN层的实际晶格间距Da较小。
然而，如果第二基层62c（AlN层）完全经受晶格弛豫，且第二基层62c（AlN层）的实际晶格间距Da等于无应变的AlN的晶格间距da（例如，a轴的晶格常数），就不能继承第一上层61b（GaN层）的晶体信息，以引起晶轴波动，从而极大地劣化了晶体质量。伴随晶格弛豫的失配位错增多，从而劣化了晶体质量。因此，第二基层62c（AlN层）的晶格间距Da（例如，a轴的晶格间距）优选地大于无应变的AlN的晶格间距da（例如，a轴晶格常数）。
在第二基层62c上形成第二下层62a（AlGaN层）。第二下层62a（AlGaN层）中的Al成分比优选地不大于第二基层62c（AlN层）的弛豫率α。就是说，优选地，第二下层62a（AlGaN层）具有拉伸应力。
此时，垂直于AlGaN层的堆叠方向（Z轴方向）的晶格常数大于AlN层的实际晶格间距。形成AlGaN层以使得它可以匹配AlN层的晶格，并在接收压缩应变时生长。因此，垂直于AlGaN层的堆叠方向（Z轴方向）的实际晶格间距（第三晶格间距Dag）变为不小于AlN层的实际晶格间距Da。
另一方面，如果AlGaN层中的Al成分比大于AlN层的弛豫率α，垂直于AlGaN层的堆叠方向（Z轴方向）的晶格间距就小于AlN层的实际晶格间距。因此，第二下层62a（AlGaN层）在接收拉伸应变时生长，使得AlGaN层的第三晶格间距Dag小于沿AlN层的a轴的实际晶格间距Da，结果出现拉伸应变且易于出现裂纹。
就是说，仅通过简单地在第二基层62c（AlN层）上形成Al成分比小于第二基层62c（AlN层）的Al成分比的第二下层62a(AlGaN层)，没有形成压缩应变，从而不能容易地抑制裂纹出现。通过以小于晶格常数的晶格间距，在第二基层62c（AlN层）上形成具有大于AlN层的实际晶格间距的晶格常数的AlGaN层，AlGaN层在接收压缩应变时生长，从而在基底40的表面中积聚压缩应力。优选地形成具有反映AlN层的弛豫率α的Al成分比的AlGaN层，即其Al成分比不大于AlN层的弛豫率α的AlGaN层。
第二下层62a(AlGaN层)的厚度优选地例如不小于5nm且不大于100nm。如果AlGaN层的厚度小于5nm，它就难以获得抑制裂纹出现的效果和减小位错的效果。如果AlGaN层的厚度大于100nm，不仅减小位错的效果饱和，而且也易于出现裂纹。AlGaN层的厚度小于50nm更为优选。通过将AlGaN层的厚度设定为小于50nm，可以有效地减小位错密度。AlGaN层的厚度例如约为25nm.
在厚度较小（在生长的最初阶段）的状态中，形成AlxGa1-xN以使得其匹配AlN的晶格常数，并在接收压缩应变时生长。于是，随着AlxGa1-xN生长，晶格逐渐缓和，结果AlxGa1-xN的晶格间距变得接近于无应变的AlxGa1-xN的晶格间距。当在接收压缩应变时生长AlxGa1-xN时，压缩应变在基底表面中积聚，从而在基底中出现向上凸起的翘曲。通过预先在晶体生长过程中积聚压缩应变，有可能抑制由于在生长完成后的冷却过程中的热膨胀系数的差异而出现的裂纹的出现。有可能通过控制反映AlN层的弛豫率α的Al成分比和膜厚度来减少裂纹和位错。
第二下层62a（AlGaN层）可以包括彼此堆叠的多个层。例如，AlGaN层的Al成分比可以在从第一堆叠体61向第二堆叠体62的方向上逐步或逐渐减小。这使得有可能抑制AlGaN层的晶格弛豫，并增大在AlGaN层中形成的压缩应变。位错在AlGaN层的边界（在AlN层与AlGaN层之间的边界，和/或在AlGaN层与GaN层之间的边界）处弯曲。结果，减小了到达功能层10的位错。
如图12C所示，第二下层62a（AlGaN层）的生长温度GT例如是1130℃。如果AlGaN层的生长温度GT比AlN层的生长温度高80℃或者更高，这个层生长使得其匹配AlN的晶格间距的效果就变得更大。例如，如果AlGaN层的生长温度不小于1050℃，生长中匹配晶格间距的其厚度增大。结果，易于施加压缩应变，从而使得易于抑制裂纹出现。减小位错的效果变得更大。
第二基层62c（AlN层）的厚度、第二下层62a(AlGaN层)的厚度和第二上层（GaN层）的厚度的总和优选地例如不小于50nm且不大于2000nm。在厚度总和小于50nm的情况下，难以产生压缩应力，且用以抑制裂纹的堆叠数量增大。在这些层的堆叠数量较大的情况下，用于生长温度GT以获得堆叠体50的预期厚度的加热过程和冷却过程的数量过度增大。由此，晶体质量由于温度的过度变化而降低。此外，生产率降低。如果厚度的总和大于2000nm，易于出现晶格弛豫。结果，没有充分积聚压缩应变，以致于易于出现裂纹。厚度的总和不小于300nm且不大于1000nm更为优选。通过将厚度的总和设定为不小于300nm且不大于1000nm，易于获得平坦表面，从而减小裂纹和位错的效果可以更为有效。
可以为至少一个第一上层61b（GaN层）与第二上层62b（GaN层）的一部分提供Si的δ－掺杂层。
例如，如图17A所示，可以第一上层61b在第一下层61a一侧上的表面上提供δ－掺杂层50dd。如图17B所示，可以在第一上层61b的内部提供δ－掺杂层50dd。如图17C所示，可以第一上层61b在功能层10一侧（例如，第二基层62c）上的表面上提供δ－掺杂层50dd。
如图17D所示，可以第二上层62b在第二下层62a一侧上的表面上提供δ－掺杂层50dd。如图17E所示，可以在第二上层62b的内部提供δ－掺杂层50dd。如图17F所示，可以第二上层62b在功能层10一侧（例如，GaN层11i的一侧）上的表面上提供δ－掺杂层50dd。
此外，可以为第一下层61a（AlGaN层）和第二下层62a（AlGaN层）中的至少一个的一部分提供Si的δ－掺杂层55dd。
例如，如图17G所示，可以第一下层61a在缓冲层70一侧上的表面上提供δ－掺杂层50dd。如图17H所示，可以在第一下层61a的内部提供δ－掺杂层50dd。如图17I所示，可以第一下层61a在第一上层61b上的表面上提供δ－掺杂层50dd。
如图17J所示，可以第二下层62a在第二基层62c一侧上的表面上提供δ－掺杂层50dd。如图17K所示，可以在第二下层62a的内部提供δ－掺杂层50dd。如图17L所示，可以第二下层62a在第二上层62b上的表面上提供δ－掺杂层50dd。
δ－掺杂层50dd例如可以包括包含浓度不小于5×1017cm-3且不大于2×1019cm-3的Si的层。
通过为δ－掺杂层50dd提供这种Si浓度，增大了在δ－掺杂层50dd上形成的GaN层（例如，GaN层11i）的压缩应力，并可以更有效地抑制裂纹。
可替换地，δ－掺杂层50dd例如可以包括包含浓度不小于7×1019cm-3且不大于5×1020cm-3的Si的层。通过提供这些δ－掺杂层50dd，在δ－掺杂层50dd出现位错的屏蔽或位错的弯曲；可以更有效地减小将到达在δ－掺杂层50dd上形成的半导体层（例如，功能层10）的位错。
可以由二次离子质谱测定法（SIMS）测量δ－掺杂层50dd中Si的浓度。在薄厚度的δ－掺杂层50dd的Si浓度的SIMS测量中，存在Si浓度的测量结果显示在厚度方向上扩散的剖面的情况。在此情况下。可以从Si面密度（sheet density）的值获得Si浓度。Si面密度是由深度方向上（厚度方向上）的Si浓度的积分而获得的值。例如，面密度可以计算为由具有Si浓度峰值的中心的、在厚度方向上的200nm的厚度的区域中的积分而获得的Si原子的总数的值。例如，由SIMS测量的约2×1020cm-3的Si浓度对应于约1×1015cm-2的面密度。因此，不小于5×1017cm-3且不大于2×1019cm-3的δ－掺杂层50dd的Si浓度对应于不小于2.5×1012cm-2且不大于1×1014cm-2的面密度。不小于7×1019cm-3且不大于5×1020cm-3的δ－掺杂层50dd的Si浓度对应于不小于3.5×1014cm-2且不大于2.5×1015cm-2的面密度。
例如，δ－掺杂层50dd的厚度不小于0.3nm且不大于200nm。然而，浓度和厚度不限于此。δ－掺杂层50dd可以包括SiN层，其中一部分Si键合到氮。δ－掺杂层50dd可以以不连续的结构以及连续的结构形成。
在使用AlN层71作为图12A所示的缓冲层70的情况下，可以认为第一堆叠体61包括AlN层71，在第一下层61a下提供AlN层71。在此情况下，形成第一堆叠体61的过程包括形成由氮化物半导体构成的第一基层（例如，AlN层71）的过程，并具有小于第一下层61a形成前在主表面40a上的第一晶格间距的第一轴的晶格间距。第一基层由Aly1Ga1-y1N（0<y1≤1）构成。第一下层61a由Alx1Ga1-x1N（0<x1<1，x1<y1）构成。第一上层61b由GaN构成。
在图12A所示的实施例中，可以将第二基层62c、第二下层61a和第二上层62b认为分别是第一基层、第一下层和第一上层。
图13A到图13D是示出根据第二实施例的另一个氮化物半导体层的示意图。
图13A是示出根据实施例的氮化物半导体层340（氮化物半导体器件140）的结构的示意性截面图。图13B示出了Al的成分比（CAl），图13C是示出沿a轴的晶格间距Ld的曲线图，图13D示出了氮化物半导体层的生长温度GT。
如图13A所示，在氮化物半导体层340（氮化物半导体器件140）中，第一堆叠体61进一步包括第一基层61。在基底40与第一下层61a之间提供第一基层61c。第一基层61c具有小于第一下层61a的第一晶格间距的沿第一轴的晶格间距。第二堆叠体62进一步包括由氮化物半导体构成的第二基层62c。在第二下层62a与第一堆叠体61之间提供第二基层62c。第二基层62c具有小于第二下层62a的第三晶格间距的沿第一轴的晶格间距。在第一堆叠体61与基底40之间（具体地，在第一堆叠体61与缓冲层70之间）提供另一个堆叠体63。堆叠体63包括在缓冲层70上提供的下层63a和在下层63a上提供的上层63b。可以进一步在第二堆叠体62与功能层10之间提供GaN层11i（例如，未掺杂的GaN层）。其他部件与氮化物半导体层330（氮化物半导体器件130）的几乎相同，将省略相关说明。
第一基层61c由Aly1Ga1-y1N（0<y1≤1）构成，第一下层61a由Alx1Ga1-x1N（0<x1<1，x1<y1）构成，第一上层61b由GaN构成。第二基层62c由Aly2Ga1-y2N（0<y2≤1）构成，第二下层62a由Alx2Ga1-x2N（0<x2<1，x2<y2）构成，第二上层62b由GaN构成。下层63a由Alx3Ga1-x3N（0<x3<1）构成，上层63b由GaN构成。
同样在制造具有这个结构的氮化物半导体层时，使用参考图11所说明的制造方法。结果，一种用于减小在氮化物半导体层中的裂纹出现的方法。
将进一步说明本申请的发明人进行的实验的结果。
在实验中，制造了具有参考图12A到图12D所述的结构的氮化物半导体层（氮化物半导体器件）。然而，在实验中堆叠了四层的堆叠体。如下来制造测试样品。
以与上述相同的方式来处理硅基底40，以引入到MOCVD***的反应室中并加热到1080℃，随后通过在400hPa的生长压力下使用TMAl和NH3来形成AlN层，其提供缓冲层70。以1L/min的速率提供NH3，以25cc/min的速率提供TMAl。AlN层的厚度约为100nm。
将基底40设定为1050℃的温度，以通过在400hPa的生长压力下在包含氮气和氢气的气氛中使用TMGa和IMAl形成具有0.25的Al成分比的AlGaN层（第一下层61a）。以2.5L/min的速率提供NH3，以25cc/min的速率提供TMAl。AlGaN层的厚度约为250nm。
将基底40设定为1090℃的温度，以通过在1013hPa的生长压力下在包含氮气和氢气的气氛中使用TMGa和氨形成GaN层（第一上层61b）。以20L/min的速率提供NH3，以47cc/min的速率提供TMGa。作为V族材料气体的氨与作为III族材料气体的TMGa之间的比，即V/III比是3900。GaN层的厚度约为300nm。
将基底40设定为800℃的温度，以通过在400hPa的生长压力下在包含氮气和氢气的气氛中使用TMAl和氨来形成AlN层（第二基层62c）。AlN的厚度约为12nm。以1L/min的速率提供NH3，以17cc/min的速率提供TMAl。AlN层的弛豫率α约为0.57。弛豫率α由X射线衍射测量来测量。
将基底40设定为1130℃的温度，以通过在400hPa的生长压力下使用TMGa、TMAl和氨来形成AlGaN层（第二下层62a），该AlGaN层的Al成分比为0.25。形成的AlGaN层的厚度约为25nm。以2.5L/min的速率提供NH3，以18cc/min的速率提供TMAl，以6cc/min的速率提供TMGa。
将基底40设定为1090℃的温度，以通过在1013hPa的生长压力下在包含氮气和氢气的气氛中使用TMGa和氨来形成GaN层（第二上层62b）。GaN层的厚度约为300nm。该GaN层的生长条件几乎与第一上层61b的生长条件相同。
通过再重复这个处理三次来形成组合了AlN层（第二基层62c）、AlGaN层（第二下层62a）和GaN层（第二上层62b）的堆叠体。
将基底40设定为1090℃的温度，以通过在1013hPa的生长压力下在包含氮气和氢气的气氛中使用TMGa、氨和作为杂质材料气体的硅烷（SiH4）在堆叠体上形成n型GaN层（具有约1μm的厚度）。n型GaN层提供功能层10。以20L/min的速率提供NH3，以47cc/min的速率提供TMGa。V/III比是3900。n型GaN层中的Si浓度为5.0×1018cm-2。在实验中，每一个堆叠体的晶格失配因子LM都是0.009。
在实验中，通过改变除了n型GaN层以外的GaN层（第一上层61b、第二上层62b等）的生长条件，如下形成了氮化物半导体层（氮化物半导体器件）。
在GaN层的生长中，将氨的流速改变为5、10、20、40和50L/min。此时，在作为V族材料气体的氨与作为III族材料气体的TMGa之间的比，即V/III比分别为980、1950、3900、7800和9700。
以此方式，制造了在GaN层形成期间具有不同氨流速的五个样品，以评价基底的翘曲、裂纹和基底缺陷。
图14是示出根据实施例的氮化物半导体层的特性的曲线图。
图14是示出在GaN层形成时在提供的氨的量与基底的翘曲之间的关系的实例的曲线图。基底的翘曲采取在远离基底40的中心50mm的位置的值。横轴给出了在GaN层形成时的V/III比。纵轴给出了室温下其中形成了氮化物半导体层（氮化物半导体器件结构）的基底40的翘曲Wr（μm）。
如果翘曲Wr值为正，就意味着向下的凸起（凹陷形的翘曲），对应于拉伸应力SS施加到氮化物半导体层（和功能层10）上的状态。如果翘曲Wr值为负，就意味着向上的凸起（凸起形的翘曲），对应于压缩应力CS施加到氮化物半导体层（和功能层10）上的状态。
如图14所示，如果V/III比是980或1950，凹陷型的翘曲出现，翘曲Wr约220μm。此时，在氮化物半导体器件的表面中出现裂纹。这是因为GaN层中保持压缩应变（应力）的形成所需的厚度较小，如参考图3所述的。在这些条件下，GaN层形成时在GaN层中形成的压缩应变（应力）的总和小于由于硅基底40与氮化物半导体层之间的热膨胀系数的差异而出现的拉伸应变（应力）。结果，凹陷形的翘曲出现，从而引起裂纹。
如图14所示，随着氨供应量增大，就是说，V/III比增大，凹陷形的翘曲Wr减小，从而向凸起形翘曲变化。认为这是因为随着V/III增大，GaN层中的压缩应变（应力）不断积聚。如果V/III比不小于3900，就获得了无裂纹的氮化物半导体器件。
另一方面，尽管未示出，在V/III比增大到9800的情况下，压缩应力过度积聚，引起氮化物半导体层的生长过程中的硅基底40中的缺陷。
在该实施例中，例如将V/III比设定为不小于2000且不大于8000。这允许获得在其中抑制了裂纹出现的氮化物半导体层（氮化物半导体器件）。
以此方式，发现在GaN层形成时在氨供应量与氮化物半导体器件的翘曲之间存在紧密的关系。
此外，通过在形成除了n型GaN层以外的GaN层（第一上层61b、第二上层62b等）时改变氨的分压，进行了形成如下的类似氮化物半导体器件的实验。
通过在1013hPa的生长压力下在包含氮气和氢气的气氛中使用TMGa和氨来形成GaN层。提供给反应室中的气体的总和改变为90L/min，改变氨气的供应量，于是氨气（氨的分压）与供应气体总和的比改变为0.11、0.22、0.4和0.53。
制造了在GaN层形成时具有不同氨分压Pp（NH3）的四个样品，以评价基底翘曲、裂纹和基底缺陷。
图15是示出根据实施例的氮化物半导体层的特性的曲线图。
图15是示出在GaN层形成时的氨分压Pp（NH3）与氮化物半导体器件的翘曲Wr（室温下的翘曲）之间的关系的实例的曲线图。
如图15所示，在氨分压Pp（NH3）是0.11的情况下，观察到约200μm的凹陷形翘曲，从而引起氮化物半导体器件的表面中的裂纹。
随着氨分压Pp（NH3）增大，凹陷形翘曲减小，从而向突起形翘曲变化。在氨分压Pp（NH3）不小于0.22的情况下，获得了无裂纹的氮化物半导体器件。在氨分压Pp（NH3）是0.53的情况下，观察到约280μm的突起形翘曲；在进一步增大氨分压Pp（NH3）的情况下，由于压缩应变（应力）的过度积聚，突起形翘曲扩展，从而引起硅生长过程中的硅基底中的缺陷。应力的过度积聚可以导致器件处理中产量的下降。通过保持氨分压Pp（NH3）不小于0.5，可以抑制在基底40中形成裂纹。
在该实施例中，将氨分压Pp（NH3）设定为不小于0.2且不大于0.5。这允许获得其中抑制裂纹出现的氮化物半导体层（氮化物半导体器件）。
通过如此控制氨分压Pp（NH3），可以控制GaN层的生长模式。通过将氨气与供应气体总和的比（氨分压）设定为不小于0.2且不大于0.5，可以使得在平行于GaN层的晶体表面的方向上的生长速率高于在堆叠方向上的生长速率。这使得可以抑制形成GaN层时所形成的拉伸应变（应力），并抑制裂纹。
通过如此施加如V/III比和氨分压的以上条件，可以抑制裂纹。这是因为可以使得在平行于GaN层的晶体表面的方向上的生长速率高于在堆叠方向上的生长速率，以抑制形成GaN层时所形成的拉伸应变。
（第三实施例）
图16A到图16C是示出根据第三实施例的氮化物半导体层的示意图。
图16A是示出根据实施例的氮化物半导体层350（氮化物半导体器件150）的结构的示意性截面图。图16B示出了Al的成分比（CAl），图16C是示出沿a轴的晶格间距Ld的曲线图，图16D示出了氮化物半导体层的生长温度GT。
如图16A所示，氮化物半导体层350（氮化物半导体器件150）包括在基底40的主表面40a上提供的中间层65，和在中间层65上提供的第一堆叠体61。氮化物半导体层350（氮化物半导体器件150）可以进一步包括在第一堆叠体61上提供的功能层10。可以进一步在第一堆叠体61上（例如，在第一堆叠体61与功能层10之间）提供GaN层11i（例如，未掺杂的GaN层11i）。
第一堆叠体61包括上述的第一下层61a和上述的第一上层61b。
中间层65具有大于上述第一晶格间距的沿第一轴的晶格间距。将氮化物半导体用作中间层65。例如，将GaN用作中间层65的材料。中间层65的晶格间距可以与第一上层61b的第二晶格间距相同。
第一堆叠体61进一步包括第一基层61c。在中间层65与第一下层61a之间提供第一基层61c。将Aly1Ga1-y1N（0<y1≤1）用作第一基层61c的材料。
第一下层61a由Alx1Ga1-x1N（0<x1<1，x1<y1）构成。第一上层61b例如是GaN层。
第一下层61a中的Al成分比x1不大于在沿等价于无应变的GaN的以上第一轴的轴的晶格间距与沿第一基层61c的第一轴的实际晶格间距之间的差的绝对值与在沿等价于无应变的GaN的以上第一轴的轴的晶格间距与沿等价于无应变的Aly1Ga1-y1N（0<y1≤1）的第一轴的轴的晶格间距之间的差的绝对值的比。
这使得可以抑制在形成GaN层时所形成的拉伸应变，并抑制裂纹。
就是说，除了图2中所示的步骤S110与步骤S120以外，根据实施例的制造方法可以进一步包括在主表面40a与第一堆叠体61a之间形成中间层65的过程。制造方法可以进一步包括在中间层65与第一下层61a之间形成由Aly1Ga1-y1N（0<y1≤1）构成的第一基层61c的过程。此时，通过将第一下层61a中的Al成分比x1设定为以上的条件，可以抑制在形成GaN层时所形成的拉伸应变，从而抑制裂纹。
在基底40上提供多个堆叠体的情况下，多个堆叠体中的至少一个仅需要具有包括第一下层61a和第一上层61b的以上结构。如上所述，其仅需要具有包括中间层65和第一基层61c的以上结构。
在该实施例中，用于生长半导体层的方法可以包括例如，金属有机化学气相沉积（MOCVD）、金属有机气相外延（MOPVE）、分子束外延（MBE）、混合气相外延（HVPE）等。
例如，在使用MOCVD或MOVPE的情况下，可以将以下材料用作半导体层的材料。例如，三甲基镓（TMGa）和三乙基镓（TEGa）可以用作Ga的材料。例如，三甲基铟（TMIn）和三乙基铟（TEIn）可以用作In的材料。例如，三甲基铝（TMAl）可以用作Al的材料。例如，氨（NH3）、一甲基肼（MMHy）、二甲基肼（DMHy）可以用作N的材料。甲硅烷（SiH4）、乙硅烷（Si2H6）可以用作Si的材料。
根据该实施例，可以提供用于制造其中抑制裂纹出现的氮化物半导体层的方法。
在说明书中，“氮化物半导体”包括任何成分的半导体，在其中化学式BxInyAlzGa1-x-y-zN(0≤x≤1，0≤y≤1，0≤z≤1，且x+y+z≤1)中的成分比x、y和z在其各自的范围内改变。此外，“氮化物半导体”还包括：进一步包含除了N（氮）以外的V族元素的那些，进一步包含为了控制诸如导电类型的各种固态特性而添加的各种元素的那些，和进一步包含非预期的各种元素的那些。
在本申请的说明书中，“垂直”与“平行”不仅指代严格地垂直和严格地平行，还可以包括例如，由于制造工艺等造成的波动。基本上垂直和基本上平行就足够了。
在上文中，参考特定实例说明了本发明的实施例。然而，本发明不限于这些特定实例。例如，只要本领域技术人员通过借助从公知的范围适当地选择部件的特定结构来实施本发明而可以获得相同的效果，那么部件的特定结构就在本发明的范围内，所述部件例如是包含在氮化物半导体层或氮化物半导体器件中的基底、缓冲层、堆叠体、上层、下层、基层和功能层。
此外，在技术可行性的程度内可以组合特定实例的任意两个或更多个部件，并在包括本发明的主旨的意义上包括在本发明的范围内。
而且，借助由本领域技术人员基于作为本发明的实施例的用于制造氮化物半导体层的方法的适当设计修改而可实现的所有用于制造氮化物半导体层的方法也在包括本发明的精神的意义上包括在本发明的范围内。
本领域技术人员在本发明的精神内可以设想各种其他变化和修改，应理解，这种变化和修改也包含在本发明的范围内。
尽管说明了特定实施例，但这些实施例仅是作为实例来呈现的，并非旨在限制本发明的范围。实际上，本文说明的新颖实施例可以以各种其他形式来实现；此外，可以在不脱离本发明的精神的情况下得到本文所述实施例形式中的多种省略、替换和变化。所附权利要求及其等价物旨在覆盖这种属于本发明的范围和精神内的形式或修改。

Claims (20)

1.一种用于制造氮化物半导体层的方法，包括：
在基底的主表面上形成氮化物半导体的第一下层，在所述第一下层上形成氮化物半导体的第一上层，以形成包括所述第一下层和所述第一上层的第一堆叠体，所述第一下层具有沿平行于所述主表面的第一轴的第一晶格间距，所述第一上层具有大于所述第一晶格间距的沿所述第一轴的第二晶格间距，至少一部分所述第一上层具有第一压缩应变，
所述第二晶格间距与所述第一晶格间距之间的差与所述第一晶格间距的比的绝对值不小于0.005且不大于0.019，并且
所述形成所述第一上层包括：
使得在平行于所述主表面的方向上的所述第一上层的生长速率大于在垂直于所述主表面的方向上的所述第一上层的生长速率，以及
在所述第一上层上施加所述第一压缩应变的同时形成所述第一上层，所述第一压缩应变基于所述第二晶格间距与所述第一晶格间距之间的所述差。
2.根据权利要求1所述的方法，其中，在所述形成所述第一上层中，每单位时间提供的V族元素的原子数量与每单位时间提供的III族元素的原子数量的比不小于2000且不大于8000。
3.根据权利要求1所述的方法，其中，在所述形成所述第一上层中，氨气的流速与供应气体的总和的流速的比不小于0.2且不大于0.5。
4.根据权利要求1所述的方法，其中，所述第一上层的厚度不小于250纳米。
5.根据权利要求1所述的方法，其中，
所述形成所述第一堆叠体包括在所述形成所述第一下层前在所述主表面上的氮化物半导体的第一基层，并且所述第一基层具有小于所述第一晶格间距的沿所述第一轴的晶格间距。
6.根据权利要求5所述的方法，其中，
所述第一基层由AlN构成，
所述第一下层由Alx1Ga1-x1N（0<x1<1）构成，并且
所述第一上层由GaN构成。
7.根据权利要求6所述的方法，其中，
所述第一下层中的Al成分比x1不小于0.1且不大于0.9。
8.根据权利要求6所述的方法，其中，
所述第一下层的厚度不小于100纳米且不大于500纳米。
9.根据权利要求1所述的方法，其中，
所述基底是硅基底。
10.根据权利要求1所述的方法，进一步包括：
在所述第一堆叠体上形成氮化物半导体的第二下层，以及在所述第二下层上形成氮化物半导体的第二上层，以形成包括所述第二下层和所述第二上层的第二堆叠体，所述第二下层具有沿所述第一轴的第三晶格间距，所述第二上层具有大于所述第三晶格间距的沿所述第一轴的第四晶格间距，至少一部分所述第二上层具有第二压缩应变，
所述第四晶格间距与所述第三晶格间距之间的差与所述第三晶格间距的比的绝对值不小于0.005且不大于0.019，并且
所述形成所述第二上层包括：
使得在平行于所述主表面的方向上的所述第二上层的生长速率大于在垂直于所述主表面的方向上的所述第二上层的生长速率，以及
在所述第二上层上施加所述第二压缩应变的同时形成所述第二上层，所述第二压缩应变基于所述第四晶格间距与所述第三晶格间距之间的差。
11.根据权利要求10所述的方法，其中，
所述形成所述第二堆叠体包括在所述形成所述第二下层前在所述第一堆叠体上形成氮化物半导体的第二基层，并且所述第一基层具有小于所述第三晶格间距的沿所述第一轴的晶格间距。
12.根据权利要求11所述的方法，其中，
所述第二基层由AlN构成，
所述第二下层由Alx2Ga1-x2N（0<x2<1）构成，并且
所述第二上层由GaN构成。
13.根据权利要求12所述的方法，其中，所述第二基层的生长温度低于所述第二下层的生长温度，且低于所述第二上层的生长温度。
14.根据权利要求12所述的方法，其中，所述第二基层的生长温度不小于500℃且不大于1050℃。
15.根据权利要求12所述的方法，其中，所述第二下层的厚度不小于5纳米且不大于100纳米。
16.根据权利要求11所述的方法，其中，所述第二上层的厚度比所述第一上层的厚度更厚。
17.根据权利要求11所述的方法，其中，所述形成所述第二基层包括在所述第二基层上施加拉伸应力的同时形成所述第二基层。
18.根据权利要求1所述的方法，进一步包括：
在所述主表面与所述第一堆叠体之间形成GaN的中间层；以及
在所述中间层与所述第一下层之间形成Aly1Ga1-y1N（0<y1≤1）的第一基层，
所述第一下层由Alx1Ga1-x1N（0<x1<1，x1<y1）构成，并且
所述第一下层中的所述Al成分比x1不大于：在沿等价于无应变的GaN的所述第一轴的轴的晶格间距与沿所述第一基层中的第一轴的晶格间距之间的差的绝对值，与在沿等价于无应变的GaN的所述第一轴的轴的晶格间距与沿等价于无应变的Aly1Ga1-y1N（0<y1≤1）的所述第一轴的轴的晶格间距之间的差的绝对值的比。
19.根据权利要求18所述的方法，其中，所述形成所述第一下层包括在所述第一下层上施加第二压缩应变的同时形成所述第一下层。
20.根据权利要求1所述的方法，进一步包括：
在所述第一堆叠体上形成Aly2Ga1-y2N（0<y2≤1）的第二基层，在所述第二基层上形成Alx2Ga1-x2N（0<x2<1，x2<y2）的第二下层，以及在所述第二下层上形成GaN的第二上层，以形成包括所述第二基层、所述第二下层和所述第二上层的第二堆叠体，所述第二下层具有大于沿所述第二基层的所述第一轴的晶格间距的沿所述第一轴的第三晶格间距，所述第二上层具有大于所述第三晶格间距的沿所述第一轴的第四晶格间距，至少一部分所述第二上层具有压缩应变，
所述第四晶格间距与所述第三晶格间距之间的差与所述第三晶格间距的比的绝对值不小于0.005且不大于0.019，并且
所述形成所述第二上层包括：
使得在平行于所述主表面的方向上的所述第二上层的生长速率大于在垂直于所述主表面的方向上的所述第二上层的生长速率，以及
在所述第二上层上施加压缩应变的同时形成所述第二上层，所述压缩应变基于所述第四晶格间距与所述第三晶格间距之间的差，
所述第一下层由Alx1Ga1-x1N层（0<x1<1）构成；
所述第一上层由GaN构成；并且
所述第二下层中的所述Al成分比x2不大于：在沿等价于无应变的GaN的所述第一轴的轴的晶格间距与沿所述第二基层中的所述第一轴的晶格间距之间的差的绝对值，与在沿等价于无应变的GaN的所述第一轴的轴的晶格间距与沿等价于无应变的Aly2Ga1-y2N（0<y2≤1）的所述第一轴的轴的晶格间距之间的差的绝对值的比。
CN201210560783.XA 2012-03-08 2012-12-20 用于制造氮化物半导体层的方法 Active CN103311095B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-052343 2012-03-08
JP2012052343A JP5319810B2 (ja) 2012-03-08 2012-03-08 窒化物半導体層の製造方法

Publications (2)

Publication Number Publication Date
CN103311095A true CN103311095A (zh) 2013-09-18
CN103311095B CN103311095B (zh) 2016-04-13

Family

ID=49114487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210560783.XA Active CN103311095B (zh) 2012-03-08 2012-12-20 用于制造氮化物半导体层的方法

Country Status (4)

Country Link
US (1) US9349590B2 (zh)
JP (1) JP5319810B2 (zh)
KR (1) KR101384042B1 (zh)
CN (1) CN103311095B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129239A (zh) * 2015-03-31 2020-05-08 首尔伟傲世有限公司 紫外线发光元件

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5319810B2 (ja) 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
JP5765861B2 (ja) * 2012-08-27 2015-08-19 コバレントマテリアル株式会社 窒化物半導体層の分析方法及びこれを用いた窒化物半導体基板の製造方法
JP5425284B1 (ja) 2012-09-21 2014-02-26 株式会社東芝 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP5892971B2 (ja) * 2013-04-09 2016-03-23 株式会社東芝 窒化物半導体層の製造方法
KR101439064B1 (ko) * 2013-12-02 2014-09-05 단국대학교 산학협력단 이종 접합 구조를 가지는 발광 다이오드 및 이의 제조방법
JP6302254B2 (ja) * 2014-01-15 2018-03-28 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
CN107924966B (zh) * 2014-09-22 2020-12-22 夏普株式会社 氮化物半导体发光元件
CN104465918B (zh) * 2014-10-31 2017-06-27 华灿光电(苏州）有限公司 一种发光二极管外延片及其制备方法
JPWO2017164036A1 (ja) * 2016-03-24 2019-01-31 スタンレー電気株式会社 Ｉｉｉ族窒化物積層体の製造方法
US9818871B1 (en) * 2016-10-20 2017-11-14 Cisco Technology, Inc. Defense layer against semiconductor device thinning
US20180182916A1 (en) * 2016-12-26 2018-06-28 Toyoda Gosei Co., Ltd. Group iii nitride semiconductor light-emitting device and production method therefor
JP6903857B2 (ja) * 2017-06-02 2021-07-14 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法
JP7033498B2 (ja) 2018-05-18 2022-03-10 株式会社東芝 半導体素子及びその製造方法
TWI780167B (zh) * 2018-06-26 2022-10-11 晶元光電股份有限公司 半導體基底以及半導體元件
JP6951301B2 (ja) 2018-07-23 2021-10-20 株式会社東芝 半導体装置及びその製造方法
JP6595682B2 (ja) * 2018-09-20 2019-10-23 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子
WO2022141190A1 (en) * 2020-12-30 2022-07-07 Innoscience (suzhou) Semiconductor Co., Ltd. Epitaxial layers with discontinued aluminium content for iii-nitride semiconductor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473798B (en) * 1999-12-08 2002-01-21 Sony Corp Method of manufacturing nitride system III-V compound layer and method of manufacturing substrate
JP2010053002A (ja) * 2008-08-29 2010-03-11 Kanagawa Acad Of Sci & Technol 半導体積層構造
US20110244663A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
US20110266522A1 (en) * 2010-04-28 2011-11-03 Samsung Electronics Co., Ltd. Semiconductor device
CN102237454A (zh) * 2010-04-29 2011-11-09 展晶科技(深圳)有限公司 半导体光电元件及其制造方法
CN102237403A (zh) * 2010-05-07 2011-11-09 罗姆股份有限公司 氮化物半导体元件
KR101105868B1 (ko) * 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
CN102326231A (zh) * 2009-02-19 2012-01-18 住友电气工业株式会社 外延晶片的形成方法及半导体器件的制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3349931B2 (ja) * 1997-10-30 2002-11-25 松下電器産業株式会社 半導体レーザ装置の製造方法
JPH11186602A (ja) * 1997-12-24 1999-07-09 Toshiba Corp 発光素子および結晶成長方法
JP2001053339A (ja) 1999-08-11 2001-02-23 Toshiba Corp 半導体発光素子およびその製造方法
DE10056475B4 (de) * 2000-11-15 2010-10-07 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis mit verbesserter p-Leitfähigkeit und Verfahren zu dessen Herstellung
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3960815B2 (ja) 2002-02-12 2007-08-15 シャープ株式会社 半導体発光素子
JP2004296717A (ja) 2003-03-26 2004-10-21 Toshimasa Suzuki 窒化物系半導体を含む積層体およびそれを用いた電子素子
JP4123482B2 (ja) * 2003-12-19 2008-07-23 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物層およびそれを用いた基板
JP4513422B2 (ja) 2004-06-02 2010-07-28 住友電気工業株式会社 半導体装置を製造する方法
JP2006024713A (ja) 2004-07-07 2006-01-26 Matsushita Electric Ind Co Ltd 窒化物半導体素子およびその製造方法
KR100674829B1 (ko) 2004-10-29 2007-01-25 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
JP2007080896A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd 半導体素子
JP5117283B2 (ja) 2008-05-29 2013-01-16 古河電気工業株式会社 半導体電子デバイス
JP5053220B2 (ja) 2008-09-30 2012-10-17 古河電気工業株式会社 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP5401145B2 (ja) 2009-03-26 2014-01-29 株式会社トクヤマ Ｉｉｉ族窒化物積層体の製造方法
JP5143171B2 (ja) * 2010-03-17 2013-02-13 株式会社東芝 半導体発光素子及びその製造方法
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5319810B2 (ja) 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473798B (en) * 1999-12-08 2002-01-21 Sony Corp Method of manufacturing nitride system III-V compound layer and method of manufacturing substrate
JP2010053002A (ja) * 2008-08-29 2010-03-11 Kanagawa Acad Of Sci & Technol 半導体積層構造
CN102326231A (zh) * 2009-02-19 2012-01-18 住友电气工业株式会社 外延晶片的形成方法及半导体器件的制作方法
US20110244663A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
US20110266522A1 (en) * 2010-04-28 2011-11-03 Samsung Electronics Co., Ltd. Semiconductor device
CN102237454A (zh) * 2010-04-29 2011-11-09 展晶科技(深圳)有限公司 半导体光电元件及其制造方法
CN102237403A (zh) * 2010-05-07 2011-11-09 罗姆股份有限公司 氮化物半导体元件
KR101105868B1 (ko) * 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129239A (zh) * 2015-03-31 2020-05-08 首尔伟傲世有限公司 紫外线发光元件
CN111129239B (zh) * 2015-03-31 2024-04-02 首尔伟傲世有限公司 紫外线发光元件

Also Published As

Publication number Publication date
CN103311095B (zh) 2016-04-13
KR20130103293A (ko) 2013-09-23
KR101384042B1 (ko) 2014-05-08
US20130237036A1 (en) 2013-09-12
JP2013187428A (ja) 2013-09-19
JP5319810B2 (ja) 2013-10-16
US9349590B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
CN103311095B (zh) 用于制造氮化物半导体层的方法
CN103311393B (zh) 氮化物半导体元件和氮化物半导体晶片
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
US9673284B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
US9190268B2 (en) Method for producing Ga-containing group III nitride semiconductor
CN102790147B (zh) 氮化物半导体器件、氮化物半导体晶片以及用于制造氮化物半导体层的方法
CN104779329A (zh) 氮化物半导体元件和氮化物半导体晶片
EP2904630B1 (en) Semiconductor material
CN103560181B (zh) 发光二极管外延生长方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP5892971B2 (ja) 窒化物半導体層の製造方法
JP5925708B2 (ja) 窒化物半導体素子及びウェーハ
Lan et al. Improvement of crystallinity and luminescence of GaN-based laser diode structure with suppressed curvature variation in active layers
JP5833202B2 (ja) 窒化物半導体素子及びウェーハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant