CN103296064A - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN103296064A
CN103296064A CN2012100494159A CN201210049415A CN103296064A CN 103296064 A CN103296064 A CN 103296064A CN 2012100494159 A CN2012100494159 A CN 2012100494159A CN 201210049415 A CN201210049415 A CN 201210049415A CN 103296064 A CN103296064 A CN 103296064A
Authority
CN
China
Prior art keywords
layer
channel layer
film transistor
thin
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100494159A
Other languages
English (en)
Inventor
曾坚信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2012100494159A priority Critical patent/CN103296064A/zh
Publication of CN103296064A publication Critical patent/CN103296064A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管，包括基板、设于基板上的沟道层、源极、漏极及栅极，所述源极、漏极分别位于该沟道层相对两侧并与该沟道层电连接，该栅极位于沟道层的上方或者下方，栅极与沟道层之间设置有栅绝缘层，所述沟道层包括至少一透明氧化物半导体层，且该透明氧化物半导体层中包含至少一原子层掺杂。

Description

薄膜晶体管
技术领域
本发明涉及一种半导体结构，特别是指一种薄膜晶体管。
背景技术
随着工艺技术的进步，薄膜晶体管已被大量应用在显示器之中，以适应显示器的薄型化和小型化等需求。薄膜晶体管一般包括栅极及活性层等组成部分，活性层包括漏极、源极以及沟道层，薄膜晶体管通过控制栅极的电压来改变沟道层的导电性，使源极和漏极之间形成导通或者截止的状态。
而其中沟道层所用的材料中，透明导电氧化物材料已经被广泛的研究，并被视为是下一代薄膜晶体管的主流技术。然而，如何在低温制程中，使透明导电氧化物半导体具有稳定均匀的高导电性是一项重要的研究课题。目前常用的透明导电氧化物半导体材料为氧化铟镓锌（IGZO），然而其成分会受制程条件（如电浆处理）和外部环境（如湿度）的影响，尤其是氧原子的空穴（Oxygen vacancy）和金属阳离子（Metal cation）的分布会受到影响，从而改变其导电特性。
发明内容
有鉴于此，有必要提供一种具有较好导电性的薄膜晶体管。
一种薄膜晶体管，包括基板、设于基板上的沟道层、源极、漏极及栅极。所述源极、漏极分别位于该沟道层相对两侧并与该沟道层电连接。该栅极位于沟道层的上方或者下方，栅极与沟道层之间设置有栅绝缘层。所述沟道层包括至少一透明氧化物半导体层构成，且该至少一透明氧化物半导体层中包含至少一原子层掺杂。
在本发明提供的薄膜晶体管中，该沟道层由至少一透明氧化物半导体层构成，且该透明氧化物半导体层包含至少一原子层掺杂，在低温制程下，可以使该沟道层具有稳定的高载流子浓度，从而保证该沟道层具有较好的导电性能。
附图说明
图1是本发明第一实施例提供的薄膜晶体管的截面示意图。
图2是本发明第二实施例提供的薄膜晶体管的截面示意图。
图3是本发明第三实施例提供的薄膜晶体管的截面示意图。
图4是本发明第四实施例提供的薄膜晶体管的截面示意图。
主要元件符号说明
薄膜晶体管 10、20、30、40
基板 11、21、31
沟道层 12、22、32、42
原子层掺杂 121、221、321、421
第一氧化物半导体层 422
第二氧化物半导体层 423
源极 13、23
漏极 14、24
栅极 15、35
栅绝缘层 16、26、36
蚀刻阻挡层 37
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
如图1所示，本发明第一实施例的薄膜晶体管10包括基板11、设于基板11上的沟道层12、源极13、漏极14、栅极15及栅绝缘层16。
该基板11可由玻璃、石英、硅晶片、聚碳酸酯、聚甲基丙烯酸甲酯、金属箔或者纸等材料制成。
该沟道层12设置在基板11的上表面上。本实施例中，所述沟道层12为一透明氧化物半导体层，且至少一透明氧化物半导体层包含原子层掺杂121，以形成p型或n型的半导体沟道。
该透明氧化物半导体层可由氧化铟镓锌（IGZO）、氧化铟锌（IZO）、氧化铝锌（AZO）、氧化镓锌（GZO）、氧化铟锡（ITO）、氧化镓锡（GTO）、氧化铝锡（ATO）、氧化钛（TiOx）、氧化锡（SnOx）、氧化铟（InOx）、氧化镓（GaOx）、氧化钆（GdOx）或者氧化锌（ZnO）其中之一制成。所述原子层掺杂121所用的材料为In, Ga, Al, Sn, Zn, Eu, Er, Ce, Y, Gd, Lu, Si, Ge, N, O, H中的一种。该原子层掺杂121为高浓度掺杂，从而通过该原子层掺杂121使得该沟道层12具有较稳定的高载子浓度和稳定的电性，同时通过掺杂浓度和厚度的改变可以改变该薄膜晶体管10的载子移动率和起始电压等电特性。
所述源极13及漏极14分别设于基板11的上表面且分别位于沟道层12的相对两侧，部分沟道层12延伸至所述源极13及漏极14上方，覆盖部分所述源极13及漏极14上方的部分表面。所述源极13及漏极14的厚度小于沟道层12的厚度。所述源极13及漏极14用于与外界电源相连接，为薄膜晶体管10正常工作提供相应的驱动电压。
所述栅极15位于沟道层12的上方，栅极15与沟道层12之间形成有栅绝缘层16。薄膜晶体管10在工作时，通过在栅极15上施加不同的电压以控制是否在沟道层12上形成导电通道，从而控制薄膜晶体管10的导通或者截止。一般来说，对于增强型的薄膜晶体管10，当栅极15上没有施加电压时，沟道层12上没有形成导电通道，薄膜晶体管10处于截止状态；当在栅极15施加一定大小的电压时，沟道层12中将由于电场的作用形成导电通道以连接源极13和漏极14，此时薄膜晶体管10处于导通状态。对耗尽型的薄膜晶体管10来说，当栅极15上没有施加电压时，沟道层12上形成有导电通道，薄膜晶体管10处于导通状态；当在栅极15施加一定大小的电压时，沟道层12上的导电通道将会由于电场的作用而消失，此时薄膜晶体管10处于截止状态。在本实施例中，栅极15的制作材料包括金、银、铝、铜、铬或者其合金。栅绝缘层16的制作材料包括硅的氧化物SiOx，硅的氮化物SiNx或者是硅的氮氧化物SiONx，或是其他高介电常数的绝缘材料，如Ta2O5或HfO2。
图2为本发明第二实施例的薄膜晶体管20的截面示意图，本实施例与前一实施例的不同之处在于：所述沟道层22设置于所述基板21的上表面，分别位于沟道层22的相对两侧的所述源极23及漏极24也设置于所述基板21的上表面，并且向所述沟道层22的方向延伸，部分延伸至该沟道层22的上方，与所述栅绝缘层26相接触。其他结构可与本发明第一实施例中的相同，因此不再赘述。
图3为本发明第三实施例的薄膜晶体管30的截面示意图，本实施例与第二实施例的不同之处在于：所述栅极35位于沟道层32的下方，栅绝缘层36设于该沟道层32与栅极35之间，即栅极35直接设于基板31表面的中心区域，栅绝缘层36覆盖于栅极35的表面，沟道层32设于栅绝缘层36的表面，所述沟道层32的表面上还设有一蚀刻阻挡层37。该蚀刻阻挡层37的制作材料选自SiOx、AlOx、HfOx、YOx和SiNx其中之一。可以理解的，所述沟道层32的表面也可以不设置所述蚀刻阻挡层37。分别位于沟道层32的相对两侧的源极33及漏极34设置于所述栅绝缘层36的上，并且部分延伸至该蚀刻阻挡层37的上方。
图4为本发明第四实施例的薄膜晶体管40的截面示意图，本实施例与第二实施例的不同之处在于：所述沟道层42由第一氧化物半导体层422及第二氧化物半导体层423堆叠而成，且第一氧化物半导体层422与第二氧化物半导体层423采用不同的材料制成。所述原子层掺杂421形成于所述第一氧化物半导体层422中。可以理解的，所述原子层掺杂421也可以形成于所述第二氧化物半导体层423中或形成于所述第一氧化物半导体层422和第二氧化物半导体层423之间，或同时形成多个该原子层掺杂421在该沟道层42中。
本发明各实施例提供的薄膜晶体管10、20、30、40中，其沟道层12、22、32、42由至少一透明氧化物半导体层构成，且该透明氧化物半导体层包含至少一原子层掺杂121、221、321、421，在低温制程下，可以使该沟道层12、22、32、42具有稳定的高载流子浓度，从而保证该沟道层12、22、32、42具有较好的导电性能。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种薄膜晶体管，包括基板、设于基板上的沟道层、源极、漏极及栅极，所述源极、漏极分别位于该沟道层相对两侧并与该沟道层电连接，该栅极位于沟道层的上方或者下方，栅极与沟道层之间设置有栅绝缘层，其特征在于，所述沟道层包括至少一透明氧化物半导体层，且该至少一透明氧化物半导体层中包含至少一原子层掺杂。
2.如权利要求1所述的薄膜晶体管，其特征在于：所述透明氧化物半导体层的材料选自IGZO、IZO、AZO、GZO、ITO、GTO、ATO、TiOx、SnOx、InOx、GaOx、GdOx及ZnO其中之一。
3.如权利要求1所述的薄膜晶体管，其特征在于：所述原子层掺杂所用的材料为In, Ga, Al, Sn, Zn, Eu, Er, Ce, Y, Gd, Lu, Si, Ge, N, O, H中的一种。
4.如权利要求1至3任一项所述的薄膜晶体管，其特征在于：所述沟道层部分延伸至所述源极及漏极上方，覆盖部分所述源极及漏极上方的部分表面。
5.如权利要求1至3任一项所述的薄膜晶体管，其特征在于：所述沟道层设置于所述基板的上表面，分别位于沟道层的相对两侧的所述源极及漏极也设置与所述基板的上表面，并且向所述沟道层的方向延伸，部分延伸至该沟道层的上方，与所述栅绝缘层相接触。
6.如权利要求1至3任一项所述的薄膜晶体管，其特征在于：所述栅极直接设于基板表面的中心区域，栅绝缘层覆盖于栅极的表面，沟道层设于栅绝缘层的表面。
7.如权利要求6所述的薄膜晶体管，其特征在于：所述沟道层的表面上还设有一蚀刻阻挡层。
8.如权利要求1至3任一项所述的薄膜晶体管，其特征在于：所述沟道层由一第一氧化物半导体层及一第二氧化物半导体层堆叠而成。
9.如权利要求8所述的薄膜晶体管，其特征在于：所述第一氧化物半导体层与第二氧化物半导体层采用不同的材料制成。
10.如权利要求8所述的薄膜晶体管，其特征在于：所述原子层掺杂形成于所述第一氧化物半导体层中。
CN2012100494159A 2012-02-29 2012-02-29 薄膜晶体管 Pending CN103296064A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100494159A CN103296064A (zh) 2012-02-29 2012-02-29 薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100494159A CN103296064A (zh) 2012-02-29 2012-02-29 薄膜晶体管

Publications (1)

Publication Number Publication Date
CN103296064A true CN103296064A (zh) 2013-09-11

Family

ID=49096675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100494159A Pending CN103296064A (zh) 2012-02-29 2012-02-29 薄膜晶体管

Country Status (1)

Country Link
CN (1) CN103296064A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
CN109073943A (zh) * 2018-05-22 2018-12-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示设备、像素驱动电路、显示设备中驱动图像显示的方法
CN113809163A (zh) * 2021-09-17 2021-12-17 武汉天马微电子有限公司 金属氧化物晶体管、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197350A1 (en) * 2007-02-16 2008-08-21 Samsung Electronics Co., Ltd. Thin film transistor and method of forming the same
CN101809747A (zh) * 2007-09-28 2010-08-18 佳能株式会社 薄膜晶体管、其制造方法和使用薄膜晶体管的显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197350A1 (en) * 2007-02-16 2008-08-21 Samsung Electronics Co., Ltd. Thin film transistor and method of forming the same
CN101809747A (zh) * 2007-09-28 2010-08-18 佳能株式会社 薄膜晶体管、其制造方法和使用薄膜晶体管的显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHIH HUA HSIAO,ET.AL.: ""Characterization and Modeling of the Electrical Behavior and Threshold Voltage of the Nanocrystalline GZO Delta-doped ZnO TFTs"", 《ECS TRANSACTIONS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
CN109073943A (zh) * 2018-05-22 2018-12-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示设备、像素驱动电路、显示设备中驱动图像显示的方法
CN113809163A (zh) * 2021-09-17 2021-12-17 武汉天马微电子有限公司 金属氧化物晶体管、显示面板及显示装置
CN113809163B (zh) * 2021-09-17 2023-11-24 武汉天马微电子有限公司 金属氧化物晶体管、显示面板及显示装置

Similar Documents

Publication Publication Date Title
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20190027571A1 (en) Method for fabricating conducting structure and thin film transistor array panel
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
CN103730510B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN102623459B (zh) 一种薄膜晶体管存储器及其制备方法
KR20130079348A (ko) 성막 방법
US20130221360A1 (en) Thin film transistor having atomic-doping layer
CN103855030B (zh) 制造氧化物薄膜晶体管的方法
CN103904128A (zh) 薄膜晶体管结构
US20180083142A1 (en) Manufacture method of tft substrate and manufactured tft substrate
CN103208526A (zh) 一种半导体器件及其制造方法
CN104124277A (zh) 一种薄膜晶体管及其制作方法和阵列基板
CN103531637A (zh) 晶体管与其制造方法
CN104795447A (zh) 半导体结构
CN104133328A (zh) 显示装置
CN105576017A (zh) 一种基于氧化锌薄膜的薄膜晶体管
US20190027505A1 (en) Thin film transistor array panel
CN105742367A (zh) 薄膜晶体管及使用该薄膜晶体管之显示阵列基板
TWI450397B (zh) 薄膜電晶體
CN102709316B (zh) 一种3d氧化物半导体薄膜晶体管及其制备方法
KR101587129B1 (ko) 양방향성 트랜지스터 및 그 제조방법
CN103296064A (zh) 薄膜晶体管
CN104253158B (zh) 薄膜晶体管及其制造方法
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130911