CN103295950B - 浅沟槽隔离结构的制作方法 - Google Patents

浅沟槽隔离结构的制作方法 Download PDF

Info

Publication number
CN103295950B
CN103295950B CN201210045399.6A CN201210045399A CN103295950B CN 103295950 B CN103295950 B CN 103295950B CN 201210045399 A CN201210045399 A CN 201210045399A CN 103295950 B CN103295950 B CN 103295950B
Authority
CN
China
Prior art keywords
isolation structure
fleet plough
etching
plough groove
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210045399.6A
Other languages
English (en)
Other versions
CN103295950A (zh
Inventor
宋化龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210045399.6A priority Critical patent/CN103295950B/zh
Publication of CN103295950A publication Critical patent/CN103295950A/zh
Application granted granted Critical
Publication of CN103295950B publication Critical patent/CN103295950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)

Abstract

本发明提供一种浅沟槽隔离结构的制作方法，包括：在半导体衬底上依次形成氧化层和刻蚀阻挡层；刻蚀形成沟槽；沉积掺碳氮化硅材质的衬垫层覆盖所述沟槽的底面和侧壁；进行热氧化工艺和退火工艺；沉积隔离材料填充所述沟槽；进行化学机械研磨；刻蚀去除浅沟槽外的衬垫层、所述刻蚀阻挡层、所述氧化层以及部分隔离材料，形成浅沟槽隔离结构。通过在刻蚀形成沟槽后，覆盖掺碳氮化硅材质的衬垫层，进行热氧化工艺和退火工艺，使掺碳氮化硅中部分氮化硅变为氮氧化硅，且掺碳氮化硅中的碳进入衬垫层与沟槽相接界面处，从而抑制硼掺杂的扩散进入浅沟槽隔离结构，避免掺杂区中硼掺杂浓度的减少，从而保护半导体器件的掺杂区浓度，提高半导体器件的性能。

Description

浅沟槽隔离结构的制作方法
技术领域
本发明涉及半导体器件结构的制作方法，尤其涉及一种浅沟槽隔离结构的制作方法。
背景技术
随着半导体器件的集成度越来越高，半导体器件制造工艺进入深亚微米时代，0.13um以下的元件，例如CMOS器件中的NMOS晶体管与PMOS晶体管之间的隔离均采用STI(浅沟槽隔离)工艺形成的。
传统的浅沟槽隔离结构的形成方法通常包括以下步骤：首先，提供半导体衬底，在所述半导体衬底上依次形成氧化层和刻蚀阻挡层；接着，在所述刻蚀阻挡层上形成图案化的光刻胶层，使得所述刻蚀阻挡层的的部分区域被暴露；接着以图案化的光刻胶层为掩膜，刻蚀所述刻蚀阻挡层、氧化层以及半导体衬底，从而在半导体衬底中形成沟槽，该沟槽截面的形状可以为矩形或梯形；接着在沟槽中沉积隔离材料，并进行化学机械研磨及刻蚀工艺，最终形成浅沟槽隔离结构。
在例如PMOS晶体管的半导体器件中，在浅沟槽隔离结构之间的半导体衬底中，通常会通过注入的方法形成P型掺杂区，又称P阱，注入离子例如为硼，由于硼的原子半径很小，极易形成间隙扩散进入浅沟槽隔离结构中，扩散降低了P阱中掺杂离子的浓度，进而影响半导体器件的开启电压。由于扩散难于控制，导致集成电路中多个半导体器件的开启电压各不相同，导致开始时间不同，工作不稳定，进而影响集成电路的良率和稳定性。
为解决上述技术问题，现有技术中通常在形成沟槽之后，首先沉积一层氮化硅材质的衬垫层覆盖沟槽的底面和侧壁以降低硼掺杂的扩散效应。然而，上述方法对扩散的控制能力有限，在半导体器件尺寸不断下降的条件下，扩散现象仍然难以控制。
发明内容
本发明的目的是提供一种能够更好地降低掺杂扩散进入浅沟槽隔离结构、以维持半导体器件中掺杂区的浓度，进而提高半导体器件的工作性能的浅沟槽隔离结构的制造方法。
为解决上述问题，本发明提供一种浅沟槽隔离结构的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成氧化层和刻蚀阻挡层；利用光刻和刻蚀工艺，刻蚀部分刻蚀阻挡层、氧化层和半导体衬底，以形成沟槽；沉积衬垫层，覆盖所述沟槽的底面和侧壁，所述衬垫层的材质为掺碳氮化硅；进行热氧化工艺和退火工艺；沉积隔离材料以填充所述沟槽；进行化学机械研磨直至暴露所述衬垫层；刻蚀去除浅沟槽外的衬垫层、所述刻蚀阻挡层、所述氧化层以及部分隔离材料，直至暴露所述半导体衬底，形成浅沟槽隔离结构。
进一步的，所述刻蚀阻挡层的材质为氮化硅。
可选的，所述衬垫层采用低压化学气相沉积法形成，反应物包括氨气、乙烯和二氯硅烷，反应温度为450℃～600℃。
可选的，所述衬垫层采用低压化学气相沉积法形成，反应物包括氨气、乙烯和六氯乙硅烷，反应温度为450℃～600℃。
进一步的，所述衬垫层的厚度为1nm～10nm。
进一步的，所述衬垫层中碳的摩尔浓度含量为1％～10％。
进一步的，所述热氧化工艺采用炉管热氧化法或原位水汽生成法。
进一步的，所述退火工艺的退火温度为900℃～1150℃。
进一步的，刻蚀所述刻蚀阻挡层的物质包括磷酸。
进一步的，刻蚀所述氧化层和隔离材料的物质包括稀释的氢氟酸。
综上所述，本发明所述浅沟槽隔离结构的制作方法通过在刻蚀形成沟槽后，覆盖掺碳氮化硅材质的衬垫层，并进行热氧化工艺和退火工艺，使掺碳氮化硅中部分氮化硅变为氮氧化硅，且掺碳氮化硅中的碳进入衬垫层与沟槽相接界面处，从而抑制硼掺杂的扩散进入浅沟槽隔离结构，避免掺杂区中硼掺杂浓度的减少，从而保护半导体器件的掺杂区浓度，提高半导体器件的性能。
附图说明
图1为本发明一实施例中浅沟槽隔离结构的制作方法的流程示意图。
图2～图7为本发明一实施例中浅沟槽隔离结构的制作过程中的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
图1为本发明一实施例中浅沟槽隔离结构的制作方法的流程示意图。如图1所示，本发明提供一种浅沟槽隔离结构的制作方法，包括以下步骤：
步骤S01：提供半导体衬底，在所述半导体衬底上依次形成氧化层和刻蚀阻挡层；
步骤S02：利用光刻和刻蚀工艺，刻蚀所述刻蚀阻挡层、氧化层和半导体衬底，以形成沟槽；
步骤S03：沉积衬垫层覆盖所述沟槽的底面和侧壁，所述衬垫层的材质为掺碳氮化硅；
步骤S04：进行热氧化工艺和退火工艺；
步骤S05：沉积隔离材料以填充所述沟槽；
步骤S06：进行化学机械研磨直至暴露所述衬垫层；
步骤S07：刻蚀去除浅沟槽外的衬垫层、所述刻蚀阻挡层、所述氧化层以及部分隔离材料，直至暴露所述半导体衬底，形成浅沟槽隔离结构。
图2～图7为本发明一实施例中浅沟槽隔离结构的制作过程中的结构示意图。结合图1～图7，以下详细说明本发明浅沟槽隔离结构的制作方法。
如图2所示，在步骤S01中，提供半导体衬底100，在所述半导体衬底100上依次形成氧化层101和刻蚀阻挡层103；所述半导体衬底100的材质可以为单晶硅、多晶硅、无定形硅、硅锗化合物或绝缘体上硅(SOI)等，在半导体衬底100中可以形成掺杂区，例如对于PMOS晶体管的半导体衬底中形成硼掺杂的P阱区。所述氧化层101的材质为二氧化硅，可以采用热氧化生长法或化学气相沉积法形成，其中较佳的方法为热氧化生长法，采用热氧化生长法形成的氧化层101具有更好的致密结构；所述刻蚀阻挡层103的材质为氮化硅，可以采用热氧化生长法、化学气相沉积法或物理气相沉积法形成，例如形成方法为在400℃～600℃的反应温度下，通入二氯硅烷和氨气的反应物，形成氮化硅材质的刻蚀阻挡层103，所述刻蚀阻挡层较佳的厚度为80nm～150nm。所述刻蚀阻挡层103作为进行化学机械研磨的停止层，所述氧化层101能够在形成刻蚀阻挡层103时保护半导体衬底100，并作为后续刻蚀去除刻蚀阻挡层103的刻蚀停止层。
如图3所示，在步骤S02中，利用光刻和刻蚀工艺，刻蚀所述刻蚀阻挡层103、氧化层101和半导体衬底100，以形成沟槽200；采用光刻工艺，首先在刻蚀阻挡层103上涂覆光刻胶层，利用曝光显影图案化光刻胶层，然后以图案化的光刻胶层为掩膜，刻蚀所述刻蚀阻挡层103、氧化层101和半导体衬底100，从而形成沟槽200，该沟槽200在半导体衬底100中的深度为后续浅沟槽隔离结构的深度。
本发明的关键在于步骤S03和步骤S04，如图4所示，在步骤S03中，沉积衬垫层105覆盖所述沟槽200的底面和侧壁，所述衬垫层105的材质为掺碳氮化硅；掺碳氮化硅可以采用低压化学气相沉积法形成，反应物包括氨气(NH3)、乙烯(C2H4)和二氯硅烷(SiH2Cl2)，或者反应物包括氨气、乙烯和六氯乙硅烷(Si2Cl6)，较佳的反应温度为450℃～600℃。所述衬垫层105的厚度为1nm～10nm，其中衬垫层105中碳的摩尔浓度含量为1％～10％，在该浓度范围内，碳易于在后续退火工艺中从掺碳氮化硅结构中游离出，进入衬垫层105和沟槽200相交界面处，从而阻挡半导体器件的掺杂区中硼等离子扩散进入浅沟槽隔离结构中，降低掺杂区中的浓度。
接着，在步骤S04中，进行热氧化工艺和退火工艺，所述热氧化工艺采用炉管热氧化法或原位水汽生成法(ISSG)，在较佳的实施例中采用原位水汽生成法，氧化时间短，工艺效率高，损伤小。所述退火工艺的退火温度为900℃～1150℃。在热氧化工艺中，使衬垫层105的掺碳氮化硅材质中部分氮化硅变为氮氧化硅，能够与后续形成的隔离材料107形成更好地接触界面，降低缺陷的发生，进而降低硼掺杂的扩散，在退火工艺中，所述掺碳氮化硅中的碳从掺碳氮化硅结构中游离出进入与沟槽相接界面处，进一步抑制硼掺杂的扩散进入浅沟槽隔离结构，避免掺杂区中硼掺杂浓度的减少，从而保护半导体器件的掺杂区浓度，提高半导体器件的性能。
在步骤S05中，沉积隔离材料107以填充所述沟槽200；可以采用HDPCVD(高密度电浆化学气相沉积)法沉积隔离材料，所述隔离材料可以为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃(USG)或正硅酸四乙酯中的一种或多种，形成如图4所示结构。
如图5所示，在步骤S06中，进行化学机械研磨直至暴露所述衬垫层105。
如图6和图7所示，在步骤S07中，刻蚀去除浅沟槽外的衬垫层105、所述刻蚀阻挡层103、所述氧化层101以及部分隔离材料107，直至暴露所述半导体衬底100，形成浅沟槽隔离结构109。此步骤中，首先利用包括磷酸的刻蚀物质刻蚀衬垫层105和刻蚀阻挡层103，磷酸对衬垫层105和刻蚀阻挡层103的刻蚀速度远大于对氧化层101和隔离材料107的刻蚀速度，形成如图6所示结构，接着，利用包括氢氟酸的刻蚀物质刻蚀氧化层101以及部分隔离材料107，刻蚀所述刻蚀阻挡层103的物质包括磷酸。刻蚀所述氧化层101和隔离材料107的物质包括稀释的氢氟酸，形成如图7所示结构。在较佳的实施例中，形成的浅沟槽隔离结构109中剩余的隔离材料的高度高于半导体衬底100，避免后续刻蚀步骤进一步损伤降低浅沟槽隔离结构109，从而提高浅沟槽隔离结构的隔离能力。
综上所述，本发明提供一种浅沟槽隔离结构的制作方法，在刻蚀形成沟槽之后，在所述沟槽结构的底面和侧壁上覆盖掺碳氮化硅材质的衬垫层，并进行热氧化工艺和退火工艺，使掺碳氮化硅中部分氮化硅变为氮氧化硅，并且掺碳氮化硅中的碳进入衬垫层与沟槽相接处的界面处，从而抑制硼掺杂的扩散进入浅沟槽隔离结构中，避免掺杂区中硼掺杂浓度的减少，从而保护半导体器件的掺杂区浓度，维持半导体器件的性能。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (10)

1.一种浅沟槽隔离结构的制作方法，包括：
提供半导体衬底，在所述半导体衬底上依次形成氧化层和刻蚀阻挡层；
刻蚀部分刻蚀阻挡层、氧化层和半导体衬底，以形成沟槽；
沉积衬垫层，覆盖所述沟槽的底面和侧壁，所述衬垫层的材质为掺碳氮化硅；
进行热氧化工艺使衬垫层的掺碳氮化硅材质中部分氮化硅变为氮氧化硅；
进行退火工艺，使得所述掺碳氮化硅中的碳游离出进入与沟槽相接界面处；
沉积隔离材料以填充所述沟槽；
进行化学机械研磨直至暴露所述衬垫层；
刻蚀去除浅沟槽外的衬垫层、所述刻蚀阻挡层、所述氧化层以及部分隔离材料，直至暴露所述半导体衬底，形成浅沟槽隔离结构。
2.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述刻蚀阻挡层的材质为氮化硅。
3.如权利要求2所述的浅沟槽隔离结构的制作方法，其特征在于，所述衬垫层采用低压化学气相沉积法形成，反应物包括氨气、乙烯和二氯硅烷，反应温度为450℃～600℃。
4.如权利要求2所述的浅沟槽隔离结构的制作方法，其特征在于，所述衬垫层采用低压化学气相沉积法形成，反应物包括氨气、乙烯和六氯乙硅烷，反应温度为450℃～600℃。
5.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述衬垫层的厚度为1nm～10nm。
6.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述衬垫层中碳的摩尔浓度含量为1％～10％。
7.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述热氧化工艺为炉管热氧化法或原位水汽生成法。
8.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述退火工艺的退火温度为900℃～1150℃。
9.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，刻蚀所述刻蚀阻挡层的物质包括磷酸。
10.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，刻蚀所述氧化层和隔离材料的物质包括稀释的氢氟酸。
CN201210045399.6A 2012-02-27 2012-02-27 浅沟槽隔离结构的制作方法 Active CN103295950B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210045399.6A CN103295950B (zh) 2012-02-27 2012-02-27 浅沟槽隔离结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210045399.6A CN103295950B (zh) 2012-02-27 2012-02-27 浅沟槽隔离结构的制作方法

Publications (2)

Publication Number Publication Date
CN103295950A CN103295950A (zh) 2013-09-11
CN103295950B true CN103295950B (zh) 2015-05-20

Family

ID=49096608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210045399.6A Active CN103295950B (zh) 2012-02-27 2012-02-27 浅沟槽隔离结构的制作方法

Country Status (1)

Country Link
CN (1) CN103295950B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157602B (zh) * 2014-08-27 2019-11-22 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
CN106158720A (zh) * 2015-04-03 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN106158610B (zh) * 2015-04-03 2019-07-16 中芯国际集成电路制造(上海)有限公司 浮栅结构、其制作方法及包括其的闪存
CN107993975B (zh) * 2017-11-27 2019-01-29 长江存储科技有限责任公司 半导体制造方法
CN108649013A (zh) * 2018-04-25 2018-10-12 睿力集成电路有限公司 有源区的形成方法
CN111106057A (zh) * 2019-11-18 2020-05-05 华虹半导体(无锡)有限公司 闪存器件的sti结构的制造方法及闪存器件
CN111430293A (zh) * 2020-04-28 2020-07-17 长江存储科技有限责任公司 浅沟槽隔离结构制造方法
CN112680715B (zh) * 2020-11-12 2023-01-03 中国科学院微电子研究所 氮化硅膜的生长方法及厚膜氮化硅波导器件的制备方法
CN115424977A (zh) * 2022-11-03 2022-12-02 广州粤芯半导体技术有限公司 浅沟槽隔离结构的制备方法及半导体结构的制备方法
CN116525536B (zh) * 2023-06-30 2023-10-03 合肥晶合集成电路股份有限公司 用于半导体器件的浅沟槽隔离结构及其制备方法
CN117690954B (zh) * 2024-02-01 2024-05-07 合肥晶合集成电路股份有限公司 一种半导体器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780346A (en) * 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
US6069058A (en) * 1997-05-14 2000-05-30 United Semiconductor Corp. Shallow trench isolation for semiconductor devices
CN1353864A (zh) * 1999-10-28 2002-06-12 皇家菲利浦电子有限公司 Cmos技术中抑制窄宽度效应的方法
CN101313395A (zh) * 2005-12-09 2008-11-26 山米奎普公司 通过植入碳团簇制造半导体装置的***和方法
CN101442004A (zh) * 2007-11-23 2009-05-27 中芯国际集成电路制造(上海)有限公司 淀积含碳的薄膜用于形成掺杂区域间隔层的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780346A (en) * 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
US6069058A (en) * 1997-05-14 2000-05-30 United Semiconductor Corp. Shallow trench isolation for semiconductor devices
CN1353864A (zh) * 1999-10-28 2002-06-12 皇家菲利浦电子有限公司 Cmos技术中抑制窄宽度效应的方法
CN101313395A (zh) * 2005-12-09 2008-11-26 山米奎普公司 通过植入碳团簇制造半导体装置的***和方法
CN101442004A (zh) * 2007-11-23 2009-05-27 中芯国际集成电路制造(上海)有限公司 淀积含碳的薄膜用于形成掺杂区域间隔层的方法

Also Published As

Publication number Publication date
CN103295950A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
CN103295950B (zh) 浅沟槽隔离结构的制作方法
KR101615814B1 (ko) 얕은 트렌치 격리 구조물의 형성 방법
US9343551B2 (en) Methods for manufacturing a fin structure of semiconductor device
US9142676B2 (en) Semiconductor liner of semiconductor device
US9093531B2 (en) Fin structure of semiconductor device
US8273664B2 (en) Method for etching and filling deep trenches
KR20150073834A (ko) 반도체 디바이스의 ｆｉｎ 구조물
CN102024761A (zh) 用于形成半导体集成电路器件的方法
TWI613816B (zh) 半導體裝置及其製造方法
CN109427683A (zh) 形成半导体装置的方法
US20110012226A1 (en) Semiconductor device and method for manufacturing the same
US20130034929A1 (en) Method for Forming CMOS Image Sensors
CN103545185A (zh) 一种采用伪栅极制造半导体器件的方法
CN106298526B (zh) 准绝缘体上硅场效应晶体管器件的制作方法
CN104716035A (zh) 化学机械抛光的方法
CN106856190A (zh) 半导体结构的形成方法
CN104637881A (zh) 浅沟槽隔离结构的形成方法
CN103633008A (zh) 浅沟槽隔离制造方法
US9093560B2 (en) Gate height uniformity in semiconductor devices
CN104517884B (zh) 一种制作半导体器件的方法
CN103515286B (zh) 浅沟槽隔离结构的制造方法
US8273620B2 (en) Semiconductor integrated circuit device and related fabrication method
KR101056244B1 (ko) 반도체 소자의 제조방법
KR100561515B1 (ko) 반도체 소자의 소자분리막 형성 방법
CN105161414B (zh) 栅极硬掩模层的去除方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant