CN103294636A

CN103294636A - 集线器控制芯片

Info

Publication number: CN103294636A
Application number: CN2013101492704A
Authority: CN
Inventors: 林小琪; 曾纹郁
Original assignee: Via Technologies Inc
Current assignee: Via Technologies Inc
Priority date: 2012-05-09
Filing date: 2013-04-26
Publication date: 2013-09-11
Also published as: US20130304961A1

Abstract

一种集线器控制芯片，配置于一特定封装内。该集线器控制芯片包括多个传输模块以及多个接脚。这些接脚包括多个数据接脚群组，分别耦接于这些传输模块其中之一。每一该数据接脚群组包括一第一子群组、一第二子群组与一第三子群组。该第一子群组接收以及传送符合通用串行总线2.0规格的一第一差动对信号。该第二子群组接收符合通用串行总线3.0规格的一第二差动对信号。该第三子群组传送符合通用串行总线3.0规格的一第三差动对信号。这些接脚的总数量少于或等于52。

Description

集线器控制芯片

技术领域

本发明涉及一种集线器（HUB）控制芯片，特别特别是涉及提供一对四通用串行总线（Universal Serial Bus，USB）传输的一种集线器控制芯片。

背景技术

通用串行总线（Universal Serial Bus，USB）为连接外部设备的一种串行总线标准，其可支持热插拔（Hot plug）和即插即用(Plug and Play)等功能。

现今，USB2.0规格可提供低速、全速以及高速传输，其可分别支持最大1.5Mbps、12Mbps及480Mbps的数据量。然而，随着复杂功能的增加，电子产品需要更高速的USB传输速率，以便能更快速地从外部设备存取数据并执行相关的操作程序。

因此，USB实施论坛（USB Implementers Forum）制订了USB3.0的规格，其可同时提供超高速（SuperSpeed）以及非超高速（即USB2.0）的信息交换，其中超高速传输可支持最大5G bps的数据量。

目前，USB传输技术不仅已开发成熟且设计简单，且在传输速度上更可符合大多数周边装置的要求。然而，由于部分电子装置对于USB连接端口的提供数量有限制，例如笔记型计算机，因此可使用集线器（HUB）来扩充USB连接端口的数量。

发明内容

本发明提供一种集线器控制芯片，配置于一特定封装内。该集线器控制芯片包括：多个传输模块；以及多个接脚。这些接脚包括多个数据接脚群组，分别耦接于这些传输模块其中之一。每一该数据接脚群组包括：一第一子群组，用以接收以及传送符合通用串行总线2.0规格的一第一差动对信号；一第二子群组，用以接收符合通用串行总线3.0规格的一第二差动对信号；以及一第三子群组，用以传送符合通用串行总线3.0规格的一第三差动对信号。这些接脚的总数量少于或等于52。

再者，本发明提供一种集线器控制芯片，配置于一特定封装内。该集线器控制芯片包括：多个通用串行总线传输模块以及多个接脚。每一该通用串行总线传输模块包括：一通用串行总线2.0控制单元，用以接收以及传送符合通用串行总线2.0规格的一第一差动对信号；以及一通用串行总线3.0控制单元，用以接收符合通用串行总线3.0规格的一第二差动对信号以及传送符合通用串行总线3.0规格的一第三差动对信号。这些接脚设置于该特定封装的四侧。这些多个接脚包括多个数据接脚群组，个别耦接于对应的该通用串行总线传输模块，其中该数据接脚群组用以接收以及传送对应的该通用串行总线传输模块的该第一、第二与第三差动对信号。设置于该特定封装的每一侧的这些接脚的数量少于或等于13。

本发明的集线器控制芯片藉由小于特定数量的接脚(如总数量小于或等于52,或封装的每一侧的接脚的数量少于或等于13)，大大降低了实现一转四USB3.0集线器(USB3.04-ports HUB)的必要接脚（包括数据接脚、电源接脚、时钟接脚以及控制/测试接脚等）的数量，从而使本发明的集线器控制芯片仅需以较小的封装尺寸进行封装。此外,小于特定接脚数量的集线器控制芯片，可使印刷电路板的层数降低至两层。于是，可降低制造成本。

附图说明

图1是显示根据本发明一实施例所述的集线器控制芯片的示意图；

图2是显示根据本发明一实施例所述的具有48根接脚的集线器控制芯片的接脚示意图；

图3是显示图2中集线器控制芯片的接脚表的示范例；

图4是显示根据本发明一实施例所述的具有48根接脚的集线器控制芯片的接脚示意图；

图5是显示图4中集线器控制芯片的接脚表的示范例；

图6是显示根据本发明一实施例所述的具有52根接脚的集线器控制芯片的接脚示意图；

图7是显示图6中集线器控制芯片的接脚表的示范例；以及

图8是显示根据本发明一实施例所述的集线器控制芯片的电路布局图。

附图符号说明

10～主机；

20A、20B、20C、20D～USB装置；

100、200、300、400、500～集线器控制芯片；

112、122A、122B、122C、122D～USB2.0控制单元；

114、124A、124B、124C、124D～USB3.0控制单元；

110、120A-120D～USB传输模块；

130～处理单元；

140～时钟产生单元；

150～电压转换单元；

160～稳压器；

170～直流对直流转换器；

410～模拟部分；

420～逻辑核心部分；

CLK～时钟接脚；

CT～控制/测试接脚；

DG0、DG1、DG2、DG3、DG4～数据接脚群组；以及

PWR～电源接脚。

具体实施方式

为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并结合附图详细说明如下。

实施例：

图1是显示根据本发明一实施例所述的集线器控制芯片100的示意图。在图1中，集线器控制芯片100可设置在主机板或是独立的装置中。集线器控制芯片100包括多个通用串行总线（Universal Serial Bus，USB）传输模块110、120A-120D，处理单元130、时钟产生单元140以及电压转换单元150。在此实施例中，USB传输模块110为耦接于主机10的上行（upstream）传输模块，用以与主机10进行数据传输。此外，USB传输模块120A、120B、120C与120D为耦接于USB装置20A、20B、20C与20D的下行（downstream）传输模块，用以与所对应的USB装置进行数据传输。因此，上述的主机10可通过本实施例的集线器控制芯片100与四个USB装置进行数据传输。此外，集线器控制芯片100内的每一USB传输模块包括USB2.0控制单元以及USB3.0控制单元，其中USB2.0控制单元以及USB3.0控制单元为USB的物理层电路（包括模拟部分以及逻辑部分）。USB2.0控制单元用以接收与传送符合高速（High-Speed）、全速（Full-Speed）以及低速（Low-Speed）规格的差动对（differential pair）信号D+/D-。而USB3.0控制单元用以接收符合超高速（SuperSpeed）规格的差动对信号SSRX+/SSRX-以及传送符合超高速规格的差动对信号SSTX+/SSTX-。如图1所显示，USB传输模块110包括USB2.0控制单元112以及USB3.0控制单元114。USB传输模块120A包括USB2.0控制单元122A以及USB3.0控制单元124A。USB传输模块120B包括USB2.0控制单元122B以及USB3.0控制单元124B。USB传输模块120C包括USB2.0控制单元122C以及USB3.0控制单元124C而USB传输模块120D包括USB2.0控制单元122D以及USB3.0控制单元124D。上述USB2.0控制单元可耦接USB主机或USB装置的USB2.0差动对接脚，以传送或接收差动对（differential pair）信号D+/D-。上述USB3.0控制单元可耦接USB主机或USB装置的USB3.0差动对接脚，以接收差动对信号SSRX+/SSRX-，以及传送差动对信号SSTX+/SSTX-。以USB传输模块110为例来说明，USB2.0控制单元112可接收来自主机10的差动对信号D+/D-以及传送差动对信号D+/D-至主机10。而USB3.0控制单元114可接收来自主机10的差动对信号SSRX+/SSRX-以及传送差动对信号SSTX+/SSTX-至主机10。

在图1中，处理单元130耦接于USB传输模块110以及USB传输模块120A-120D，用以将来自主机10的USB数据传送至所指定的USB装置，并将来自USB装置20A、20B、20C或20D的USB数据传送至主机10。时钟产生单元140包括振荡器以及锁相回路(Phase Lock Loop)，用以根据时钟输入信号（例如外部晶体（crystal）所提供）而产生所需的时钟信号至集线器控制芯片100。电压转换单元150包括稳压器（regulator）160以及直流对直流转换器170。当无法从集线器控制芯片100外部提供3.3伏特的电压至集线器控制芯片100时，稳压器160可将来自符合USB规格的电源线VBUS的5伏特的电压降压为3.3伏特的电压而提供给集线器控制芯片100。在一实施例中，此3.3伏特的电压可供电至USB2.0控制单元112、122A、122B、122C与122D。在一实施例中，稳压器160可以是低压降（low drop out，LDO）线性稳压器。直流对直流转换器170可将来自电源线VBUS的5伏特的电压降压为具有低电压电平（例如1.25、1.2、1.15、1.1、1.05、1、0.95或0.9伏特）的电压而提供至集线器控制芯片100。在一实施例中，直流对直流转换器170供应的低电压电平的电压可提供至USB3.0控制单元114、124A、124B、124C与124D。该低电压电平值可根据实际应用而调整。也就是说，直流对直流转换器170可提供多种电平的电压，并可根据集线器控制芯片100的需求，而提供合适的低电压电平值。

在一实施例中，当3.3伏特的电压可由印刷电路板上的其他电路所提供时（即从集线器控制芯片100外部提供），处理单元130可将稳压器160失能（disable），使稳压器160停止供应3.3伏特的电压。值得注意的是，直流对直流转换器170此时仍为致能状态，而继续提供低电压电平的电压给集线器控制芯片100。在另一实施例中，若在印刷电路板上仅能提供5伏特的电压，而不提供3.3伏特的电压时，处理单元130此时则致能电压转换单元150内的稳压器160以及直流对直流转换器170，稳压器160以及直流对直流转换器170可根据5伏特的电压分别产生3.3伏特电压以及具有低电压电平的电压。由上述两实施例可得知，无论印刷电路板是否具有提供3.3伏特的电压的能力，本发明的集线器控制芯片100皆可适用。此外，在不同的工艺条件下，集线器控制芯片100可能需要不同低电压电平的电压。然而，印刷电路板可能无法提供集线器控制芯片100需要的特定低电压电平。本发明的集线器控制芯片100可由整合于内部的直流对直流转换器170提供需要的特定低电压电平。因此，在印刷电路板上不需要额外的电压转换器以及直流对直流转换器，可使印刷电路板的供应商降低成本。

图2是显示根据本发明一实施例所述的具有48根接脚的集线器控制芯片200的接脚示意图，而图3是显示图2中集线器控制芯片200的接脚表的示范例。在此实施例中，集线器控制芯片200配置在四侧扁平无引脚封装（Quad Flat No-lead Package，QFN）内，而该四侧扁平无引脚封装焊接于印刷电路板上，且该四侧扁平无引脚封装的每一侧210、220、230与240皆具有12根接脚。同时参考图1-3，48根接脚主要的功能可分为数据接脚、电源接脚PWR、时钟接脚CLK以及控制/测试接脚CT。数据接脚中，接脚1至接脚6形成数据接脚群组DG2、接脚7至接脚12形成数据接脚群组DG3、接脚14至接脚19形成数据接脚群组DG4、接脚28至接脚33形成数据接脚群组DG0而接脚41至接脚46形成数据接脚群组DG1。在一实施例中，上述的数据接脚群组DG0耦接图1的USB传输模块110，用以与主机10进行数据传输。数据接脚群组DG1、DG2、DG3、DG4可分别耦接于图1的USB传输模块120A、120B、120C与120D，用以与USB装置20A～20D进行数据传输。此外，每一数据接脚群组是由六根接脚所形成，其可分为三个子群组。数据接脚群组的第一子群组包括两接脚，用以收以及传送符合高速规格的差动对信号D+/D-。数据接脚群组的第二子群组包括两接脚，用以传送符合超高速规格的差动对信号SSTX+/SSTX-。数据接脚群组的第三子群组包括两接脚，用以接收符合超高速规格的差动对信号SSRX+/SSRX-。以数据接脚群组DG2当作例子来说明，第一子群组是由接脚1（HSD2-）与接脚2（HSD2+）所形成，其中第一子群组耦接于USB2.0控制单元122B，接收来自USB装置20B的差动对信号D+/D-以及传送差动对信号D+/D-至USB装置20B。第二子群组是由接脚3（SSTX2+）与接脚4（SSTX2-）所形成，耦接于USB3.0控制单元124B，可以传送差动对信号SSTX+/SSTX-至USB装置20B。第三子群组是由接脚5（SSRX2+）与接脚6（SSRX2-）所形成，耦接于USB3.0控制单元124B，可接收来自USB装置20B的差动对信号SSRX+/SSRX-。值得注意的是，第一、二与三子群组的排列顺序以及内部接脚的排列顺序仅是个例子，并非用以限定本发明。

此外，接脚20-23与接脚36-40为控制/测试接脚，可接收主机10发出控制或测试信号。例如，处理单元130可通过接脚21而接收到来自主机10的重置信号。此外，当集线器控制芯片200被主机设定在一串行周边接口（Serial Peripheral Interface，SPI）工作模式时，集线器控制芯片200可与串行周边接口进行数据传输。例如，处理单元130可通过接脚37-40与主机10或是印刷电路板上的其他元件进行串行周边接口（Serial Peripheral Interface，SPI）沟通。如图2与图3所示，在SPI工作模式时，接脚37-40为接收与输出SPI数据的接脚。接脚39则可用以传送时钟信号，接脚40则为选择线信号接脚。

再者，接脚36可耦接于印刷电路板上的元件（例如电阻），以作为电压参考，例如能隙（bandgap）电压。接脚34-35为时钟接脚，用以耦接于印刷电路板上的振荡晶体，其中接脚35用以接收来自外部振荡晶体的时钟输入信号，而接脚36用以提供时钟输出信号至外部振荡晶体。

在图2中，48根接脚并未包括任何接地接脚。在此实施例中，集线器控制芯片200通过裸焊盘（Exposed Pad，E-Pad）封装方式而接地。此外，集线器控制芯片200的电源接脚分为三种：用以提供5伏特电压的高压电源接脚、用以提供3.3伏特电压的中压电源接脚以及用以提供具有低电压电平的电压的低压电源接脚。在一实施例中，高压电源接脚25用以接收来自电源线VBUS的5伏特电压（VBUS）。在一实施例中，当3.3伏特电压是由外部电路(例如由印刷电路板)提供时，USB传输模块110、120A、120B、120C与120D可通过中压电源接脚24与48接收到3.3伏特电压。若3.3伏特电压是由稳压器160所提供(即外部电路不提供3.3伏特电时)，则中压电源接脚24与48可分别耦接于印刷电路板上的电容，以便稳压。低压电源接脚13、26、27与47皆耦接于直流对直流转换器170。其中，低压电源接脚26是输出接脚，用以将直流对直流转换器170产生的低电压电平的电压（例如1.25、1.2、1.15、1.1、1.05、1、0.95或0.9伏特）输出至低压电源接脚13、27与47。低压电源接脚13、27与47是输入接脚，用以接收具有低电压电平的电压。此外，低压电源接脚26通过一电感(图中未示)耦接于低压电源接脚13、27与47。该电感通常设置于印刷电路板上，用以在直流对直流转换器170的电压转换期间来储存能量。USB传输模块110、120A、120B、120C与120D可通过低压电源接脚13、27与47接收到具有低电压电平的电压。值得注意的是，低压电源接脚13、27与47分别设置在集线器控制芯片200的封装的不同侧。更特别地，低压电源接脚13、27与47设置于集线器控制芯片200的封装的不同角落。

在图2中，数据接脚群组DG2与DG3设置在集线器控制芯片200的封装的第一侧210。低压电源接脚13、数据接脚群组DG4与中压电源接脚24设置在集线器控制芯片200的封装的第二侧220。高压电源接脚25、中压电源接脚27与数据接脚群组DG0设置在集线器控制芯片200的封装的第三侧230。数据接脚群组DG1、低压电源接脚47与中压电源接脚48设置在集线器控制芯片200的封装的第四侧240。换言之，在图2的集线器控制芯片200中有一侧设置了两组数据接脚群组，而其他三侧分别设置了一组数据接脚群组。

此外，三根接收低电压电平电压的低压电源接脚13、27与47分别设置在仅具有一组数据接脚群组的其他三侧上。再者，两个中压电源接脚（即接脚24与48）设置在相对的角落（例如对角线）。

具体而言，三根低压电源接脚是以一特定排列方式设置在数据接脚群组DG0-DG4之间。如图2所显示，数据接脚群组DG2与DG3设置在低压电源接脚13与47之间、数据接脚群组DG4设置在低压电源接脚13与27之间以及数据接脚群组DG0与DG1设置在低压电源接脚27与47之间。藉此，这三根低压电源接脚13、27与47可提供五组数据接脚群组低电压电平电压。例如，低压电源接脚13可供电数据接脚群组DG3以及数据接脚群组DG4；低压电源接脚27可供电数据接脚群组DG0；以及，低压电源接脚47可供电数据接脚群组DG1以及数据接脚群组DG2。因此，集线器控制芯片200仅需要4个低压电源接脚即可完成整个集线器控制芯片200低电压供电，而使整个集线器控制芯片200的接脚数目可降低至48。上述4个低压电源接脚包括3个接收用的低压电源接脚13、27与47以及1个输出用的低压电源接脚26。上述的48个接脚数目包括30个数据接脚(5组数据接脚群组，每一数据接脚群组包括6个数据接脚)、9个控制/测试接脚(接脚20-23以及接脚36-40)、2个时钟接脚(接脚34、35)以及7个电源接脚(高压电源接脚25、中压电源接脚24、48以及低压电源接脚13、26、27与47)。

本发明使用前述的特定排列方式是为了使三根低压电源接脚13、27与47能供电至5组数据接脚群组。以图2的排列为例，其特定排列方式为DG2、DG3、PWR(接脚13)、DG4、PWR(接脚27)、DG0、DG1以及PWR(接脚47)。也就是说，该特定排列方式为至少一个低压电源接脚邻近两组数据接脚群组之间，且该低压电源接脚用以供电其所邻近的两组数据接脚群组。如图2所示，在该实施例中，有2个低压电源接脚邻近两组数据接脚群组之间：电源接脚13邻近数据接脚群组DG3和DG4，电源接脚47邻近数据接脚群组DG1和DG2。请注意，上述的特定排列方式仅包括低压电源接脚以及数据接脚群组，而不包括控制/测试接脚、时钟接脚、高压电源接脚以及中压电源接脚的排列。此外，在该特定排列方式中，每一低压电源接脚分别紧邻一组数据接脚群组，分别用以供电紧邻的该组数据接脚群组。此外，根据该特定排列方式，使用者可调整集线器控制芯片200的接脚的相对或是绝对位置，例如将相邻两接脚或是两数据接脚群组对调或是将接脚的顺序进行旋转或移动。

图4是显示根据本发明一实施例所述的具有48根接脚的集线器控制芯片500的接脚示意图，而图5是显示图4中集线器控制芯片500的接脚表的示范例。与图2的集线器控制芯片200相较，其差异在于集线器控制芯片500的数据接脚群组DG3与数据接脚群组DG4位置互换；控制/测试接脚37-40与数据接脚群组DG1位置互换；以及，电源接脚48与电源接脚47位置互换。其余皆为相同，就不在此赘述。虽然图4的集线器控制芯片500与图2的集线器控制芯片200接脚排列不同，但数据接脚群组以及低压电源接脚仍具有相同的特定排列方式，如图2的说明所述。

图6是显示根据本发明一实施例所述的具有52根接脚的集线器控制芯片300的接脚示意图，而图7是显示图6中集线器控制芯片300的接脚表的示范例。在此实施例中，集线器控制芯片300配置在四侧扁平无引脚封装内，而该四侧扁平无引脚封装焊接于印刷电路板上，且该四侧扁平无引脚封装的每一侧310、320、330与340具有13根接脚。相似地，52根接脚主要的功能可分为数据接脚、电源接脚PWR、时钟接脚CLK以及控制/测试接脚CT。如先前所描述，数据接脚群组DG0、DG1、DG2、DG3、DG4分别对应于图1的USB传输模块110、120A、120B、120C与120D。此外，每一数据接脚群组是由六根接脚所形成，其可分为三个子群组。值得注意的是，第一、二与三子群组的排列顺序以及内部接脚的排列顺序仅是个例子，并非用以限定本发明。相较于图2的集线器控制芯片200，集线器控制芯片300还包括用以接收3.3伏特电压的两根中压电源接脚（接脚15与40）以及用以接收具有低电压电平的电压的两根低压电源接脚（例如接脚7与39）。低压电源接脚7、14、28、29、39与51皆耦接于直流对直流转换器170。其中，低压电源接脚28是输出接脚，用以将直流对直流转换器170产生的低电压电平的电压（例如1.25、1.2、1.15、1.1、1.05、1、0.95或0.9伏特）输出至低压电源接脚7、14、29、39与51。低压电源接脚7、14、29、39与51是输入接脚，用以接收具有低电压电平的电压。此外，低压电源接脚28通过一电感(图中未示)耦接于低压电源接脚7、14、29、39与51。该电感通常设置于印刷电路板上，用以在直流对直流转换器170的电压转换期间来储存能量。USB传输模块110、120A、120B、120C与120D可通过低压电源接脚7、14、29、39与51接收到具有低电压电平的电压，而USB传输模块110、120A、120B、120C与120D可通过中压电源接脚15、26、40与52接收到3.3伏特的电压。

在图6中，数据接脚群组DG2与DG3以及低压电源接脚7设置在集线器控制芯片300的第一侧310。低压电源接脚14、中压电源接脚15、数据接脚群组DG4与中压电源接脚26设置在集线器控制芯片300的第二侧320。高压电源接脚27、中压电源接脚29、数据接脚群组DG0与低压电源接脚39设置在集线器控制芯片300的封装的第三侧330。中压电源接脚40、数据接脚群组DG1、低压电源接脚51与中压电源接脚52设置在集线器控制芯片300的封装的第四侧340。值得注意的是，每一低压电源接脚7、14、29、39与51分别设置在两数据接脚群组之间。此外，在图3的集线器控制芯片300中，有两组数据接脚群组设置在同一侧，而其他三侧分别设置了一组数据接脚群组。

综上所述，本发明图2的集线器控制芯片200、图4的集线器控制芯片500以及图6的集线器控制芯片300的接脚数量均小于或等于52，还可将接脚数量做到低至48，该集线器控制芯片大大降低了实现一转四USB3.0集线器(USB3.04-ports HUB)的必要接脚（包括数据接脚、电源接脚、时钟接脚以及控制/测试接脚等）的数量。在扁平无引脚封装时，设置于封装的四侧中每一侧的接脚数量均少于或等于13，可设置于6x6毫米的封装尺寸的四侧中。相较于现有技术中接脚数量较多的集线器控制芯片(例如具有64、68、76、80或88根接脚)，在进行扁平无引脚封装时，需要至少8x8毫米的封装尺寸。因此本发明的集线器控制芯片可降低封装尺寸以及封装成本。此外，藉由根据先前所描述的接脚的排列方式来安排印刷电路板的走线，可使印刷电路板的层数降低至两层。于是，可降低制造成本。

图8是显示根据本发明一实施例所述的集线器控制芯片400的电路布局图。集线器控制芯片400包括模拟部分410以及逻辑核心部分420。在此实施例中，模拟部分410设置在集线器控制芯片400的***，并包围着逻辑核心部分420。于是，来自电源接脚（例如高压、中压与低压电源接脚）的电源电压（5伏特、3.3伏特与低电压电平的电压）可以平均地分配至模拟部分410以及逻辑核心部分420的各电路内。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，本领域的技术人员，在不脱离本发明的精神和范围的前提下，可作些许的更动与润饰，因此本发明的保护范围是以本发明的权利要求为准。

Claims

1.一种集线器控制芯片，配置于一特定封装内，包括：

多个传输模块；以及

多个接脚，包括：

多个数据接脚群组，分别耦接于这些传输模块其中之一，其中每一该数据接脚群组包括：

一第一子群组，用以接收以及传送符合通用串行总线2.0规格的一第一差动对信号；

一第二子群组，用以接收符合通用串行总线3.0规格的一第二差动对信号；以及

一第三子群组，用以传送符合通用串行总线3.0规格的一第三差动对信号，

其中这些接脚的总数量少于或等于52。

2.如权利要求1所述的集线器控制芯片，其中这些接脚还包括：

一高压电源接脚；

多个中压电源接脚；以及

多个低压电源接脚，

其中施加在该高压电源接脚的一第一电压大于施加在这些中压电源接脚的一第二电压，以及该第二电压大于施加在这些低压电源接脚的一第三电压，

其中这些中压电源接脚的数量小于这些低压电源接脚的数量，以及这些低压电源接脚的数量小于或等于5。

3.如权利要求2所述的集线器控制芯片，还包括：

一稳压器，耦接于该高压电源接脚以及这些中压电源接脚，用以将该第一电压降压为该第二电压；以及

一直流对直流转换器，耦接于该高压电源接脚以及这些低压电源接脚，用以将该第一电压降压为该第三电压。

4.如权利要求2所述的集线器控制芯片，其中该多个传输模块各包括：

一通用串行总线2.0控制单元，其中该通用串行总线2.0控制单元是由该第二电压所供电；以及

一通用串行总线3.0控制单元，其中该通用串行总线3.0控制单元是由该第三电压所供电。

5.如权利要求2所述的集线器控制芯片，其中这些传输模块包括一第一传输模块、一第二传输模块、一第三传输模块、一第四传输模块与一第五传输模块，当这些接脚的总数量等于48且这些低压电源接脚的数量等于3时，对应于该第一与第二传输模块的这些数据接脚群组设置在这些低压电源接脚的一第一低压电源接脚以及一第二低压电源接脚之间，而对应于该第三传输模块的该数据接脚群组设置在这些低压电源接脚的该第一低压电源接脚以及一第三低压电源接脚之间，以及对应于该第四与第五传输模块的这些数据接脚群组设置在这些低压电源接脚的该第三低压电源接脚以及该第二低压电源接脚之间。

6.如权利要求2所述的集线器控制芯片，其中当这些接脚的总数量等于48且这些低压电源接脚的数量等于3时，这些低压电源接脚的至少其中之一邻近于两数据接脚群组之间。

7.如权利要求2所述的集线器控制芯片，其中这些传输模块包括一第一传输模块、一第二传输模块、一第三传输模块、一第四传输模块与一第五传输模块，其中该特定封装具有四侧，以及当这些接脚的总数量等于48或52时，对应于该第一与第二传输模块的这些数据接脚群组设置在该特定封装的一第一侧、对应于该第三传输模块的该数据接脚群组设置在该特定封装的一第二侧、对应于该第四传输模块的该数据接脚群组设置在该特定封装的一第三侧以及对应于该第五传输模块的该数据接脚群组设置在该特定封装的一第四侧。

8.如权利要求7所述的集线器控制芯片，其中当这些接脚的总数量等于48且这些低压电源接脚的数量等于3时，这些低压电源接脚的一第一低压电源接脚设置在该特定封装的该第二侧、这些低压电源接脚的一第二低压电源接脚设置在该特定封装的该第三侧以及这些低压电源接脚的一第三低压电源接脚设置在该特定封装的该第四侧。

9.如权利要求1所述的集线器控制芯片，其中这些传输模块其中的一个用以耦接于一主机的一上行传输模块，其余这些传输模块用以分别耦接于一通用串行总线装置的一下行传输模块。

10.如权利要求9所述的集线器控制芯片，还包括：

一时钟产生单元，耦接于这些接脚的一第一时钟接脚以及一第二时钟接脚，用以根据来自该第一时钟接脚的一时钟输入信号而提供至少一时钟信号至该上行传输模块以及这些下行传输模块。

11.如权利要求1所述的集线器控制芯片，其中这些接脚不包括一接地接脚。

12.如权利要求1所述的集线器控制芯片，其中该特定封装为四侧扁平无引脚封装。

13.一种集线器控制芯片，配置于一特定封装内，包括：

多个通用串行总线传输模块，其中每一该通用串行总线传输模块包括：

一通用串行总线2.0控制单元，用以接收以及传送符合通用串行总线2.0规格的一第一差动对信号；以及

一通用串行总线3.0控制单元，用以接收符合通用串行总线3.0规格的一第二差动对信号以及传送符合通用串行总线3.0规格的一第三差动对信号；以及

多个接脚，设置于该特定封装的四侧，其中这些多个接脚包括：

多个数据接脚群组，个别耦接于对应的该通用串行总线传输模块，其中该数据接脚群组用以接收以及传送对应的该通用串行总线传输模块的该第一、第二与第三差动对信号，

其中设置于该特定封装的每一侧的这些接脚的数量少于或等于13。

14.如权利要求13所述的集线器控制芯片，其中每一该数据接脚群组包括：

一第一子群组，耦接于对应的该通用串行总线传输模块的该通用串行总线2.0控制单元，用以接收以及传送该第一差动对信号；

一第二子群组，耦接于对应的该通用串行总线传输模块的该通用串行总线3.0控制单元，用以接收该第二差动对信号；以及

一第三子群组，耦接于对应的该通用串行总线传输模块的该通用串行总线3.0控制单元，用以传送该第三差动对信号。

15.如权利要求13所述的集线器控制芯片，其中这些通用串行总线传输模块的一个耦接于一主机，以及其余这些通用串行总线传输模块分别耦接于一通用串行总线装置。

16.如权利要求13所述的集线器控制芯片，其中这些接脚还包括：

一高压电源接脚；

多个中压电源接脚；以及

多个低压电源接脚，

17.如权利要求16所述的集线器控制芯片，还包括：

18.如权利要求16所述的集线器控制芯片，其中其中该通用串行总线2.0控制单元是由该第二电压所供电，该通用串行总线3.0控制单元是由该第三电压所供电。

19.如权利要求16所述的集线器控制芯片，其中当这些接脚的总数量等于48且这些第三电源接脚的数量等于3时，对应于这些通用串行总线传输模块的一第一模块以及一第二模块的这些数据接脚群组设置在这些低压电源接脚的一第一低压电源接脚以及一第二低压电源接脚之间，而对应于这些通用串行总线传输模块的一第三模块的该数据接脚群组设置在这些低压电源接脚的该第一低压电源接脚以及一第三低压电源接脚之间，以及对应于这些通用串行总线传输模块的一第四模块以及一第五模块的这些数据接脚群组设置在这些低压电源接脚的该第三低压电源接脚以及该第二低压电源接脚之间。

20.如权利要求16所述的集线器控制芯片，其中当这些接脚的总数量等于48且这些低压电源接脚的数量等于3时，这些低压电源接脚的至少其中之一邻近于两数据接脚群组之间。