CN117097165A - 用于次级受控有源钳位反激式（acf）模式的驱动方案 - Google Patents

用于次级受控有源钳位反激式（acf）模式的驱动方案 Download PDF

Info

Publication number
CN117097165A
CN117097165A CN202310565393.XA CN202310565393A CN117097165A CN 117097165 A CN117097165 A CN 117097165A CN 202310565393 A CN202310565393 A CN 202310565393A CN 117097165 A CN117097165 A CN 117097165A
Authority
CN
China
Prior art keywords
fet
level
secondary side
pulse
active clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310565393.XA
Other languages
English (en)
Inventor
拉杰什·凯里
阿伦·哈梅斯拉
哈里翁·拉伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN117097165A publication Critical patent/CN117097165A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/342—Active non-dissipative snubbers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/2176—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only comprising a passive stage to generate a rectified sinusoidal voltage and a controlled switching element in series between such stage and the output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供了用于次级受控有源钳位反激式(ACF)模式的驱动方案。描述了控制次级受控有源钳位转换器中的有源钳位场效应晶体管(FET)和初级侧FET。在一个实施方式中，装置包括：耦接至变压器的初级侧FET；以及布置在变压器的初级侧上的有源钳位FET。次级侧控制器被配置成：跨相同的电流隔离势垒来控制有源钳位FET和初级侧FET。

Description

用于次级受控有源钳位反激式(ACF)模式的驱动方案
技术领域
本发明总体上涉及用于次级受控有源钳位反激式(ACF)模式的驱动方案，并且具体地，涉及次级侧受控交流至直流(AC-DC)转换器、交流至直流(AC-DC)电力适配器设备及其方法。
背景技术
各种电子设备(例如，诸如智能电话、平板、笔记本计算机、膝上型计算机、集线器、充电器、适配器等)被配置成根据在通用串行总线(USB)电力传输(USB-PD)规范的各种修订版本中定义的USB电力传输协议通过USB连接器传递电力。例如，电力适配器可以包括交流至直流(AC-DC)转换器，该交流至直流转换器可以包括一个或更多个集成的USB电力传输(PD)控制器，例如支持动态可变开关频率的初级侧控制器和次级侧控制器。
发明内容
本发明提供了一种次级侧受控交流至直流(AC-DC)转换器，所述次级侧受控交流至直流(AC-DC)转换器包括：初级侧场效应晶体管(FET)；次级侧FET；变压器，所述变压器耦接至所述初级侧FET和所述次级侧FET；有源钳位FET，所述有源钳位FET耦接至所述初级侧FET，其中，所述有源钳位FET被布置在所述变压器的初级侧上；以及次级侧控制器，所述次级侧控制器耦接至所述变压器，其中，所述次级侧控制器被配置成跨相同的电流隔离势垒来控制所述有源钳位FET和所述初级侧FET。
本发明提供了一种方法，所述方法包括：由次级侧受控交流至直流(AC-DC)反激式转换器中的次级侧控制器生成控制信号；由所述次级侧控制器基于所述控制信号使用第一信号电平的第一脉冲来控制耦接至所述次级侧受控AC-DC反激式转换器的反激式变压器的初级侧的初级侧场效应晶体管(FET)；以及由所述次级侧控制器基于所述控制信号使用第二信号电平的第二脉冲来控制所述反激式变压器的初级侧上的有源钳位FET，所述第二信号电平与所述第一信号电平不同。
本发明提供了一种交流至直流(AC-DC)电力适配器设备，所述交流至直流(AC-DC)电力适配器设备包括：USB-C连接器；变压器，所述变压器耦接在AC端子与DC端子之间，所述变压器用于在所述AC端子与所述DC端子之间具有电流隔离的情况下将所述AC端子上的AC电力转换为所述DC端子上的DC电力；初级侧场效应晶体管(FET)；次级侧FET；次级侧控制器；有源钳位FET，所述有源钳位FET耦接至所述次级侧控制器，其中，所述有源钳位FET被布置在所述变压器的初级侧上；以及次级侧控制器，所述次级侧控制器耦接至所述变压器，其中，所述次级侧控制器用于跨相同的电流隔离势垒控制所述有源钳位FET和所述初级侧FET。
附图说明
在附图的各图中，通过示例而非限制的方式示出了本公开内容。
图1是根据一个实施方式的通过从次级侧到初级侧的与初级侧电力开关相同的电流隔离势垒利用次级受控有源钳位控制的次级受控转换器的框图。
图2是根据一个实施方式的具有次级侧控制器的次级受控反激式转换器的框图，该次级侧控制器通过相同的电流隔离势垒来控制初级侧上的有源钳位场效应晶体管(FET)和初级侧FET。
图3A是根据至少一个实施方式的具有第一双电平脉冲变压器驱动方案的驱动器电路***的框图。
图3B是示出根据至少一个实施方式的具有图3A的第一双电平脉冲变压器驱动方案的驱动器电路***的脉冲的图。
图4A是根据至少一个实施方式的具有第二双电平脉冲变压器驱动方案的驱动器电路***的框图。
图4B是示出根据至少一个实施方式的具有图4A的第二双电平脉冲变压器驱动方案的驱动器电路***的脉冲的图。
图5A是根据至少一个实施方式的具有第三双电平脉冲变压器驱动方案的驱动器电路***的框图。
图5B是示出根据至少一个实施方式的具有图5A的第三双电平脉冲变压器驱动方案的驱动器电路***的脉冲的图。
图6A是根据一个实施方式的有源钳位N沟道场效应晶体管(NFET)的电路的框图。
图6B是根据一个实施方式的有源钳位P沟道场效应晶体管(PFET)的电路的框图。
图7是根据一个实施方式的用于通过电流隔离势垒从次级侧控制器发送控制信号以控制初级侧上的有源钳位FET的USB-PD电力适配器的示意图。
图8是示出根据一些实施方式的用于在USB电力传输中使用的具有次级受控有源钳位FET和初级侧FET的USB设备的***的框图。
图9是根据一个实施方式的由次级侧控制器跨电流隔离势垒控制初级侧上的有源钳位FET的方法的流程图。
具体实施方式
以下描述阐述了许多具体细节诸如具体***、部件、方法等的示例，以提供对本文针对诸如在USB电力传输应用中使用的、驱动有源钳位反激式(ACF)模式的次级受控反激式转换器所描述的技术的各种实施方式的良好理解。然而，对于本领域技术人员将明显的是，可以在没有这些具体细节的情况下实践至少一些实施方式。在其他实例中，为了避免使本文所描述的技术不必要地模糊，未详细描述公知的部件、元件或方法，而是以简单的框图格式来呈现公知的部件、元件或方法。因此，在下文中阐述的具体细节仅是示例性的。特定实现方式可以根据这些示例性细节而变化，并且仍然被认为在本发明的精神和范围内。
在描述中对“实施方式”、“一个实施方式”、“示例实施方式”、“一些实施方式”和“各种实施方式”的引用意指结合实施方式描述的特定特征、结构、步骤、操作或特性被包括在本发明的至少一个实施方式中。此外，在描述中各种地方出现的短语“实施方式”、“一个实施方式”、“示例实施方式”、“一些实施方式”和“各种实施方式”不一定都指的是相同的实施方式。
描述包括对附图的参照，这些附图形成具体实施方式的一部分。附图示出了根据示例性实施方式的图示。在本文也可以被称为“示例”的这些实施方式以足够详细的方式被描述，以使得本领域那些技术人员能够实践本文所描述的要求保护的主题的实施方式。在不脱离所要求保护的主题的范围和精神的情况下，可以对实施方式进行组合，可以利用其他实施方式，或者可以对结构、逻辑和电气作出改变。应当理解，本文所描述的实施方式并不旨在限制主题的范围，而是使本领域技术人员能够实践、制造和/或使用本主题。
本文描述了用于在USB电力传输(USB-PD)中在耦接至电子设备中的电力线的次级受控反激式转换器中跨双电平脉冲变压器使用次级侧控制器来控制有源钳位FET和初级侧FET的技术的各种实施方式。这样的电子设备的示例包括但不限于个人计算机(例如，膝上型计算机、笔记本计算机等)、移动计算设备(例如，平板、平板计算机、电子阅读器设备等)、移动通信设备(例如，智能电话、移动电话、个人数字助理、消息收发设备、掌上电脑等)、连接和充电设备(例如，集线器、扩展坞、适配器、充电器等)、音频/视频/数据记录和/或播放设备(例如，摄像装置、录音机、手持式扫描仪、监视器等)以及可以使用USB连接器(接口)进行通信、电池充电和/或电力传输的其他类似的电子设备。本文描述的实施方式可以用于：AC至DC电力适配器；以600kHz频率进行操作的基于GaN的电力适配器；具有初级侧控制器或次级侧控制器的电力适配器；以诸如准谐振模式(QR)、不连续导电模式(DCM)、连续导电模式(CCM)等的操作模式进行操作的电力适配器。本文描述的实施方式可以连同C型PD能力一起用于电力适配器解决方案。这些实施方式允许更有效的性能，使得能够通过由次级侧控制器接合有源钳位FET来使用更低额定值并且因而更便宜的FET，该次级侧控制器基于次级侧上的参数来确定使有源钳位FET导通/关断。有源钳位还可以帮助减少电磁干扰(EMI)，这有助于减少输入端上的滤波器。
USB使能的电子设备或***可以符合至少一个发行版本的USB规范。这样的USB规范的示例包括但不限于USB规范修订版本2.0、USB 3.0规范、USB 3.1规范和/或其各种补充(例如，诸如便携式(On-The-Go)或OTG)、版本和勘误表。USB规范通常限定设计和构建标准通信***和***设备所需的差分串行总线的特征(例如，属性、协议定义、交易类型、总线管理、编程接口等)。例如，USB使能的***设备通过USB使能的主机设备的USB端口附接至该主机设备以形成USB使能的***。USB 2.0端口包括5V的电力电压线(表示为VBUS)、数据线的差分对(表示为D+或DP以及D-或DN)以及用于电力返回的接地线(表示为GND)。USB 3.0端口也提供VBUS线、D+线、D-线和GND线用于向下兼容USB 2.0。另外，为了支持较快的差分总线(USB超高速总线)，USB 3.0端口还提供了发送器数据线的差分对(表示为SSTX+和SSTX-)、接收器数据线的差分对(表示为SSRX+和SSRX-)、用于供电的电力线(表示为DPWR)和用于电力返回的接地线(表示为DGND)。USB 3.1端口提供与USB 3.0端口相同的线以向下兼容USB2.0和USB 3.0通信。仍然，它通过被称为增强型超高速的一系列特征扩展了超高速总线的性能。
在USB C型规范的各种发行版本和/或版本(例如，诸如发行版本1.0、发行版本1.1等)中定义了用于USB连接器的最新技术，被称为USB C型。USB C型规范定义了可以支持通过在USB-PD规范的各种修订版本/版本中定义的较新的USB电力传输协议进行的USB通信以及电力传输的C型插座、C型插头和C型线缆。USB C型功能和要求的示例可以包括但不限于根据USB 2.0和USB 3.0/USB 3.1/USB 3.2的数据和其他通信、C型线缆的机电定义和性能要求、C型插座的机电定义和性能要求、C型插头的机电定义和性能要求、C型对传统线缆组件和适配器的要求、基于C型的设备检测和接口配置的要求、C型连接器(也称为USB-C连接器)的优化的电力传输的要求等。根据USB C型规范，C型端口提供VBUS线、D+线、D-线、GND线、SSTX+线、SSTX-线、SSRX+线和SSRX-线等。另外，C型端口还提供用于边带功能的信令的边带使用(表示为SBU)线以及用于发现、配置和管理在C型线缆上的连接的配置信道(表示为CC)线。C型端口可以与C型插头和/或C型插座相关联。C型插头和C型插座被设计为无论插头到插座的取向如何均可以操作的可逆对以便于使用。因此，被布置为标准C型插头或插座的标准USB C型连接器针对以下提供引脚：四根VBUS线、四根接地返回(GND)线、两根D+线(DP1和DP2)、两根D-线(DN1和DN2)、两根SSTX+线(SSTXP1和SSTXP2)、两根SSTX-线(SSTXN1和SSTXN2)、两根SSRX+线(SSRXP1和SSRXP2)、两根SSRX-线(SSRXN1和SSRXN2)、两根CC线(CC1和CC2)以及两根SBU线(SBU1和SBU2)等。
一些USB使能的电子设备可能符合特定修订版本和/或特定版本的USB-PD规范(例如，诸如修订版本1.0、修订版本2.0等或其后续修订版本/版本)。USB-PD规范定义了下述标准协议，该标准协议被设计成通过USB C型端口在单根USB C型线缆上提供更灵活的电力传输以及数据通信来使得USB使能设备的功能最大化。USB-PD规范还描述了用于管理在USB C型线缆上以高达100W功率进行电力传输所必需的架构、协议、电力供应行为、参数和线缆。根据USB-PD规范，与在旧USB规范(例如，USB 2.0规范、USB 3.1规范、USB电池充电规范Rev.1.1/1.2等)中允许的电流和/或电压相比，具有USB C型端口的设备(例如，USB使能的设备)可以通过USB C型线缆协商较多电流以及/或者较高或较低电压。例如，USB-PD规范定义了可以在一对USB使能的设备之间协商的电力传输合同(PD合同)的要求。PD合同可以指定两个设备都可以接纳的电力水平和电力传递方向两者，并且可以根据任一设备的请求和/或响应于各种事件和条件诸如电力角色交换、数据角色交换、硬复位、电源故障等(例如，在不拔出设备的情况下)动态地重新协商。
根据USB-PD规范，电子设备通常被配置成通过USB VBUS线上配置的电力路径将电力传输至另一设备。提供电力的设备通常被称为(或包括)“提供者”(或电源)，而消耗电力的设备通常被称为(或包括)“消耗者”(或电力接收器)。电力路径通常包括在VBUS线上串联耦接并且被配置成导通和关断电力传输的电力开关。
USB-PD电源可以被配置成从交流(AC)电力适配器或另一AC源汲取电力。因此，作为交流至直流(AC-DC)转换的一部分，一些实现方式可以在VBUS线的电源侧上使用大容量电容器，以去除电力信号的AC分量。基于电流条件和电压条件的分析以及故障的检测，电力开关(也称为电力FET)的导通和关断可以允许进一步的电路保护。
在一个反激式转换器中，有源钳位FET由初级侧控制器驱动。然而，次级受控反激式转换器中的初级侧控制器被设计成没有太多智能，这是因为向初级侧控制器添加的任何智能都会导致：由于较高的技术节点而引起的较大的芯片面积，这会导致较高的成本；由于智能逻辑电路***需要较多的熔丝或非易失性存储器而引起的较高的掩模计数，这会导致较高的成本；以及由于附加电路而引起的较高的电力损耗(在较高电压下获取的电流)。因此，为了驱动有源钳位FET，初级侧控制器可以使用与用于驱动初级侧FET的波形信号异相180度的波形信号。在这样的设置中，有源钳位FET的接合时间可能比必要的更长，从而导致能量浪费和效率降低。此外，初级侧控制器无法访问与电力输出上的负载要求相关的电气参数。因此，初级侧控制器不能确定接合有源钳位FET是否可能有益或者不能确定有源钳位FET的切换的持续时间(例如，有源钳位FET导通的持续时间和有源钳位FET关断的持续时间)，这可能会由于不必要的栅极切换而导致附加的损耗。
初级侧与次级侧之间需要高速通信链路，以通过次级侧控制(SSC)反激式控制器来控制初级侧上的初级侧FET。该链路的延迟对于零电压切换(ZVS)和谷值切换是重要的，这是因为延迟会影响效率。脉冲变压器(PT)是可以在SSC反激式转换器中的初级侧与次级侧之间充当通信链路的部件。类似地，将需要高速通信链路来控制ACF模式。如果初级侧FET和有源钳位反激式FET(ACF FET)两者都受到控制，则次级侧控制(SSC)反激式控制器需要传输两个不同的栅极信号——一个用于ACF FET，并且另一个用于初级侧FET。信号需要从次级侧传输至初级侧，对两个栅极信号之间的死区时间具有关键的定时要求，例如这两个栅极信号之间小于50纳秒。尽管两个PT可以用于两个栅极信号，但是两个PT将使实现成本、板空间和材料清单(BOM)加倍。例如，BOM增加以在初级侧和次级侧二者上设置两个脉冲变压器、两个单独的驱动器和用于ACF模式的额外端子。此外，管理变压器之间的相对延迟将是至关重要的，这是因为它会影响转换器的效率或可能发生故障。
本文描述了相较于常规的反激式转换器、通过使用双电平脉冲变压器从次级受控转换器中的次级侧控制器控制有源钳位FET和初级侧FET来提高效率的技术的各种实施方式。本文描述的次级受控有源钳位控制的实施方式可以通过从次级侧控制器控制有源钳位FET和初级侧FET来解决上面提及的挑战和其他挑战而无需上述附加的逻辑和电路以及复杂的协议。本文描述的实施方式可以使用双电平脉冲变压器驱动方案，通过该方案，次级受控转换器可以控制ACF和初级开关两者，而不需要任何新的外部部件，同时满足ACF的定时要求。在一些实施方式中，本文描述的次级受控有源钳位可以用于次级受控反激式转换器。替选地，次级受控有源钳位可以用于其他次级受控转换器。在一些实施方式中，次级受控有源钳位可以相较于传统的反激式转换器将效率提高3％至4％。在一些实施方式中，次级侧控制器可以提供用于控制初级侧上的有源钳位FET的控制信号。在一些实施方式中，初级侧上的有源钳位FET可以被控制成跟随次级侧FET的同步整流导通/关断周期。在一些实施方式中，代替使用单独的脉冲变压器来切换有源钳位FET，可以使用来自次级侧的同步栅极整流器脉冲来生成由双电平脉冲变压器发送的双电平信号，以通过相同的通信链路切换有源钳位FET和初级侧FET。
在至少一个实施方式中，双电平脉冲变压器可以使用幅度调制驱动方案。在驱动方案中，低电压电平可以是用于经由双电平脉冲变压器发送关于ACF FET的信息以导通和关断的较低电压(LV)电平。高电压(HV)电平可以是用于经由相同的双电平脉冲变压器发送关于初级侧FET的信息以导通和关断的较高电压电平。如上所述，由于用于初级侧FET和ACFFET的板部件和端子是相同的，因此不存在附加的外部部件、板部件或端子。双电平脉冲变压器可以耦接在次级侧控制器与有源钳位FET之间，以控制有源钳位FET。例如，硬件受控方案或固件受控方案可以使用跨电流隔离势垒诸如跨脉冲变压器给出的多个连续脉冲(例如，+ve脉冲或-ve脉冲)来限定控制信号，以从次级侧控制器控制有源钳位FET和初级侧FET。在这些实施方式中，次级侧控制器通过相同的双电平变压器驱动有源钳位FET和初级侧FET。次级侧控制器还可以访问次级侧上的电气参数(例如，次级侧上的线路/负载信息)，并且可以使用这些参数来确定导通有源钳位FET是否有益。次级侧控制器可以延迟有源钳位FET的导通以避免交叉传导，或者提前关断有源钳位FET以防止有源钳位FET保持导通时间过长。如果次级侧控制器确定接合有源钳位FET是有益的，则它可以跨双电平脉冲变压器将控制信号发送至有源钳位FET以使有源钳位FET导通。如上所述，初级侧控制器不能确定接合有源钳位FET是否可能有益或不能确定有源钳位FET的切换的持续时间(例如，有源钳位FET导通的持续时间和有源钳位FET关断的持续时间)，这可能会由于不必要的栅极切换而导致附加的损耗。然而，次级侧控制器可以确定接合有源钳位FET是否可能有益或确定有源钳位FET的切换的持续时间，包括有源钳位FET导通的持续时间和有源钳位FET关断的持续时间。
在至少一个实施方式中，第一驱动方案具有在驱动器上使用的两个供应以进行幅度调制。在该方案中，具有不同电压电平的两个供应用于驱动脉冲变压器上的两个电平。例如，HV供应可以将第一芯片供应Vddd(例如，3V至5V)用于HV电平，并且LV供应可以将第二芯片供应Vccd(例如，1.65V至1.95V)或内部生成的供应用于LV电平。在该驱动方案中，利用第一电平脉冲HV+ve电平脉冲进行接地至Vddd切换，使初级侧FET导通。利用第一电平脉冲HV-ve电平脉冲进行Vddd至接地切换，使初级侧FET关断。利用第二电平脉冲LV+ve电平进行接地至Vccd切换，使ACF FET导通。利用第二电平脉冲LV-ve电平进行Vccd至接地切换，使ACFFET关断。
在至少一个实施方式中，第二驱动方案具有在驱动器上使用的信号供应(例如，Vddd 3V至5V)以进行幅度调制。特别地，第二驱动方案可以使用驱动器上的中间电平(或中电平)来进行幅度调制。在该第二驱动方案中，使用可编程电压供应Vddd-IR来创建中电平，以用于驱动双电平脉冲变压器上的两个电平。在该驱动方案中，单个脉冲-ve电平用于使ACF FET或初级侧FET关断。利用第一电平脉冲HV+ve电平脉冲进行接地至Vddd切换，使初级侧FET导通。利用第二电平脉冲LV+ve电平脉冲进行中电平至Vddd切换，使ACF FET导通。利用第二脉冲LV-ve电平进行Vddd至中电平切换，使有源钳位FET关断或初级侧FET关断。第二驱动方案可以提供可靠的钳位中电平电压作为HV接地电平。应当注意的是，在单个变压器上进行多级代码的通信会带来错误通信的风险。例如，LV电平可以被解释为HV电平。变压器的谐振现象会进一步加剧这种情况。通过控制脉冲-ve的幅度电压电平来生成中电平钳位电压以消除这种影响，用于使初级开关关断。它可以确保正脉冲+ve LV(HV)信号总是在负脉冲-ve LV(HV)信号之后。在至少一个实施方式中，中电平电压是可编程的并且可以被改变以增加HV信令与LV信令之间的噪声容限以及对LV信令的谐振。在至少一个实施方式中，来自次级侧的校准回路可以用于设置或编程LV峰值。在校准期间可以改变中电平电压，并且在使用过零检测器(ZCD)在次级漏极上测量响应的同时断言LV驱动信号。该可编程值可以在HV电平与LV电平之间提供较大的裕量。可编程性可以用于说明变压器或管芯中的变化。本文所描述的实施方式可以用于反激式控制器的AC-DC次级侧控制器中，并且可以帮助提高反激式控制器的可靠性和效率。
本文描述的实施方式可以通过提供与串行总线兼容的电力供应设备诸如具有电力控制模拟子***的串行总线电力传输(SBPD)设备来解决上面提及的挑战和其他挑战，该电力控制模拟子***具有硬件、固件或任何组合以传送包括来自次级侧控制器的多电平控制信号的信息，从而跨电流隔离势垒智能地从次级侧驱动有源钳位FET，并且跨相同的电流隔离势垒从次级侧驱动初级侧FET。在一个实施方式中，脉冲变压器可以提供电流隔离势垒。在其他实施方式中，电流隔离可以由光耦合器、电容隔离器等提供。SBPD(本文中也称为“源设备”)可以是USB兼容的电力供应设备。本文描述的实施方式也可以在其他类型的电力适配器、电力转换器、电力传输电路等中被实现。
图1是根据一个实施方式的通过从次级侧至初级侧的与初级侧电力开关相同的电流隔离势垒利用次级受控有源钳位控制的次级受控转换器100的框图。在一些实施方式中，次级受控转换器100可以是次级受控反激式转换器。次级受控反激式转换器100可以是AC-DC电力适配器设备的一部分。次级受控反激式转换器100包括：耦接在AC输入端子104与整流DC线106(VIN)之间的整流器102(例如，全桥整流器)；反激式变压器108，反激式变压器108包括耦接至整流DC线106的初级绕组；初级侧FET 110(也称为初级侧电力开关、电力FET或初级侧FET)；次级侧FET 112(也称为次级侧电力开关、电力FET或次级FET)；有源钳位FET138；初级侧控制器114；以及次级侧控制器116。整流DC线106耦接至反激式变压器108的初级绕组的第一端。VIN是在整流器102之后的整流DC线106上的电压。初级绕组的第二端耦接至初级侧FET 110的初级漏极和有源钳位FET 138的源极。有源钳位FET 138的源极节点耦接至初级侧FET 110的初级漏极。有源钳位FET 138的漏极节点耦接至DC阻断电容器140。有源钳位FET 138的栅极节点耦接至初级控制器114以经由来自双电平脉冲变压器130的脉冲被控制。
反激式变压器108的次级绕组的第一端耦接至直流(DC)输出线118(VBUS_IN)，并且次级绕组的第二端耦接至次级侧FET 112的次级漏极(SR_Drain)。在替选实施方式中，DC阻断电容器可以耦接在初级侧FET 110的漏极节点与有源钳位FET 138的源极节点之间。在该配置中，有源钳位FET 138的漏极节点直接耦接至整流DC线。VBUS_IN是反激式变压器108的DC输出上的电压。SR_Drain是次级侧FET 112的漏极节点。DC输出线118和次级侧FET 112耦接至DC输出端子120。
次级受控反激式转换器100用于在输入与任何输出之间进行电流隔离的情况下的AC-DC转换。次级受控反激式转换器100使用与反激式变压器108分离的电感器，反激式变压器108在初级侧与次级侧之间具有电流隔离势垒122。当初级侧FET 110(初级侧FET)关闭(或关断)时，反激式变压器108的初级侧连接至输入电压源。在该实施方式中，反激式变压器108的初级侧耦接至整流器102。随着反激式变压器108中的初级电流和磁通量增加，能量被存储在反激式变压器108的变压器芯中。在次级绕组中感应出的电压为负并且被次级整流器112阻断。当初级侧FET 110(初级侧FET)开启(或导通)时，初级电流和磁通量下降。次级电压为正，从而允许电流从反激式变压器108流动。存储在变压器中的能量被传递至输出负载。当初级开关(例如，初级侧FET)接合时，可以使用输出电容器向输出负载供应能量。因此，反激式变压器108基于对初级侧FET 110的控制可以存储能量并且将能量传递至次级受控反激式转换器100的输出端。还应当注意，次级受控反激式转换器100可以在输入级、输出级或这两者中包括其他部件。例如，在整流器102的输出端与接地节点之间可以耦接有大容量电容器。在操作期间，AC输入电力由整流器102(桥式整流器)和大容量电容器进行整流和滤波。这产生了连接至反激式变压器108的初级绕组的DC高电压总线。类似地，在输出级中，次级绕组电力诸如通过二极管、电容器、输出LC滤波器等被整流和被滤波，以减少输出电压纹波。也可以通过调整反激式变压器的匝数比和输出级来实现其他输出电压。在一些实施方式中，可以使用其他转换器例如开关转换器等来代替反激式变压器。
次级受控反激式转换器100作为隔离电力转换器操作。两种流行的控制方案是电压模式控制和电流模式控制。两种控制方案都使用与输出电压相关的信号。光耦合器或脉冲变压器可以耦接至次级侧控制器116并且可以向初级侧控制器114发送信号以指示输出电压，诸如下面更详细描述的。光耦合器或脉冲变压器可以用于获得严格的电压和电流调节。
在所描绘的实施方式中，次级侧控制器116被配置用于控制初级侧上的有源钳位FET 138、初级侧上的初级侧FET 110和次级侧上的次级侧FET 112。在一个实施方式中，初级侧控制器114被配置成跨电流隔离势垒124从次级侧控制器116接收多电平信号126。初级侧控制器114响应于多电平信号126向初级侧FET 110施加第一信号128以使初级侧FET 110导通和关断。初级侧控制器114响应于多电平信号126向有源钳位FET 138施加第二信号148以使有源钳位FET 138导通和关断。
在一个实施方式中，次级受控反激式转换器100包括耦接在初级侧控制器114与次级侧控制器116之间的双电平脉冲变压器130。初级侧控制器114被配置成经由双电平脉冲变压器130从次级侧控制器116接收多电平信号126作为多电平的一个或更多个脉冲。初级侧控制器114可以包括用于跨电流隔离势垒124从次级侧控制器116接收多电平信号126的脉冲信号的一个或更多个接收器和脉冲生成器132。一个或更多个接收器和脉冲生成器132可以基于反激式变压器108的输出(例如，误差放大器(EA)输出)来改变初级侧导通脉冲。使用多电平信号126的初级侧FET导通脉冲来使初级侧FET 110导通。使用多电平信号126的有源钳位FET导通脉冲来使有源钳位FET 138导通。在较高的EA电压下，从次级侧控制器116经由双电平脉冲变压器130发送较宽的脉宽调制(PWM)脉冲，这导致使用较宽的初级导通脉冲。初级侧控制器114还可以包括各自耦接至一个或更多个接收器和脉冲生成器132的第一栅极驱动器134和第二栅极驱动器152，以分别驱动初级侧FET 110的栅极和有源钳位FET138的栅极。如本文所述，导通脉冲和关断脉冲可以具有固定宽度或可变宽度。在一个实施方式中，一个或更多个接收器和脉冲生成器132可以包括PWM电路。替选地，一个或更多个接收器和脉冲生成器132可以使用其他类型的电路来跨电流隔离势垒124接收脉冲。
在一个实施方式中，为了将第一信号128施加至初级侧FET 110，初级侧控制器114被配置成从次级侧控制器116接收第一电平的导通脉冲。例如，初级侧控制器114经由第一栅极驱动器134将导通脉冲施加至初级侧FET 110的栅极。导通脉冲使初级侧FET 110的初级漏极变低(例如，与第一状态对应或表示数字值一的第一电压电平)。随后，初级侧控制器114从次级侧控制器116接收关断脉冲，并且经由第一栅极驱动器134将关断脉冲施加至初级侧FET 110的栅极。关断脉冲使初级侧FET 110的初级漏极变高(例如，与第二状态对应或表示数字值零的第二电压电平)。为了将第二信号148施加至有源钳位FET 138，初级侧控制器114被配置成从次级侧控制器116接收第二电平(例如，低于第一电平的电平)的导通脉冲。例如，初级侧控制器114经由第二栅极驱动器152将导通脉冲施加至有源钳位FET 138的栅极。导通脉冲通过将电容器140与反激式变压器108的初级绕组短路，使有源钳位FET 138的初级漏极与有源钳位FET 138的漏极和源极短路(例如，与第一状态对应或表示数字值一的第一电压电平)。随后，初级侧控制器114从次级侧控制器116接收关断脉冲，并且经由第二栅极驱动器152将关断脉冲施加至有源钳位FET 138的栅极。关断脉冲使有源钳位FET138的初级漏极下降(例如，与第二状态对应或表示数字值零的第二电压电平)。有源钳位FET 138达到的值取决于各种条件，例如漏电感、导通时间和变压器操作模式。
在一个实施方式中，次级侧控制器116通过输入线142向次级侧FET 112发送控制信号，并且经由双电平脉冲变压器130向有源钳位FET 138发送相同的控制信号。有源钳位FET 138和次级侧FET 112响应于接收到控制信号的导通脉冲而同相导通。随后，有源钳位FET 138和次级侧FET 112响应于接收到控制信号的关断脉冲而关断。如本文所述，控制信号的导通脉冲和关断脉冲可以具有固定宽度或可变宽度。
在一个实施方式中，次级侧控制器116包括可编程双电平驱动器133，可编程双电平驱动器133用于生成多电平信号126以通过电流隔离势垒124发送至初级侧控制器114。使用可编程双电平驱动器133，次级侧控制器能够将具有特定模式(协议)的0和1的任意组合从次级侧控制器116发送至初级侧控制器114，而不需要时钟同步。在一个实施方式中，次级侧控制器116包括用于同步初级侧控制器114的每个功能以被编程(例如，被校准、被修整等)的状态机。次级侧控制器116可以存储其他信息，诸如用户定义的设置。例如，与初级侧功能有关的用户定义的设置诸如过电压(OV)、欠电压(UV)、过电流(OC)、短路检测、过温(OT)、线电压、峰值电流限制等可以被存储在次级侧控制器116的非易失性存储器中。次级侧控制器116的固件可以在适当的时间诸如在启动时或稍后在特定时间的转换器操作期间以类似方式将该信息传递至初级侧控制器114。
在一个实施方式中，次级侧控制器116包括可编程双电平驱动器133，可编程双电平驱动器133用于生成通过线142发送至次级FET 112的第二信号以及通过双电平脉冲变压器130发送至初级控制器114的多电平信号126，以控制有源钳位FET 138和初级侧FET 110两者。使用可编程双电平驱动器133，次级侧控制器能够将具有特定模式(协议)的0和1的任意组合从次级侧控制器116发送至有源钳位FET 138和/或初级侧FET 110。在一个实施方式中，次级侧控制器116包括用于同步初级侧控制器114的每个功能以被编程(例如，被校准、被修整等)的状态机。次级侧控制器116可以存储其他信息，诸如用户定义的设置。例如，与控制有源钳位FET 138和/或初级侧FET 110有关的用户定义的设置可以被存储在次级侧控制器116的非易失性存储器中。次级侧控制器116的固件可以在适当的时间诸如在启动时或稍后在特定时间的转换器操作期间以类似方式将该信息传递至有源钳位FET和/或初级侧FET。
如图1所示，次级侧控制器116可以传送用于控制所有开关(例如，初级侧FET 110、有源钳位FET 138和次级侧FET 112)的控制信号。诸如经由双电平脉冲变压器130通过电流隔离势垒124将多电平信号126传送至初级侧控制器114。由次级侧控制器将第二控制信号142传送至次级侧FET 112。在另一实施方式中，通过双电平脉冲变压器130将与传送至次级侧FET 112相同的第二控制信号传送至有源钳位FET 138(例如，第二脉冲)。次级侧控制器116可以提供可编程的双电平脉冲变压器驱动方案，通过该方案，次级侧控制器116可以控制有源钳位FET和初级侧FET两者，而不需要任何新的外部部件，同时满足ACF模式的定时要求。下面关于图2描述了可编程双电平驱动器133的附加细节。
图2是根据一个实施方式的具有次级侧控制器216的次级受控反激式转换器200的框图，次级侧控制器216通过电流隔离势垒224控制初级侧上的有源钳位FET 238和初级侧FET 210。尽管未示出次级受控反激式转换器200的所有部件，但是次级受控反激式转换器200与图1的次级受控反激式转换器100类似，如由类似的附图标记所表示的。在一个实施方式中，为了控制有源钳位FET 238，次级侧控制器216可以将脉冲诸如经由脉冲变压器230跨电流隔离势垒224发送至有源钳位FET 238。在一个实施方式中，为了控制初级侧FET 210，次级侧控制器216可以将脉冲诸如经由双电平脉冲变压器230跨相同的电流隔离势垒224发送至初级侧FET 210。在至少一个实施方式中，次级侧控制器216经由双电平脉冲变压器230向有源钳位FET 238发送第一信号电平(例如1.8v)的第一脉冲234，并且经由双电平脉冲变压器230发送第二信号电平(例如3.3v)的第二脉冲236以控制初级侧FET 210。第二信号电平不同于第一信号电平。例如，第二信号电平可以大于第一信号电平。替选地，第二信号电平可以小于第一信号电平。在另一实施方式中，第二信号电平低于第一信号电平，例如分别为3.3v和1.8v。
在至少一个实施方式中，次级侧控制器216包括第一电平信号生成器231，以生成第一信号电平的第一信号例如第一脉冲234，以经由双电平脉冲变压器230控制至少有源钳位FET 238。次级侧控制器216包括第二电平信号生成器233，以生成第二信号电平的第二信号例如第二脉冲236以控制至少初级侧FET 210。在另一实施方式中，单个信号生成器可以生成第一信号(例如，第一脉冲234)和第二信号(例如，第二脉冲236)。在至少一个实施方式中，第一电平信号生成器231可以包括一个或更多个上拉晶体管以及一个或更多个下拉晶体管。在至少一个实施方式中，第二电平信号生成器233可以包括一个或更多个上拉晶体管以及一个或更多个下拉晶体管。上拉晶体管和下拉晶体管可以由次级侧控制器216的控制逻辑或固件来控制。在正常模式期间，第一电平信号生成器231可以生成并且输出第一电平的第一方波信号，并且第二电平信号生成器233可以生成并且输出第二电平的第二方波信号。在双电平脉冲变压器230与第一电平信号生成器231和第二电平信号生成器233之间耦接有电容器240。电阻器也可以与电容器串联耦接。第一电平信号生成器231和第二电平信号生成器233各自在方波信号的正转变(即上升沿)时生成正脉冲，并且在方波信号的负转变(即下降沿)时生成负脉冲。正沿和负沿经由双电平脉冲变压器230被传递至初级侧控制器214。初级侧控制器214接收正沿和负沿，以产生用于使初级侧FET 210和有源钳位FET238导通和关断的PWM脉冲。图2中示出了由第一电平信号生成器231和第二电平信号生成器233生成的两个电平的方波的示例波形。图2中示出了由电容器240生成的两个电平的正脉冲和负脉冲的示例波形。
在至少一个实施方式中，次级侧控制器216可以在正常操作期间(例如，在正常操作模式下)生成方波信号，通过电容器240产生正脉冲和负脉冲。如本文所述，正脉冲+ve和负脉冲-ve可以用于：基于两个电平中的哪一个正被使用来激活初级侧FET 210或有源钳位FET 238。例如，逻辑“1”使用“+ve”脉冲，并且逻辑“0”使用“-ve”脉冲。可以控制上拉晶体管和下拉晶体管以生成+ve沿和-ve沿。
在至少一个实施方式中，次级侧控制器216包括耦接至第一电平信号生成器231的可编程参考供应。第一电平信号生成器231耦接至电压供应(例如，Vddd)和可编程参考供应。可编程参考供应提供第三信号电平。第一电平信号生成器231可以被认为是生成第一信号电平(例如，Vddd和0之间的中电平)的第一脉冲234的中电平信号生成器。中电平可以作为第二电平(例如，与Vddd对应的高电压(HV)电平)的零而操作。第二电平信号生成器233也耦接至同一电压供应(例如Vddd)。第二电平信号生成器233生成第二信号电平的第二脉冲236。在该实施方式中，第一信号电平大于第三信号电平并且小于第二信号电平。
在至少一个实施方式中，第一电平信号生成器231包括第一上拉晶体管和第一下拉晶体管，并且第二电平信号生成器233包括用于生成第二脉冲的第二上拉晶体管和第二下拉晶体管。次级侧控制器216可以包括用于激活第二上拉晶体管以导通初级侧FET 210的上拉预驱动器和用于激活第二下拉晶体管以关断初级侧FET 210或有源钳位FET 238的下拉预驱动器。次级侧控制器216可以包括耦接至可编程参考供应的预驱动器。预驱动器可以激活第一上拉晶体管以导通有源钳位FET 238。下面关于图3A至图5B描述次级侧控制器216的附加细节。
如图2所示，初级侧控制器214可以包括第一接收器241(例如，ACF Rx)，第一接收器241用于从双电平脉冲变压器230接收第一信号电平的第一信号，例如与第一脉冲234对应的第一脉冲226。第一脉冲226可以至少控制有源钳位FET 238。初级侧控制器214包括第二接收器243(例如，初级Rx)，第二接收器243用于从双电平脉冲变压器230接收第二信号电平的第二信号，例如与第二脉冲236对应的第二脉冲228。第二脉冲228可以至少控制初级侧FET 210。在另一实施方式中，单个接收器可以接收第一信号(例如，第一脉冲226)和第二信号(例如，第二脉冲228)。
在至少一个实施方式中，在电容器240与第一电平信号生成器231之间耦接有第一电阻器251，并且在电容器240与第二电平信号生成器233之间耦接有第二电阻器253。在至少一个实施方式中，第一电阻器251和第二电阻器253在次级侧控制器216的集成电路内部。在另一实施方式中，第一电阻器251和第二电阻器253在次级侧控制器216的集成电路外部。在至少一个实施方式中，第一电阻器251和第二电阻器253是电阻器部件。在其他实施方式中，第一电阻器251和第二电阻器253可以是任何电阻元件。在至少一个实施方式中，第一电阻器251和第二电阻器253的电阻是不同的值以生成两个不同的电平。在另一实施方式中，两个不同的电平由单个信号源生成。下面关于图3A至图5B描述次级侧控制器216的附加细节。
图3A是根据至少一个实施方式的具有第一双电平脉冲变压器驱动方案的驱动器电路***300的框图。第一双电平脉冲变压器驱动方案可以是基于幅度调制的驱动方案。在双电平脉冲变压器驱动方案中，较低的电压电平(LV)可以用于经由双电平脉冲变压器(图3A中未示出)发送关于ACF FET导通和关断的信息。较高的电压电平可以用于经由相同的双电平脉冲变压器发送关于初级侧FET导通和关断的信息。不需要附加的部件来发送用于控制ACF FET和初级侧FET的信息。
在至少一个实施方式中，驱动器电路***300具有在驱动器上使用的两个电压供应来进行幅度调制。在该方案中，具有不同电压电平的两个供应用于驱动脉冲变压器的两个电平。例如，HV供应301可以将第一芯片供应Vddd(例如，3V至5V)用于HV电平，并且LV供应303可以将第二芯片供应Vccd(例如，1.65V至1.95V)或内部生成的供应用于LV电平。
在至少一个实施方式中，驱动器电路***300包括第一供应生成器302、LV预驱动器304、LV上拉驱动器306、HV预驱动器308、HV上拉驱动器310和下拉驱动器312。第一供应生成器302(例如，LV供应生成器)可以生成供LV预驱动器304使用的钳位LV 305。LV预驱动器304可以例如通过在耦接在LV供应303(例如，第二芯片供应Vccd)与输出端子316之间的上拉晶体管的栅极处施加控制信号来激活LV上拉驱动器306。HV预驱动器308可以例如通过在耦接在HV供应301(例如，第一芯片供应Vddd)与输出端子316之间的上拉晶体管的栅极处施加控制信号来激活HV上拉驱动器310。在至少一个实施方式中，逻辑314可以用于控制LV预驱动器304和HV预驱动器308。逻辑314可以是使用驱动器电路***300控制有源钳位FET和初级侧FET的次级侧控制器的一部分。
在驱动器电路***300的该第一驱动方案中，利用第一电平脉冲(HV+ve电平脉冲)进行接地至HV(Vddd)切换，使初级侧FET导通。利用第一电平脉冲(LV-ve电平脉冲)进行HV(Vddd)至接地切换，使初级侧FET关断。利用第二电平脉冲(LV+ve电平)进行接地至LV(Vccd)切换，使有源钳位FET导通。利用第二电平脉冲(LV-ve电平)进行LV(Vccd)至接地切换，使有源钳位FET关断。
图3B是示出根据至少一个实施方式的具有图3A的第一双电平脉冲变压器驱动方案的驱动器电路***300的脉冲的图350。如图350所示，由HV上拉驱动器310生成的第一方波脉冲354的零与第一电平(例如，Vddd)之间的第一沿352使用第一脉冲356导通初级侧FET。第一方波脉冲354的第一电平(例如Vddd)与零之间的第二沿358使用第二脉冲360关断初级侧FET。由LV上拉驱动器306生成的第二方波脉冲364的零与第二电平(例如Vccd)之间的第一沿362使用第三脉冲366导通有源钳位FET。第二方波脉冲364的第二电平(例如Vccd)与零之间的第二沿368使用第四脉冲370关断有源钳位FET。
图4A是根据至少一个实施方式的具有第二双电平脉冲变压器驱动方案的驱动器电路***400的框图。具有第二双电平脉冲变压器驱动方案的驱动器电路***400可以使用单个HV供应401(例如，Vddd 3V至5V)进行幅度调制。具体地，第二驱动方案可以使用利用可编程电压供应Vddd-IR创建的中间电平(或中电平)来驱动双电平脉冲变压器上的两个电平。
在驱动器电路***300的双电平脉冲变压器驱动方案中，较低的电压电平(LV)可以用于经由双电平脉冲变压器(图4A中未示出)发送关于ACF FET导通和关断的信息。较高的电压电平可以用于经由相同的双电平脉冲变压器发送关于初级侧FET导通和关断的信息。不需要附加的部件来发送用于控制ACF FET和初级侧FET的信息。
在至少一个实施方式中，驱动器电路***400的HV供应401可以将第一芯片供应Vddd(例如，3V至5V)用于HV电平，并且中电平生成器406可以生成LV供应以用于LV电平。
在至少一个实施方式中，驱动器电路***400包括第一供应生成器402、LV预驱动器404、中电平生成器406、HV上拉预驱动器408、HV上拉驱动器410、HV下拉预驱动器418和下拉驱动器412。第一供应生成器402(例如，LV供应生成器)可以生成供LV预驱动器404和中电平生成器406使用的钳位LV 405。LV预驱动器404可以例如通过在耦接在HV供应301(例如，第一芯片供应Vdd)与输出端子416之间的上拉晶体管的栅极处施加控制信号来激活中电平生成器406。HV上拉预驱动器408可以例如通过在耦接在HV供应401(例如，第一芯片供应Vddd)与输出端子416之间的上拉晶体管的栅极处施加控制信号来激活HV上拉驱动器410。HV下拉预驱动器418可以例如通过在耦接在输出端子416与地之间的下拉晶体管的栅极处施加控制信号来激活下拉驱动器412。在至少一个实施方式中，中电平生成器406包括耦接在输出端子416与地之间的下拉晶体管。放大器420的第一输入端耦接至第一供应生成器402以接收钳位LV 405。放大器420的第二输入端耦接至输出端子416。下拉晶体管耦接在输出端子与地之间。
在至少一个实施方式中，逻辑414可以用于控制LV预驱动器404、HV上拉预驱动器408和HV下拉预驱动器418。逻辑414可以是使用驱动器电路***400控制有源钳位FET和初级侧FET的次级侧控制器的一部分。
在该第二驱动方案中，单个脉冲-ve电平用于使有源钳位FET或初级侧FET关断。利用第一电平脉冲(HV+ve电平脉冲)进行接地至HV(Vddd)切换，使初级侧FET导通。利用第二电平脉冲(LV+ve电平脉冲)进行中电平至HV(Vddd)切换，使有源钳位FET导通。利用第二脉冲LV-ve电平进行HV(Vddd)至中电平切换，使有源钳位FET关断或初级侧FET关断。第二驱动方案可以提供可靠的钳位中电平电压作为HV接地电平。
应当注意的是，在单个变压器上进行多级代码的通信会带来错误通信的风险。例如，LV电平(图4A中的中电平)可以被解释为HV电平。变压器的谐振现象会进一步加剧这种情况。通过控制脉冲-ve的幅度电压电平来生成中电平钳位电压405以消除这种影响，用于使初级开关关断。它可以确保正脉冲+ve LV信号或+ve HV信号总是在负脉冲-ve LV信号或-ve HV信号之后。
在至少一个实施方式中，中电平电压是可编程的并且可以被改变以增加HV信令与LV信令之间的噪声容限以及对LV信令的谐振。在至少一个实施方式中，来自次级侧的校准回路可以用于设置或编程LV峰值。在校准期间可以改变中电平电压，并且在使用过零检测器(ZCD)在次级漏极上测量响应的同时断言LV驱动信号。该可编程值可以在HV电平与LV电平之间提供较大的裕量。可编程性可以用于说明变压器或管芯中的变化。本文所描述的实施方式可以用于反激式控制器的AC-DC次级侧控制器中，并且可以帮助提高反激式控制器的可靠性和效率。
在至少一个实施方式中，第一供应生成器402是生成可编程参考供应的可编程参考供应生成器。中电平生成器406(第一电平信号生成器)包括放大器420。放大器420包括耦接至可编程参考供应(例如，405)的第一输入端和耦接至第一上拉晶体管424与第一下拉晶体管426之间的公共节点422的第二输入端。中电平生成器406可以生成并提供可靠的钳位的中电平电压作为输出端子416上的HV接地电平。当通过使用LV预驱动器404和放大器420的逻辑被激活时，中电平生成器406的输出稳定在中电平电压。类似地，当HV上拉驱动器410被HV上拉预驱动器408激活时，输出端子416增加至HV供应401(Vddd)。根据有源钳位导通还是初级侧FET导通，HV下拉预驱动器418可以激活下拉驱动器412。当下拉驱动器412被HV下拉预驱动器418激活时，输出端子416从HV供应401下降至零。当下拉驱动器412没有被HV下拉预驱动器418激活并且中电平生成器406被启用时，输出端子416将处于中电平(例如，HV接地电平)。
在至少一个实施方式中，第一供应生成器402包括电阻器428、与电阻器428串联耦接的可编程电流源430和电压钳432。电压钳432耦接在电阻器428与可编程电流源之间的节点之间。电压钳432可以向LV预驱动器404和中电平生成器406提供第三信号电平的钳位电压405。
图4B是示出根据至少一个实施方式的具有图4A的第二双电平脉冲变压器驱动方案的驱动器电路***400的脉冲的图450。如图450所示，由HV上拉驱动器410生成的第一方波脉冲454的零与第一电平(例如，5v的Vddd)之间的第一沿452使用第一脉冲456使初级侧FET导通。第一方波脉冲454的第一电平(例如，5v的Vddd)与中电平(例如3v)之间的第二沿458使用第二脉冲460使初级侧FET关断。由中电平生成器406生成的第二方波脉冲464的中电平与第一电平(例如，5v的Vddd)之间的第一沿462使用第三脉冲466使有源钳位FET导通。第二方波脉冲464的第一电平(例如Vddd)与零之间的第二沿468使用第四脉冲470使有源钳位FET关断。
图5A是根据至少一个实施方式的具有第三双电平脉冲变压器驱动方案的驱动器电路***500的框图。具有第三双电平脉冲变压器驱动方案的驱动器电路***500可以使用单个供应(例如，Vddd 3V至5V)和可变串联电阻器来进行幅度调制。具体地，第三驱动方案可以使用单个驱动器(例如，上拉晶体管和下拉晶体管)并且通过改变串联电阻器以驱动双电平脉冲变压器的两个电平来实现幅度调制。串联电阻器可以是可编程的。
在驱动器电路***500的双电平脉冲变压器驱动方案中，较低的电压电平(LV)可以用于经由双电平脉冲变压器(图5A中未示出)发送关于ACF FET导通和关断的信息。较高的电压电平可以用于经由相同的双电平脉冲变压器发送关于初级侧FET导通和关断的信息。不需要附加的部件来发送用于控制ACF FET和初级侧FET的信息。
在至少一个实施方式中，驱动器电路***500的HV供应501可以将第一芯片供应Vddd(例如，3V至5V)用于HV电平，并且串联电阻器可以生成用于HV电平的第一电平和用于LV电平的第二电平。
在至少一个实施方式中，驱动器电路***500包括HV上拉预驱动器508、HV上拉驱动器510、HV下拉预驱动器518和HV下拉驱动器512。HV上拉预驱动器508可以例如通过在耦接在HV供应501(例如，第一芯片供应Vddd)与公共节点502之间的上拉晶体管的栅极处施加控制信号来激活HV上拉驱动器510，公共节点502与耦接至输出端子516的串联电阻器组504耦接。HV下拉预驱动器518可以例如通过在耦接在公共节点502与地之间的下拉晶体管的栅极处施加控制信号来激活HV下拉驱动器512。在至少一个实施方式中，逻辑514可以控制串联电阻器组504中的哪一个耦接在公共节点502与输出端子516之间，以驱动第一信号电平(HV)的第一信号或第二电平(LV)的第二信号，反之亦然。在至少一个实施方式中，逻辑514可以用于控制HV上拉预驱动器508和HV下拉预驱动器518。逻辑514可以是使用驱动器电路***500控制有源钳位FET和初级侧FET的次级侧控制器的一部分。
在该方案中，使用具有Vddd驱动电平的单个驱动器，并且通过改变串联电阻器(可编程)以驱动双电平脉冲变压器(图5A中未示出)上的两个电平来实现幅度调制。驱动器切换至HV(Vddd)，并且电阻的变化会改变输出端子处的幅度。针对具有第一电阻的HV+ve电平的接地至HV(Vddd)切换，使初级侧FET导通。针对具有第一电阻的-ve电平的HV(Vddd)至接地切换，使初级侧FET关断。针对具有比第一电阻高的第二电阻的LV+ve电平的接地至HV(Vddd)切换，使有源钳位FET导通。针对具有第二电阻的-ve电平的HV(Vddd)至接地切换，使有源钳位FET关断。
在至少一个实施方式中，HV电平和LV电平可以是动态的。可以动态地改变针对HV和LV的最大值和最小值，以减少变压器输出上的振铃，增加LV峰值与HV峰值之间的噪声容限等。HV电平和LV电平可以是可编程的。在至少一个实施方式中，来自次级侧控制器的校准回路可以被设置成对LV峰值电平进行编程，该LV峰值电平刚好足够(具有裕量)被初级侧控制器正确地检测到，从而在HV电平与LV电平之间给出更多裕量。这可以用来说明变压器或管芯的变化。
图5B是示出根据至少一个实施方式的具有图5A的第三双电平脉冲变压器驱动方案的驱动器电路***500的脉冲的图550。如图550所示，由具有第一电阻的HV上拉驱动器510生成的第一方波脉冲554的零与第一电平(例如，5v的Vddd)之间的第一沿552使用第一脉冲556使初级侧FET导通。第一方波脉冲554的第一电平(例如，5v的Vddd)与地之间的第二沿558使用第二脉冲560使初级侧FET关断。由具有第二电阻的逻辑514生成的第二方波脉冲464的接地与第一电平(例如，5v的Vddd)之间的第一沿562使用第三脉冲566使有源钳位FET导通。第二方波脉冲564的第一电平(例如Vddd)与零之间的第二沿568使用第四脉冲570使有源钳位FET关断。
在另一实施方式中，可以使用具有带有单个接收器和单个脉冲变压器的不同内部部件或外部部件的两个驱动器。在至少一个实施方式中，单个供应可以使用第一芯片供应Vddd(例如，3V至5V)。可以使用两个相同的三态驱动器(例如，通用输入输出(GPIO))，其中一个具有用于HV电平的较低串联电阻器，并且另一个具有用于LV电平的较高串联电阻器。这些电阻器可以在具有单个端子(Ptdriver引脚)的管芯内部。这些电阻器可以在具有两个端子(两个Ptdriver引脚)的管芯外部。
本文描述的实施方式可以提供灵活性和可编程性。例如，基于变压器和外部部件，可以对中电平电压和LV峰值电压电平进行编程。本文描述的实施方式可以利用最小ACF至初级信令以及初级至最小ACF信令实现较高的效率。在一些实施方式中，由于两个信号都经过相同的变压器，因此信令中的任何非线性都被吸收。在其他实施方式中，对中电平电压或LV峰值电压的校准可以提供可靠的性能。如本文所述，在驱动器和接收器两侧上都可以节省部件和引脚，并且对于ACF和初级模式不需要附加的外部器件或额外的变压器。在一些实施方式中，相同的芯片可以通过仅使用用于向后兼容性的固件禁用LV电平(ACF电平)来用于常规的反激式转换器。此外，对于双电平脉冲变压器方案，不需要附加的外部部件，并且也不需要对板进行修改来变换常规的反激式转换器以支持ACF。
图6A是由次级侧控制器116从次级侧控制的有源钳位N沟道场效应晶体管(NFET)电路***的电路的框图，次级侧控制器116可以通过双电平脉冲变压器130发送控制信号，上面参照图1进行了描述。在一个实施方式中，有源钳位FET 604a可以是NFET(也称为n型FET)。有源钳位FET 604a耦接至反激式转换器602和电容器608，电容器608用作有源钳位FET电路***中的DC阻断。在该实施方式中，有源钳位NFET 604a具有浮动接地(例如，有源钳位FET 604a的源极节点未连接至参考电压)。有源钳位NFET 604a以正的栅极-源极电压导通并且可以在大多数电路中实现。从次级侧控制器116经由双电平脉冲变压器130发送的控制信号通过输入线(142)被输入至有源钳位NFET 604a。由于有源钳位NFET 604a的源极节点是浮动节点，因此有源钳位NFET 604a可以由光耦合器、电容隔离器、脉冲变压器驱动，如本文所述。
图6B是由次级侧控制器116从次级侧控制的有源钳位P沟道场效应晶体管(PFET)电路***的框图，次级侧控制器116可以通过双电平脉冲变压器130发送控制信号，上面参照图1进行了描述。使用双电平脉冲变压器130，次级侧控制器116可以通过电流隔离势垒发送控制信号。在其他实施方式中，次级侧控制器116可以将控制信号直接发送至PFET电路***，而不是通过电流隔离势垒发送至PFET电路***。有源钳位FET 604b耦接至反激式转换器602和电容器608，电容器608用作有源钳位电路***中的DC阻断。在该实施方式中，有源钳位PFET 604b(也称为p型FET)具有参考接地(例如，有源钳位FET的源极节点连接至参考电压)。由于有源钳位PFET 604b的接地不是浮动的，因此该电路***受电磁干扰(EMI)问题的影响较小。
在其他实施方式中，有源钳位可以是另一类型的晶体管，例如绝缘栅双极型晶体管(IGBT)等。
在至少一个实施方式中，本文所描述的双电平脉冲变压器可以用于具有脉冲变压器、反激式变压器或这两者的USB-PD电力适配器。USB-PD电力适配器包括初级IC控制器和次级IC控制器。USB-PD电力适配器的次级IC控制器还经由第二脉冲变压器控制有源钳位FET。第二脉冲变压器可以是本文描述的双电平脉冲变压器。次级IC控制器可以布置在芯片封装中并且包括根据本文描述的用于栅极驱动器控制的技术配置的USB-PD子***。次级IC控制器被配置成与附接至USB C型端口的消耗者设备(未示出)协商PD合同，并且通过输出引脚(“PWM_DRV”)控制从反激式变压器输出的所需的VBUS电压。USB C型端口通常与C型插头相关联，但是应当理解，在各种实施方式中，替代地，USB C型端口可以与C型插座相关联。反激式变压器耦接至整流DC电源，并且输出端可以耦接至次级侧FET(例如，SR_FET 112)。VBUS_IN由连接至补偿网络的误差放大器调节。补偿网络可以是特定于USB-PD电力适配器的设计的电阻器-电容器(RC)电路。补偿网络可以被耦接以从次级IC控制器的第一输出引脚(“FB”)接收反馈信号。补偿网络也可以耦接至第二输出引脚(“EA_out”)和第三输出引脚(“CC_Comp”)。反激式变压器可以耦接至大容量电容器以及有源钳位电路和DC阻断电容器。USB-PD电力适配器还可以包括用于跨隔离势垒传送信息的双电平脉冲变压器。
次级IC控制器可以耦接至VBUS线，并且被配置成在检测到故障条件时通过向电力开关(诸如电力开关)的栅极提供控制信号来控制开关的操作和状态。VBUS线包括提供者开关，提供者开关被配置为受来自次级IC控制器中的栅极驱动器的输出引脚(“VBUS_Control”)的信号控制的导通/关断开关器件。电力开关可以对应于本文描述的提供者FET。在提供者开关的一侧，VBUS线上的电源节点耦接至反激式变压器的第二绕组，该第二绕组耦接至被配置成去除电力信号的AC分量的大容量电容器。电源节点耦接至次级IC控制器的输入引脚(“VBUS_IN”)。在电力开关的另一侧上，VBUS线上的输出节点耦接至USB C型端口。输出节点耦接至次级IC控制器的另一输入引脚(“VBUS_C”)。USB C型端口的GND端子耦接至次级侧FET。
在操作中，VBUS线上电力流动的方向是从反激式变压器到附接至USB C型端口的消耗者设备，诸如膝上型计算机(未示出)。在与消耗者设备协商了PD合同的情况下，次级IC控制器使提供者开关导通来以所协商的电压水平和/或电流水平向消耗者设备提供电力。当动态重新协商PD合同以降低VBUS电压和/或电流时，例如，当消耗者设备已经完成对其电池的充电并且现在只需要电力来操作时，可能需要在VBUS线上进行从高到低的电压转变。
在检测到故障条件时，可以发送控制信号以使提供者开关关断，从而将USB C型端口与反激式变压器断开。通过将VBUS_Control的输出驱动为零来使提供者开关关断。这种断开可能是由过电压条件、过电流条件或可能需要将USB C型端口从反激式变压器断开以保护耦接至USB C型端口的电路的其他条件引起的。
如上所述，USB-PD电力适配器允许通过隔离势垒、双电平脉冲变压器的隔离势垒或所有以与上面关于图1至图6B描述的方式类似的方式进行通信。特别地，次级IC控制器的SR驱动器电路可以在输出引脚(“SR_DRV”)上输出信号，以跨双电平脉冲变压器的隔离势垒传送控制信号。如本文所述，SR驱动器电路可以是在输出引脚上产生脉冲以跨双电平脉冲变压器的隔离势垒传送信息的其他驱动器电路。如本文所述，跨双电平脉冲变压器传输的控制信号可以用于控制有源钳位FET和初级侧FET。
在另一实施方式中，AC-DC电力适配器设备包括耦接在AC端子与DC端子之间的反激式转换器(具有反激式变压器)或隔离电力转换器。反激式变压器在AC端子与DC端子之间具有电流隔离的情况下将AC端子上的AC电力转换为DC端子上的DC电力。AC-DC电力适配器设备还包括耦接至反激式变压器的初级侧控制器和耦接至反激式变压器的次级侧控制器。初级侧电力开关(也称为初级侧FET或初级侧FET)和有源钳位FET耦接至反激式变压器的初级绕组和初级侧控制器。次级侧电力开关(也称为次级侧FET或次级FET)耦接至反激式变压器的次级绕组和次级侧控制器。初级侧控制器被配置成：跨电流隔离势垒从次级侧控制器接收第一信号，并且响应于第一信号向初级侧电力开关施加第二信号以使初级侧电力开关导通和关断。初级侧控制器被配置成：跨相同的电流隔离势垒从次级侧控制器接收第三信号，并且响应于第三信号向有源钳位FET施加第四信号以使有源钳位FET导通和关断。次级侧控制器还被配置成：经由耦接在初级侧控制器与次级侧控制器之间的双电平脉冲变压器将信息传送至初级侧控制器。次级侧控制器还被配置成：跨耦接在次级侧控制器与有源钳位FET之间的第二脉冲变压器发送控制信号以控制有源钳位FET。在至少一个实施方式中，由次级侧控制器发送的控制信号与用于控制次级侧FET的控制信号相同。此外，有源钳位FET(ACF)控制信号可以是独立信号，其中有源钳位FET的持续时间可以被控制成与发送至次级侧FET的控制信号无关。也就是说，多电平信号可以控制有源钳位FET的切换(例如，有源钳位FET导通的持续时间和有源钳位FET关断的持续时间)，而多电平控制信号可以单独控制次级侧FET。在另一实施方式中，所有三个FET都可以由三个独立的控制信号驱动。应当注意的是，发送至初级侧的两个独立控制信号是使用相同的双电平脉冲变压器通过相同的电流隔离势垒发送的。
在另一实施方式中，初级侧控制器包括用于初级侧FET的第一脉冲接收器和第一驱动器以及用于有源钳位FET的第二脉冲接收器和第二驱动器。第一脉冲接收器跨电流隔离势垒从次级侧控制器接收第一信号。第一信号包括用于使初级侧电力开关导通的第一导通脉冲和用于使初级侧电力开关关断的第一关断脉冲。作为响应，耦接至第一脉冲接收器和初级侧电力开关(例如，初级侧FET)的第一驱动器将第一导通脉冲和第一关断脉冲施加至初级侧电力开关。第二脉冲接收器跨电流隔离势垒从次级侧控制器接收第二信号。第二信号包括用于使有源钳位FET导通的第一导通脉冲和用于使有源钳位FET关断的第一关断脉冲。作为响应，耦接至第二脉冲接收器和有源钳位FET的第二驱动器将第一导通脉冲和第一关断脉冲施加至有源钳位FET。
在另一实施方式中，AC-DC电力适配器设备包括耦接在初级侧控制器与次级侧控制器之间的第一脉冲变压器。初级侧控制器被配置成：经由双电平脉冲变压器从次级侧控制器接收第一信号和第二信号作为一个或更多个脉冲。如本文所述，初级侧控制器可以检测次级侧控制器何时经由第一脉冲变压器传送信息。
本文描述的实施方式可以在电力传输***诸如串行总线兼容的电力供应设备中被实现。串行总线兼容的电力供应设备的示例可以包括串行总线电力传输(SBPD)设备、USB兼容的电力供应设备等。在一些实施方式中，SBPD设备是与USB-PD标准或更一般地与USB标准兼容的USB-PD设备。例如，SBPD设备可以用于基于输入电压(例如，Vbus_in、电力供应电压)来提供输出电压(例如，Vbus_c、电力供应电压)。SBPD设备可以包括本文描述的各种实施方式，以促进初级侧控制器与次级侧控制器之间的通信。SBPD设备可以包括电力转换器(例如，AC-DC转换器)和电力控制模拟子***(例如，USB-PD控制器)。电力控制模拟子***可以包括如本文描述的用于跨电流隔离势垒传送信息的电路***、功能或这两者。该信息可以包括用于不同功能的信息，诸如OV、UV、过电流保护(OCP)、短路保护(SCP)、PFC、SR等。该信息可以包括用于这些不同功能中的任何功能的故障信息。
在其他实施方式中，SBPD设备连接至电源，诸如提供AC电力的壁式插座电源。在其他实施方式中，电源可以是不同的电源诸如电池，并且可以向SBPD设备提供DC电力。电力转换器可以转换从电源接收的电力(例如，将接收的电力转换为Vbus_in)。例如，电力转换器可以是AC-DC转换器并且将来自电源的AC电力转换为DC电力。在一些实施方式中，电力转换器是在输入(例如，初级侧)与输出(例如，次级侧)之间提供电流隔离的反激式转换器，诸如次级受控反激式转换器。
在一些实施方式中，SBPD设备向接收器设备提供Vbus_c(例如，经由指定特定的输出电压和可能的输出电流的通信信道(CC))。SBPD设备还可以向接收器设备提供对接地电位(例如，接地)的访问。在一些实施方式中，Vbus_c的提供与USB-PD标准兼容。电力控制模拟子***可以从电力转换器接收Vbus_in。电力控制模拟子***可以输出Vbus_in。在一些实施方式中，电力控制模拟子***是与USB C型TM标准兼容的USB C型控制器。电力控制模拟子***可以响应于Vbus_in和Vbus_c提供***中断。
在一些实施方式中，SBPD设备的任何部件可以是IC的一部分，或者替选地，SBPD设备的任何部件可以在其自己的IC中被实现。例如，电力转换器和电力控制模拟子***均可以是具有单独的封装和引脚配置的分立IC。
在一些实施方式中，SBPD设备可以为笔记本、加密狗、监视器、扩展坞、电力适配器、车辆充电器、电力组、移动适配器等提供完整的USB C型TM和USB电力传输端口控制解决方案。
使用隔离或电平移位器时的实施方式可能需要一些驱动器电路。驱动器电路可以简单到使用来自次级侧控制器的PWM输出来驱动电容耦合控制器或光耦合器。当驱动脉冲变压器时，驱动器电路可以是复杂的结构。
在一些实施方式中，次级受控反激式转换器可以是单端正向转换器。在一些实施方式中，次级侧上的前馈信息可以用于限制可以传递至初级侧FET和有源钳位FET的最大占空比。最大占空比可能随线电压而改变。线电压源自变压器绕组。在另一实施方式中，线电压也可从源极引脚上的SR_Drain节点获得。
图7是示出根据一些实施方式的用于在USB电力传输中使用的具有次级受控有源钳位FET的USB设备的***700的框图。***700可以包括***子***710，***子***710包括用于在USB电力传输(USB-PD)中使用的若干部件。***子***710可以包括***互连711，***互连711包括时钟模块、用于向***子***710的各个部件提供时钟信号的***时钟(PCLK)712。***互连711可以是***总线诸如单级或多级高级高性能总线(AHB)，并且可以在***子***710、CPU子***730与***资源740之间提供数据和控制接口。***互连711可以包括诸如直接存储器访问(DMA)控制器的控制器电路，其可以被编程成在***块之间传递数据而无需CPU子***730的输入、控制或负荷。
***互连711可以用于将***子***710的部件耦接至***700的其他部件。耦接至***互连711的可以是用于发送和接收信号的多个通用输入/输出(GPIO)715。GPIO 715可以包括被配置成实现各种功能诸如上拉、下拉、输入阈值选择、输入和输出缓冲器启用/禁用、单次多路复用等的电路。仍然可以由GPIO 715实现其他功能。一个或更多个定时器/计数器/脉宽调制器(TCPWM)717也可以耦接至***互连，并且包括用于实现定时电路(定时器)、计数器、脉宽调制器(PWM)解码器以及可以对I/O信号进行操作并将数字信号提供至***700的***部件的其他数字功能的电路***。***子***710还可以包括用于实现串行通信接口诸如I2C、串行***设备接口(SPI)、通用异步接收器/发送器(UART)、控制器局域网(CAN)、时钟扩展***设备接口(CXPI)等的一个或更多个串行通信块(SCB)719。
对于USB电力传输应用，***子***710可以包括USB电力传输子***720，USB电力传输子***720耦接至***互连并且包括用于在USB电力传输中使用的一组USB-PD模块721。USB-PD模块721可以通过USB-PD互连623耦接至***互连711。USB-PD模块721可以包括：用于将各种模拟信号转换成数字信号的模数转换(ADC)模块；根据PD合同调节VBUS线上的输出电压的误差放大器(AMP)；用于将电源电压转换成到电力***700的精确电压(诸如3.5V至5V)的高电压(HV)调节器；用于准确地测量负载电流的低端电流感测放大器(LSCSA)；用于以可配置的阈值和响应时间在VBUS线上提供过电流和过电压保护的过电压保护(OVP)模块和OCP模块；用于在提供者配置和消耗者配置中的USB电力传输中使用的外部电力场效应晶体管(FET)的一个或更多个栅极驱动器；以及用于支持在C型通信信道(CC)线上的通信的通信信道PHY(CC BB PHY)模块。USB-PD模块721还可以包括：用于确定存在充电电路并将充电电路耦接至***700的充电器检测模块；以及用于控制VBUS上的电压的放电的VBUS放电模块。放电控制模块可以被配置成耦接至VBUS线上的电源节点或VBUS线上的输出(电力接收器)节点，并且将VBUS线上的电压放电至期望的电压水平(即，在PD合同中协商的电压水平)。USB电力传输子***720还可以包括用于外部连接的焊盘727和在C型端口上可能需要的静电放电(ESD)保护电路***729。USB-PD模块721还可以包括用于检索和传送信息例如诸如从次级侧控制器到初级侧控制器的控制信号的通信模块。在一个实施方式中，USB-PD模块721包括次级侧控制器中的有源钳位控制模块，以控制布置在初级侧(例如，AC-DC反激式转换器的初级侧)上的有源钳位FET。
GPIO 715、TCPWM 717和SCB 719可以耦接至输入/输出(I/O)子***750，I/O子***750可以包括耦接至多个GPIO 753的高速(HS)I/O矩阵751。GPIO 715、TCPWM 717和SCB719可以通过HS I/O矩阵751耦接至GPIO 753。
***700还可以包括用于处理命令、存储程序信息和数据的中央处理单元(CPU)子***730。CPU子***730可以包括用于执行指令以及从多个存储器读取和写入多个存储器中的存储器位置的一个或更多个处理单元731。处理单元731可以是适合于在集成电路(IC)或片上***(SOC)设备中操作的处理器。在一些实施方式中，可以针对具有大量门控时钟的低电力操作来优化处理单元731。在该实施方式中，可以实现用于各种电力状态下的处理单元操作的各种内部控制电路。例如，处理单元731可以包括唤醒中断控制器(WIC)，该唤醒中断控制器被配置成：将处理单元从睡眠状态唤醒，从而允许在IC或SOC处于睡眠状态时关断电力。CPU子***730可以包括一个或更多个存储器，所述一个或更多个存储器包括闪速存储器733和静态随机存取存储器(SRAM)735以及只读存储器(ROM)737。闪速存储器733可以是被配置用于存储数据、程序和/或其他固件指令的非易失性存储器(NAND闪存、NOR闪存等)。闪速存储器733可以包括读取加速器，并且可以通过在CPU子***730内的集成来改善访问次数。SRAM 735可以是被配置用于存储可由处理单元731访问的数据和固件指令的易失性存储器。ROM 737可以被配置成存储在***700的操作期间不会改变的启动例程、配置参数以及其他固件参数和设置。SRAM 735和ROM 737可以具有相关联的控制电路。处理单元731和存储器可以耦接至***互连739，以将去往CPU子***730的各个部件的信号和来自CPU子***730的各个部件的信号路由至***700的其他块或模块。***互连639可以被实现为***总线，诸如单级或多级AHB。***互连739可以被配置为接口，以将CPU子***730的各个部件彼此耦接。***互连739可以耦接至***互连711，以提供CPU子***730的部件与***子***710的部件之间的信号路径。
***700还可以包括多个***资源740，所述多个***资源740包括电力模块741、时钟模块743、复位模块745和测试模块747。电力模块741可以包括睡眠控制模块、唤醒中断控制(WIC)模块、上电复位(POR)模块、多个电压基准(REF)和PWRSYS模块。在一些实施方式中，电力模块741可以包括允许***700以不同的电压和/或电流水平从外部源汲取电力和/或向外部源提供电力并且支持控制器在不同电力状态诸如活动、低电力或睡眠下操作的电路。在各种实施方式中，当***700使操作减速以实现期望的电力消耗或输出时，可以实现更多的电力状态。例如，次级侧控制器可以访问次级侧上的次级电气参数。在低线路和轻负载时，次级侧控制器可以确定电力状态使得接通有源钳位FET是无益的。时钟模块743可以包括时钟控制模块、看门狗定时器(WDT)、内部低速振荡器(ILO)和内部主振荡器(IMO)。复位模块745可以包括复位控制模块和外部复位(XRES)模块。测试模块747可以包括用于控制和进入测试模式的模块以及用于模拟功能和数字功能(数字测试和模拟DFT)的测试控制模块。
***700可以在单片(例如，单个)半导体管芯中实现。在其他实施方式中，***700的各个部分或模块可以在不同的半导体管芯上实现。例如，CPU子***730的存储器模块可以是片上的或分离的。在其他实施方式中，分离管芯电路可以被封装至单个“芯片”中，或者保持分离并作为分离元件被布置在电路板上(或者USB线缆连接器中)。
***700可以在许多应用环境中被实现以向其提供USB-PD功能。在每个应用环境中，实现***700的IC控制器或SOC可以被布置和配置在电子设备(例如，USB使能的设备)中以根据本文描述的技术执行操作。在一个示例实施方式中，***700可以被布置和配置在用于膝上型计算机、笔记本计算机等的个人计算机(PC)电力适配器中。在另一示例实施方式中，***700可以被布置和配置在用于移动电子设备(例如，智能电话、平板计算机等)的电力适配器(例如，壁式充电器)中。在另一示例实施方式中，***700可以被布置和配置在壁式插座中，该壁式插座被配置成通过USB A型和/或C型端口提供电力。在另一示例实施方式中，***700可以被布置和配置在车载充电器中，该车载充电器被配置成通过USB A型和/或C型端口提供电力。在又一示例实施方式中，***700可以被布置和配置在电力组中，该电力组可以被充电并且然后通过USB A型或C型端口向另一电子设备提供电力。在其他实施方式中，***比如***700可以被配置有本文描述的电力开关门控制电路***，并且可以被布置在各种其他USB使能的电子或机电设备中。
应当理解，在IC控制器上实现或作为IC控制器实现的***比如***700可以被布置在不同的应用中，这可以关于正被使用的电源的类型和电力正被传输的方向而有所不同。例如，在车载充电器的情况下，电源是提供DC电力的车载电池，而在移动电力适配器的情况下，电源是AC壁式插座。此外，在PC电力适配器的情况下，电力传输的流动是从提供者设备到消耗者设备，而在电力组的情况下，电力传输的流动可以是双向的，这取决于电力组是作为电力提供者(例如，向另一设备供电)还是作为电力消耗者(例如，自身被充电)进行操作。由于这些原因，***700的各种应用应当被视为说明性的而非限制性的意义。
图8是根据一个实施方式的由次级侧控制器跨电流隔离势垒控制初级侧上的有源钳位FET的方法800的流程图。方法800可以由包括硬件(例如，电路***、专用逻辑、可编程逻辑、微代码等)、软件、固件或其组合的处理逻辑来执行。在一个实施方式中，次级受控AC-DC反激式转换器中的次级侧控制器执行方法800。在另一实施方式中，图1的次级侧控制器116执行方法800。在另一实施方式中，图2的次级侧控制器216执行方法800。在另一实施方式中，图6的***子***710执行方法800。
参照图8，方法800开始于处理逻辑跨电流隔离势垒从次级侧控制器生成控制信号的第一脉冲(框802)。处理逻辑经由耦接至次级侧控制器和初级侧控制器的双电平脉冲变压器将第一脉冲发送至耦接至次级受控AC-DC反激式转换器中的反激式变压器的初级侧FET(例如，初级侧电力开关)，以使初级侧电力开关导通和关断(框804)。处理逻辑跨电流隔离势垒从次级侧控制器生成控制信号的第二脉冲(框806)。处理逻辑经由耦接至次级侧控制器和初级侧控制器的双电平脉冲变压器将第二脉冲发送至耦接至反激式变压器并被布置在反激式变压器的初级侧上的有源钳位FET，以使有源钳位FET导通和关断(框808)。
在另一实施方式中，处理逻辑使用次级侧受控AC-DC反激式转换器中的次级侧控制器来生成控制信号。处理逻辑利用次级侧控制器基于控制信号使用第一信号电平的第一脉冲来控制耦接至AC-DC反激式转换器的反激式变压器的初级侧的初级侧FET。处理逻辑利用次级侧控制器基于控制信号使用第二信号电平的第二脉冲来控制反激式变压器的初级侧上的有源钳位FET。第二信号电平小于第一信号电平。在另一实施方式中，信号电平可以被反转。
在另一实施方式中，处理逻辑通过以下操作来控制有源钳位FET：使用耦接在初级侧控制器与次级侧控制器之间的双电平脉冲变压器来发送第二脉冲。处理逻辑通过以下操作来控制初级侧FET：使用双电平脉冲变压器来发送第一脉冲。
在另一实施方式中，处理逻辑使用次级侧控制器来确定DC输出线上的输出电力。响应于确定输出电力高于阈值，处理逻辑将次级侧FET和有源钳位FET激活达第一持续时间。响应于确定输出电力低于阈值，处理逻辑将次级侧FET和有源钳位FET去激活达第二持续时间。
在另一实施方式中，处理逻辑跨电流隔离势垒发送控制信号作为不同电平的脉冲信号。控制信号的第一电平包括用于使初级侧FET导通和关断的脉冲信息。控制信号的第二电平包括用于使有源钳位FET导通和关断的脉冲信息。处理逻辑还将相同的第二电平发送至次级侧FET，以控制次级侧FET与有源钳位FET同相。在一些情况下，第一脉冲接收器响应于跨电流隔离势垒从次级侧控制器接收的第一电平脉冲而生成包括具有第一脉冲宽度的一个或更多个脉冲的第一脉冲信号。在一些情况下，第二脉冲接收器响应于跨电流隔离势垒从次级侧控制器接收的第二电平脉冲而生成包括带有第二脉冲宽度的一个或更多个脉冲的第二脉冲信号。处理逻辑可以改变第一脉冲宽度或第二脉冲宽度。在另一实施方式中，处理逻辑生成第一电平的第一PWM脉冲信号并且将第一PWM脉冲信号施加至双电平脉冲变压器的次级侧。将第一PWM脉冲信号施加至双电平脉冲变压器的次级侧使在双电平脉冲变压器的初级侧上感应出信号，以将第一PWM脉冲信号发送至初级侧控制器。初级侧控制器的第一脉冲接收器可以接收双电平脉冲变压器的初级侧上的信号，并且经由初级侧控制器的第一栅极驱动器向初级侧FET的栅极输出控制信号。多电平控制信号使初级侧FET导通和关断，以控制电力转换器的反激式变压器。在另一实施方式中，处理逻辑生成第二电平的第二PWM脉冲信号，并且将第二PWM脉冲信号施加至双电平脉冲变压器的次级侧。将第二PWM脉冲信号施加至双电平脉冲变压器的次级侧使在第二变压器的初级侧上感应出信号，以将第二PWM脉冲信号发送至有源钳位FET以驱动有源钳位FET。初级侧控制器的第二脉冲接收器可以接收双电平脉冲变压器的初级侧上的信号，并且经由初级侧控制器的第二栅极驱动器向有源钳位FET的栅极输出控制信号。
在另一实施方式中，由于次级侧控制器在次级侧上，因此次级侧控制器可以访问可以被计算的次级电气参数，所述次级电气参数包括次级侧上的线路和负载信息。例如，在低线路和轻负载时，次级侧控制器可以确定接通(例如，接合)有源钳位FET是无益的。这可以通过使不必要的栅极开关损耗最小化来提高效率。另外地或替选地，次级侧控制器可以基于输出电力和输入电压来确定有源钳位FET的持续时间。
在另一实施方式中，次级侧控制器上的处理逻辑使用相同的控制信号来控制初级侧上的有源钳位FET和次级侧上的次级侧FET。在这种情况下，有源钳位FET和次级侧FET同相切换，从而允许有源钳位FET保持导通达次级侧FET导通的持续时间，而不再继续。处理逻辑使用不同的控制信号来控制初级侧FET。由于有源钳位FET不需要在初级侧FET关断的整个持续时间期间保持导通，因此有源钳位FET与初级侧FET之间不需要人为的死区时间。
图9是根据另一实施方式的跨电流隔离势垒利用次级侧控制器来控制初级侧上的有源钳位FET和初级侧FET以及利用次级侧控制器来控制次级侧FET的方法900的流程图。方法900可以由包括硬件(例如，电路***、专用逻辑、可编程逻辑、微代码等)、软件、固件或其组合的处理逻辑来执行。在一个实施方式中，次级受控AC-DC反激式转换器中的次级侧控制器执行方法900。在另一实施方式中，图1的次级侧控制器116执行方法900。在另一实施方式中，图2的次级侧控制器216执行方法900。在另一实施方式中，图7的***子***710执行方法900。
参照图9，方法900开始于处理逻辑将第一电平的第一脉冲发送至初级侧FET(框902)。处理逻辑经由耦接至次级侧控制器和初级侧控制器的双电平脉冲变压器将第一脉冲发送至耦接至次级受控AC-DC反激式转换器中的反激式变压器的初级侧FET(例如，初级侧电力开关)，以使初级侧电力开关导通和关断。处理逻辑访问包括次级侧上的线路和负载信息的次级电气参数(框904)。处理逻辑基于次级电气参数来确定是否接合有源钳位(框906)。例如，在低线路和轻负载时，处理逻辑可以确定切换有源钳位FET是无益的并且不接合有源钳位FET(例如，处理逻辑不跨第二脉冲变压器将多电平控制信号的第二脉冲发送至有源钳位FET)。另外地或替选地，在高线路和重负载时，处理逻辑可以确定接通有源钳位FET是有益的。在这种情况下，处理逻辑然后经由耦接至次级侧控制器和有源钳位FET的双电平脉冲变压器发送第二电平的第二脉冲以使有源钳位FET导通和关断，该有源钳位FET耦接至反激式变压器并且被布置在反激式变压器的初级侧上(框908)。
在以上描述中，具体实施方式中的某些部分按照对计算机存储器内的数据比特进行操作的算法和符号表示而呈现。这些算法描述和表示是数据处理领域的技术人员用来将他们的工作的实质最有效地传达给本领域其他技术人员的手段。此处，算法是并且通常被构思成产生期望结果的自相一致的步骤序列。这些步骤是要求对物理量进行物理操纵的步骤。通常，尽管不是必须的，但是这些量采用能够被存储、传递、组合、比较和以其他方式操纵的电信号或磁信号的形式。已经证明有时，主要由于普遍使用的原因，把这些信号称为比特、值、元素、符号、字符、术语、数字等。
然而，应当牢记，所有这些术语以及类似术语均应与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。除非特别指出，否则如从以上讨论明显的是，应当理解，在整个描述中，利用诸如“接收”、“调整”等术语的讨论指的是计算***或类似电子计算设备的动作和处理，所述计算***或类似电子计算设备操纵计算***的寄存器和存储器内被表示为物理(例如，电子)量的数据并将这些数据转换成在计算***存储器或寄存器或其他这样的信息存储设备、传输设备或显示设备内被类似地表示为物理量的其他数据。
本文使用词语“示例”或“示例性”来表示用作示例、实例或说明。本文描述为“示例”或“示例性”的任何方面或设计不一定被解释为比其他方面或设计优选或有利。相反，词语“示例”或“示例性”的使用旨在具体地呈现构思。如本申请中所使用的，术语“或”旨在表示包含性的“或”而非排他性的“或”。除非另有规定或从上下文是清楚的，否则“X包括A或B”旨在表示任何自然的包含性排列。也就是说，如果X包括A；X包括B；或者X包括A和B两者，那么在任何前述情况下均满足“X包括A或B”。另外，除非另有规定或者从上下文清楚地指向单数形式，否则在本申请和所附权利要求书中所使用的冠词“一个”和“一种”通常应当被解释为意指“一个或更多个”。此外，除非如此描述，否则全文中使用术语“实施方式(anembodiment)”或“一个实施方式(one embodiment)”或者“实施方式(an embodiment)”或“一种实施方式(one embodiment)”不旨在意指同一实施方式或实施方式。
本文描述的实施方式还可以涉及用于执行本文的操作的装置。该装置可以针对所需目的而专门构造，或者该装置可以包括通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这样的计算机程序可以存储在非暂态计算机可读存储介质中，所述非暂态计算机可读存储介质例如但不限于包括以下的任何类型的盘：光盘、CD-ROM、磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡、闪速存储器或者适合于存储电子指令的任何类型的介质。术语“计算机可读存储介质”应当被视为包括存储一个或更多个指令集的单个介质或多个介质(例如，集中式或分布式数据库和/或相关联的高速缓冲存储器和服务器)。术语“计算机可读介质”还应当被视为包括能够存储、编码或携载如下指令集的任何介质，所述指令集由机器执行并且使机器执行本实施方式的方法中的任何一种或更多种方法。术语“计算机可读存储介质”因此应当被视为包括但不限于固态存储器、光学介质、磁介质、能够存储用于由机器执行并且使机器执行本实施方式的方法中的任何一种或更多种方法的指令集的任何介质。
本文呈现的算法和显示并非固有地与任何特定的计算机或其他装置相关。另外，并未参照任何特定的编程语言对本实施方式进行描述。应当理解，各种编程语言可以用于实现如本文所述的实施方式的教导。
以上描述阐述了诸如具体***、部件、方法等的示例的许多具体细节，以提供对本公开内容的若干实施方式的良好理解。应当理解，以上描述旨在是说明性的而非限制性的。在阅读并理解以上描述之后，许多其他实施方式对本领域技术人员将是明显的。因此，应当参考所附权利要求连同这些权利要求所赋予的等同物的全部范围来确定本公开内容的范围。

Claims (20)

1.一种次级侧受控交流至直流(AC-DC)转换器，包括：
初级侧场效应晶体管(FET)；
次级侧FET；
变压器，所述变压器耦接至所述初级侧FET和所述次级侧FET；
有源钳位FET，所述有源钳位FET耦接至所述初级侧FET，其中，所述有源钳位FET被布置在所述变压器的初级侧上；以及
次级侧控制器，所述次级侧控制器耦接至所述变压器，其中，所述次级侧控制器被配置成：跨相同的电流隔离势垒来控制所述有源钳位FET和所述初级侧FET。
2.根据权利要求1所述的次级侧受控AC-DC转换器，还包括耦接在所述有源钳位FET与所述次级侧控制器之间的双电平脉冲变压器，以在所述次级侧控制器与初级侧控制器之间提供所述相同的电流隔离势垒，其中，所述次级侧控制器经由所述双电平脉冲变压器向所述有源钳位FET发送第一信号电平的第一脉冲，其中，所述次级侧控制器经由所述双电平脉冲变压器发送第二信号电平的第二脉冲以控制所述初级侧FET，并且其中，所述第二信号电平与所述第一信号电平不同。
3.根据权利要求2所述的次级侧受控AC-DC转换器，其中，所述次级侧控制器包括：
可编程参考供应，所述可编程参考供应用于提供第三信号电平；
第一电平信号生成器，所述第一电平信号生成器耦接至电压供应和所述可编程参考供应，所述第一电平信号生成器用于生成所述第一信号电平的第一脉冲；以及
第二电平信号生成器，所述第二电平信号生成器耦接至所述电压供应，所述第二电平信号生成器用于生成所述第二信号电平的第二脉冲，其中，所述第一信号电平大于所述第三信号电平并且小于所述第二信号电平。
4.根据权利要求3所述的次级侧受控AC-DC转换器，其中：
所述第一电平信号生成器包括第一上拉晶体管和第一下拉晶体管；
所述第二电平信号生成器包括用于生成所述第二脉冲的第二上拉晶体管和第二下拉晶体管；以及
所述次级侧控制器包括：
上拉预驱动器，所述上拉预驱动器用于激活所述第二上拉晶体管以使所述初级侧FET导通；
下拉预驱动器，所述下拉预驱动器用于激活所述第二下拉晶体管以使所述初级侧FET或所述有源钳位FET关断；以及
预驱动器，所述预驱动器用于激活所述第一上拉晶体管以使所述有源钳位FET导通。
5.根据权利要求4所述的次级侧受控AC-DC转换器，其中，所述第一电平信号生成器还包括放大器，所述放大器包括第一输入端和第二输入端，所述第一输入端耦接至所述可编程参考供应，所述第二输入端耦接至所述第一上拉晶体管与所述第一下拉晶体管之间的公共节点。
6.根据权利要求3所述的次级侧受控AC-DC转换器，其中，所述可编程参考供应包括：
电阻器；
可编程电流源，所述可编程电流源耦接至所述电阻器；以及
电压钳，所述电压钳耦接至所述电阻器与所述可编程电流源之间的节点，所述电压钳用于提供所述第三信号电平的钳位电压。
7.根据权利要求1所述的次级侧受控AC-DC转换器，其中，所述有源钳位FET是包括浮动接地的n型FET(NFET)。
8.根据权利要求1所述的次级侧受控AC-DC转换器，其中，所述有源钳位FET是包括参考接地的p型FET(PFET)。
9.根据权利要求1所述的次级侧受控AC-DC转换器，还包括耦接在所述有源钳位FET与整流DC线(VIN)之间的电容器。
10.根据权利要求1所述的次级侧受控AC-DC转换器，其中，所述次级侧FET的源极耦接至USB-C连接器的GND端子。
11.一种方法，包括：
由次级侧受控交流至直流(AC-DC)反激式转换器中的次级侧控制器生成控制信号；
由所述次级侧控制器基于所述控制信号使用第一信号电平的第一脉冲来控制耦接至所述次级侧受控AC-DC反激式转换器的反激式变压器的初级侧的初级侧场效应晶体管(FET)；以及
由所述次级侧控制器基于所述控制信号使用第二信号电平的第二脉冲来控制所述反激式变压器的初级侧上的有源钳位FET，所述第二信号电平与所述第一信号电平不同。
12.根据权利要求11所述的方法，其中：
控制所述有源钳位FET包括：使用耦接在初级侧控制器与所述次级侧控制器之间的双电平脉冲变压器来发送所述第二脉冲；以及
控制所述初级侧FET包括：使用所述双电平脉冲变压器来发送所述第一脉冲。
13.根据权利要求11所述的方法，还包括：
由所述次级侧控制器确定直流(DC)输出线上的输出电力；
响应于确定所述输出电力高于阈值，将次级侧FET和所述有源钳位FET激活达第一持续时间；以及
响应于确定所述输出电力低于所述阈值，将所述次级侧FET和所述有源钳位FET去激活达第二持续时间。
14.一种交流至直流(AC-DC)电力适配器设备，包括：
USB-C连接器；
变压器，所述变压器耦接在AC端子与DC端子之间，所述变压器用于在所述AC端子与所述DC端子之间具有电流隔离的情况下将所述AC端子上的AC电力转换为所述DC端子上的DC电力；
初级侧场效应晶体管(FET)；
次级侧FET；
次级侧控制器；
有源钳位FET，所述有源钳位FET耦接至所述次级侧控制器，其中，所述有源钳位FET被布置在所述变压器的初级侧上；以及
次级侧控制器，所述次级侧控制器耦接至所述变压器，其中，所述次级侧控制器用于跨相同的电流隔离势垒控制所述有源钳位FET和所述初级侧FET。
15.根据权利要求14所述的AC-DC电力适配器设备，还包括耦接在所述有源钳位FET与所述次级侧控制器之间的双电平脉冲变压器，以在所述次级侧控制器与初级侧控制器之间提供所述相同的电流隔离势垒，其中，所述次级侧控制器经由所述双电平脉冲变压器向所述有源钳位FET发送第一信号电平的第一脉冲，其中，所述次级侧控制器经由所述双电平脉冲变压器发送第二信号电平的第二脉冲以控制所述初级侧FET，并且其中，所述第二信号电平与所述第一信号电平不同。
16.根据权利要求15所述的AC-DC电力适配器设备，其中，所述双电平脉冲变压器包括：
可编程参考供应，所述可编程参考供应用于提供第三信号电平；
第一电平信号生成器，所述第一电平信号生成器耦接至电压供应和所述可编程参考供应，所述第一电平信号生成器用于生成所述第一信号电平的第一脉冲；以及
第二电平信号生成器，所述第二电平信号生成器耦接至所述电压供应，所述第二电平信号生成器用于生成所述第二信号电平的第二脉冲，其中，所述第一信号电平大于所述第三信号电平并且小于所述第二信号电平。
17.根据权利要求16所述的AC-DC电力适配器设备，其中：
所述第一电平信号生成器包括第一上拉晶体管和第一下拉晶体管；
所述第二电平信号生成器包括用于生成所述第二脉冲的第二上拉晶体管和第二下拉晶体管；以及
所述双电平脉冲变压器包括：
上拉预驱动器，所述上拉预驱动器用于激活所述第二上拉晶体管以使所述初级侧FET导通；
下拉预驱动器，所述下拉预驱动器用于激活所述第二下拉晶体管以使所述初级侧FET或所述有源钳位FET关断；以及
预驱动器，所述预驱动器用于激活所述第一上拉晶体管以使所述有源钳位FET导通。
18.根据权利要求17所述的AC-DC电力适配器设备，其中，所述第一电平信号生成器还包括放大器，所述放大器包括第一输入端和第二输入端，所述第一输入端耦接至所述可编程参考供应，所述第二输入端耦接至所述第一上拉晶体管与所述第一下拉晶体管之间的公共节点。
19.根据权利要求16所述的AC-DC电力适配器设备，其中，所述可编程参考供应包括：
电阻器；
可编程电流源，所述可编程电流源耦接至所述电阻器；以及
电压钳，所述电压钳耦接至所述电阻器与所述可编程电流源之间的节点，所述电压钳用于提供所述第三信号电平的钳位电压。
20.根据权利要求14所述的AC-DC电力适配器设备，其中，所述次级侧FET的源极耦接至USB-C连接器的GND端子。
CN202310565393.XA 2022-05-19 2023-05-18 用于次级受控有源钳位反激式（acf）模式的驱动方案 Pending CN117097165A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/748,616 US20230378877A1 (en) 2022-05-19 2022-05-19 Drive scheme for secondary-controlled active clamp flyback (acf) mode
US17/748,616 2022-05-19

Publications (1)

Publication Number Publication Date
CN117097165A true CN117097165A (zh) 2023-11-21

Family

ID=88772327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310565393.XA Pending CN117097165A (zh) 2022-05-19 2023-05-18 用于次级受控有源钳位反激式（acf）模式的驱动方案

Country Status (2)

Country Link
US (1) US20230378877A1 (zh)
CN (1) CN117097165A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230361689A1 (en) * 2022-05-05 2023-11-09 Cypress Semiconductor Corporation Voltage bus discharge for universal serial bus power delivery

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4613951B2 (ja) * 2005-09-15 2011-01-19 株式会社村田製作所 同期整流型フォワードコンバータ
US10277130B2 (en) * 2015-06-01 2019-04-30 Microchip Technolgoy Incorporated Primary-side start-up method and circuit arrangement for a series-parallel resonant power converter
CN109155591B (zh) * 2017-04-28 2023-04-14 雅达电子国际有限公司 包括用于调整谐振频率的自适应箝位电路的反激式功率变换器

Also Published As

Publication number Publication date
US20230378877A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
US11114945B2 (en) Secondary-controlled active clamp implementation for improved efficiency
US11271484B2 (en) Primary controller calibration and trimming using secondary controller in secondary-controlled flyback converters
TWI827581B (zh) 用於通用序列匯流排功率遞送中的可程式閘極驅動器控制之電路及系統
US11223270B2 (en) Power-efficient sync-rectifier gate driver architecture
US11316441B2 (en) Controlled gate-source voltage N-channel field effect transistor (NFET) gate driver
US11736023B2 (en) Communicating fault indications between primary and secondary controllers in a secondary-controlled flyback converter
US10950987B2 (en) Voltage protection for universal serial bus Type-C (USB-C) connector systems
US11100034B1 (en) Dual integrated gate-driver with reverse current fault protection for USB Type-C and USB power delivery
US11625355B2 (en) Switching clock phase shift for multi-port buck-boost converter
CN114430878A (zh) 避免反激式转换器中的虚假nsn检测
CN117097165A (zh) 用于次级受控有源钳位反激式（acf）模式的驱动方案
US20240048060A1 (en) Dead-time calibration scheme for active clamp flyback (acf) primary field-effect transistors (fet)
CN117526721A (zh) 控制装置、控制方法以及交流至直流功率转换器
CN116775527A (zh) Usb-c控制器及其操作方法和充电器***
US20240048053A1 (en) Non-complementary active clamp flyback (acf) primary field-effect transistors (fet) control
CN117526687A (zh) 用于死区时间校准的方法以及usb-pd ac-dc电源和转换器
CN117526735A (zh) 非互补有源钳位反激（acf）初级场效应晶体管（fet）控制
WO2022051560A1 (en) Short circuit recovery in universal serial bus type-c power delivery (usb-c/pd) systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication