CN103283144B - 电流镜以及高依从性单级放大器 - Google Patents
电流镜以及高依从性单级放大器 Download PDFInfo
- Publication number
- CN103283144B CN103283144B CN201180060156.3A CN201180060156A CN103283144B CN 103283144 B CN103283144 B CN 103283144B CN 201180060156 A CN201180060156 A CN 201180060156A CN 103283144 B CN103283144 B CN 103283144B
- Authority
- CN
- China
- Prior art keywords
- cascade
- couple
- transistor
- input
- input transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
一种用于在集成电路(IC)中使用的***包含:输入差分对(205),其包含正输入节点(245)和负输入节点(240);电流源(265),其耦接到所述输入差分对;以及电流镜(105)。所述电流镜包含至少第一有源装置(175)和第二有源装置(170)。所述***包含偏置晶体管装置(110),其具有:源极端子,所述源极端子耦接到所述第一有源装置和所述第二有源装置中每一者的栅极端子;栅极端子,所述栅极端子耦接到所述第二有源装置的漏极端子;以及漏极端子,所述漏极端子耦接到电压源。所述偏置晶体管装置与所述电流镜互补。
Description
技术领域
本说明书中所揭示的一项或多项实施例涉及集成电路(IC)。更确切地说,一项或多项实施例涉及用于在IC内使用的电流镜以及放大器。
背景技术
现代集成电路(IC)制造技术使得电路能够使用大小不断缩小的装置来形成。然而,较小装置的电路特性可能抑制优质放大器设计的开发。随着晶体管装置的大小减小,可能很难在放大器内获得所需操作特性,例如输出阻抗和高增益。
当设计单级放大器时,这些困难可能更加严重。当设计单级放大器时,必须在处理与装置大小有关的设计问题的同时,于单一放大级内获得例如阻抗和增益的操作特性,而不是依赖于使用多个级来获得所需操作特性。然而,单级放大器的确有好处。例如,单级放大器避开了多个放大级所引入的补偿要求。另外,单级放大器通常比多级放大器耗用较少的裸片面积。
发明内容
本说明书中揭示的一项或多项实施例涉及集成电路(IC),且更确切地说,涉及用于在IC内使用的电流镜和放大器。
实施例可以包含用于在IC内使用的***。所述***可以包含:输入差分对,其包含正输入节点与负输入节点;以及耦接到所述输入差分对的电流源。所述电流源可以提供预定的偏置电流。所述***还可以包含电流镜,其包含第一有源装置和第二有源装置。所述第一有源装置的漏极端子可以包含输出节点。所述***进一步可以包含偏置晶体管装置,其包含:源极端子,所述源极端子耦接到所述第一有源装置和所述第二有源装置中每一者的栅极端子;栅极端子,所述栅极端子耦接到所述第二有源装置的漏极端子;以及漏极端子,所述漏极端子耦接到电压源。所述偏置晶体管装置可以与所述电流镜互补。
所述输入差分对可以实施为级联输入差分对,所述级联输入差分对包含:第一输入晶体管装置,其与第一级联输入晶体管装置串联耦接;以及第二输入晶体管装置,其与第二级联输入晶体管装置串联耦接。所述级联输入差分对可以进一步包含二极管连接的晶体管,所述二极管连接的晶体管具有:源极端子,其耦接到所述第一输入晶体管装置和所述第二输入晶体管装置中每一者的源极端子;以及漏极端子,其耦接到所述第一级联输入晶体管装置和所述第二级联输入晶体管装置中每一者的栅极端子。可以根据所述第一输入级联晶体管装置和所述第二输入级联晶体管装置的栅极到源极的电压调整所述二极管连接的晶体管的大小。
所述第一有源装置可以包含第一晶体管装置和第一级联晶体管装置。所述第一晶体管装置的栅极端子可以耦接到所述第二有源装置的栅极端子和所述偏置晶体管装置的源极端子。所述第一级联装置的栅极端子可以耦接到偏置电压。所述第一级联装置的漏极端子可以包含所述输出节点。
所述第二有源装置可以包含第二晶体管装置和第二级联晶体管装置。所述第二晶体管装置的栅极端子可以耦接到所述第二级联晶体管装置的栅极端子、所述第一晶体管装置的所述栅极端子和所述偏置晶体管装置的所述源极端子。所述第二级联晶体管装置的漏极端子可以耦接到所述偏置晶体管装置的所述栅极端子。
所述***还可以包含放大器。所述放大器可以包含:非反相输入节点,其耦接到所述第二晶体管装置的漏极端子;反相输入节点,其耦接到所述第一晶体管装置的漏极端子;以及输出端,其耦接到所述第一级联晶体管装置的栅极端子。所述放大器可以向所述第一级联晶体管装置的所述栅极端子提供所述偏置电压。
在另一方面,所述***的所述负输入节点可以耦接到所述输出节点,以形成单位增益放大器。
另一项实施例可以包含用于在IC内使用的电流镜***。所述***可以包含第一有源装置和第二有源装置,其中每一者具有栅极端子、源极端子和漏极端子。所述第一有源装置和所述第二有源装置的所述源极端子可以耦接在一起。所述第二有源装置的漏极端子可以耦接到电流参考单元。所述第一有源装置的漏极端子可以包含输出节点。所述***还可以包含偏置晶体管装置,其包含:源极端子,所述源极端子耦接到所述第一有源装置和所述第二有源装置中每一者的栅极端子;栅极端子,所述栅极端子耦接到所述第二有源装置的漏极端子;以及漏极端子,所述漏极端子耦接到电压源。所述偏置晶体管装置可以与所述第一有源装置和所述第二有源装置互补。
所述第一有源装置可以包含第一晶体管装置和第一级联晶体管装置。所述第一晶体管装置的栅极端子可以耦接到所述第二有源装置的栅极端子和所述偏置晶体管装置的所述源极端子。所述第一级联装置的栅极端子可以耦接到偏置电压。所述第一级联装置的漏极端子可以包含所述输出节点。
所述第二有源装置可以包含第二晶体管装置和第二级联晶体管装置。所述第二晶体管装置的栅极端子可以耦接到所述第二级联晶体管装置的栅极端子、所述第一晶体管装置的所述栅极端子和所述偏置晶体管装置的所述源极端子。所述第二级联晶体管装置的漏极端子可以耦接到所述偏置晶体管装置的所述栅极端子。
所述***还可以包含放大器。所述放大器可以包含:非反相输入节点,其耦接到所述第二晶体管装置的漏极端子;反相输入节点,其耦接到所述第一晶体管装置的漏极端子;以及输出端,其耦接到所述第一级联晶体管装置的栅极端子。所述放大器可以向所述第一级联晶体管装置的所述栅极端子提供所述偏置电压。
另一项实施例可以包含一特定电路,所述电路包含输入差分对,所述输入差分对包含正输入节点和负输入节点,其中所述输入差分对包含N型金属氧化物半导体(NMOS)装置。所述电路可以包含:电流源,其耦接到所述输入差分对,其中所述电流源经配置以向所述电路提供预定的偏置电流;以及级联电流镜,其包含P型金属氧化物半导体(PMOS)装置。所述级联电流镜可以包含第一PMOS装置、第二PMOS装置、第一级联PMOS装置以及具有输出节点的第二级联PMOS装置。所述电路还可以包含偏置NMOS装置,其包含:源极端子,所述源极端子耦接到所述第一PMOS装置、所述第二PMOS装置,以及所述第二级联PMOS装置中每一者的栅极端子;栅极端子,所述栅极端子耦接到所述第二级联PMOS装置的漏极端子;以及漏极端子,所述漏极端子耦接到电压源。
在一方面,所述输入差分对可以实施为级联输入差分对,所述级联输入差分对包含:第一输入NMOS装置,其与第一级联输入NMOS装置串联耦接;以及第二输入NMOS装置,其与第二级联输入NMOS装置串联耦接。
所述第二级联PMOS装置的所述栅极端子可以耦接到偏置电压。
所述电路还可以包含放大器。所述放大器可以包含:非反相输入节点,其耦接到所述第二PMOS装置的漏极端子;反相输入节点,其耦接到所述第一PMOS装置的漏极端子;以及输出端,其耦接到所述第一PMOS级联装置的栅极端子。所述放大器的所述输出端可以向所述第一级联PMOS装置的所述栅极端子提供所述偏置电压。
所述级联输入差分对可以包含二极管连接的NMOS装置,所述二极管连接的NMOS装置具有:源极端子,其耦接到所述第一输入NMOS装置和所述第二输入NMOS装置中每一者的源极端子;以及漏极端子,其耦接到所述第一级联输入NMOS装置和所述第二级联输入NMOS装置中每一者的栅极端子。可以根据所述输入对晶体管装置的栅极到源极的电压调整所述二极管连接的晶体管的大小。
在另一方面,所述***的所述负输入端可以耦接到所述输出节点以形成单位增益放大器。
附图说明
图1为说明根据本说明书内所揭示的实施例的级联电流镜***的第一电路图。
图2为说明根据本说明书内所揭示的另一项实施例的电流镜***的第二电路图。
图3为说明根据本说明书内所揭示的另一项实施例的级联单级放大器***的第三电路图。
图4为说明根据本说明书内所揭示的另一项实施例的单级放大器***的第四电路图。
图5为说明根据本说明书内所揭示的另一项实施例的单级放大器***的第五电路图。
具体实施方式
尽管本说明书以权利要求作总结,所述权利要求书界定了被视为新颖实施例的一项或多项实施例的特征,但是应相信,可通过考虑结合附图所做的描述而更好地理解所述一项或多项实施例。根据需要,本说明书中揭示了一项或多项详细实施例。然而,应了解,所述一项或多项实施例仅仅为示例性的。因此,本说明书中所揭示的特定结构和功能细节不应解释为是限制性的,而是仅仅作为权利要求书的依据而且是作为代表性依据,用以指导所属领域的技术人员在基本上任何适合的详细结构中以各种方式来使用所述一项或多项实施例。此外,本文所使用的术语和短语并不意图用作限制,而是意图提供对本文所揭示的一项或多项实施例的可理解的描述。
本说明书中揭示的一项或多项实施例涉及集成电路(IC),且更确切地说,涉及用于在IC内使用的电流镜(currentmirror)和放大器。在一项或多项实施例中,提供一种并入偏置机构的电流镜电路配置。这一偏置机构缩短了电流镜电路配置的响应时间。这一偏置机构还使得电流镜电路配置能够与具有高依从性电压要求的电路交互操作。
在一项实施例中,电流镜电路配置可以并入放大器***中。所述放大器***可以是特征为高开环增益(openloopgain)和高输出阻抗的可操作跨导类型的放大器。此外,放大器***的特征可以在于与电流镜电路配置耦接以提供单端输出的差分输入端。差分输入端和电流镜电路配置可以包含级联装置。将偏置机构包含于电流镜电路配置内,使得放大器***能够获得高水平的电压依从性,适于作为IC内的单位增益放大器和/或缓冲放大器来操作。
将偏置机构包含于电流镜电路配置内,也有助于克服在输入侧上使用级联时在放大***内产生的约束。通常,输入侧上的级联可能导致输入电压范围减小。输入电压范围的减小可以降低放大器***(特别是缓冲放大器配置中)的输出能力。
图1为说明根据本说明书内所揭示的实施例的级联电流镜***(***)100的第一电路图。***100实施为高依从性的级联电流镜***。如所示,***100可包含级联电流镜(电流镜)105和偏置装置110。另外,***100包含电流吸收端(currentsink)(吸收端)135和145。
如所示,装置110、115、120、125和130中的每一者可以按照互补金属氧化物半导体(CMOS)装置的形式实施。装置115-130可以按照P型金属氧化物半导体场效应晶体管(MOSFET)的形式实施。装置110可以按照N型MOSFET的形式实施。
电流镜105可以包含:例如晶体管装置的多个装置,例如装置115和120;以及例如级联晶体管装置的多个级联装置,例如级联装置125和130。装置115和120中每一者的源极端子均耦接到电压电位VCC。级联装置125的源极端子耦接到装置115的漏极端子。另外,级联装置125的栅极端子耦接到装置115和120中每一者的栅极端子。级联装置130的源极端子耦接到装置120的漏极端子。
一般来说,术语“级联”可以指代在电路的信号路径内串联堆叠装置类型相同的两个晶体管。用作晶体管对的输出节点的晶体管被称为“级联晶体管”或“级联装置”。参看图1,例如,级联装置125是相对于装置115来说的级联装置。类似地,级联装置130是相对于装置120来说的级联装置。
当在电路内实施级联时,通常向级联结构中的第一晶体管装置(例如,“非级联装置”)施加输入电压信号。第一装置将电压信号转换为流经第二装置的输出电流。在图1的实例中,第二装置提供输出,且因而可以被称为级联装置。偏置电压被施加到级联装置,以便对级联装置加偏压而达到特定的操作点,在所述操作点处,级联装置能够从第一晶体管装置接收信号电流。
级联可以作为使用单一晶体管的替代方案在电子电路内使用。例如,来考虑装置120的栅极端子接收输入信号且级联装置130的漏极端子用作例如放大器的输出节点的情况。出于说明的目的,级联装置130的漏极端子标为节点160。在不存在级联装置130的情况下,装置120的漏极端子将用作放大器的输出节点。在所述情况下,例如输出节点的节点的输出电阻表示为“Rout”,这是装置120单独一者的输出电阻,且表示为“r0”。
一般来说,从漏极端子的角度看晶体管装置的电阻,其会由于出现与所述晶体管装置的源极端子串联的电阻而增大。晶体管装置的源极端子的电阻可以表示为“Rs”。因此,当从漏极端子看起时,特定装置(例如装置120)的Rout通过以下表达式而给出:Rout=(装置120的r0)*(装置120的1/Rs)。由于装置120的源极端子耦接到电源VCC,因此装置120的Rs最小。
在级联配置中,装置120耦接在级联装置130的源极端子与VCC之间。因此,现与级联装置130的源极端子串联的电阻为装置120的r0。因而,当从级联装置130的漏极端子看起时,Rout约等于表达式(级联装置130的r0)*(级联装置130的gm)*(装置120的r0),其中“gm”表示装置的跨导。级联使得Rout相对于使用单一晶体管的情况增大到gm*(级联装置130的r0)倍。此外,由于放大级的电压增益通常为关于放大级的输出电阻的函数,因此级联造成的Rout的增大可以使得使用级联的放大级的电压增益增大。
相较于单一晶体管,级联的另一优势在于放大器带宽增大。在放大器中,被称为“密勒效应(MillerEffect)”的现象可以解释电压放大器的输入端出现的电容的增大。考虑一种特定的晶体管,其沿着从晶体管的栅极端子到晶体管的漏极端子的路径提供预定增益。所述晶体管还具有与栅极到漏极的路径相关联的寄生电容。密勒效应一般意味着装置具有等效电容,所述等效电容是通过将增益与装置的寄生电容相乘而确定。当从栅极看起来观察信号路径时,栅极到漏极的路径的寄生电容由路径的增益而得到放大(例如,与路径的增益相乘)。晶体管的增益可以为例如10。将寄生电容与增益相乘获得等效电容,所述等效电容为寄生电容的10倍。
考虑例如输入电压信号被施加到装置120的栅极端子的情况。这类放大器的输入带宽受到装置120的输入栅极端子处的电容的限制。装置120内固有的栅极到漏极的寄生电容可表示为Cgd。由于密勒效应,相对于其他的栅极寄生电容,Cgd大体为主导成分。密勒效应有效地将在装置120的栅极端子处所得的Cgd的等效电容增大到Cgd的电压增益倍。此类电路配置的从栅极端子到漏极端子的电压增益为装置120的“gm”与在装置120的漏极端子处所得的Rout(即,装置120的r0)的乘积。为此,所需的装置120的输出漏极电阻的增大导致相关的Cgd等效电容的增大,且因而导致装置120带宽的减小。
串联地包含级联装置130与装置120可提高上文所述的带宽。在包含级联装置130的情况下,装置120的漏极端子处所得的Rout为装置120的r0与从级联装置130的源极端子所得的输入电阻并联所得的结果。在以这一方式实施的情况下,级联装置130可以作为电压跟随器(voltagefollower)来进行分析,其中所述电压跟随器的输入电阻约为1/级联装置130的gm。通常,1/级联装置130的gm显著小于装置120的r0。因此,Rout变为约等于1/级联装置130的gm。
由于出现级联装置130,装置120漏极端子处的Rout的减小使得装置120从栅极到漏极的电压增益减小。从栅极到漏极的电压增益的减小使得装置120的Cgd处出现的电压增益减小,由此使得密勒效应所产生的Cgd的等效电容减小。因此,装置120的输入端(即栅极端子)处出现的电容减小。装置120栅极端子处的电容的减小一般会增大输入信号带宽。
电压增益是在节点160处的级联结构中获得。装置120中所产生的信号电流从级联装置130的低阻抗输入源极端子流入,并且从级联装置130的高阻抗漏极端子流出。从装置120的栅极端子到级联装置130的漏极端子的电压增益大致由以下表达式定义:(级联装置130的gm)*(级联装置130的r0)*(装置120的r0)。从这一表达式可以看出,级联可以提高***100的输出阻抗和电压增益两者,与此同时提高输入信号带宽。
然而,级联的一个缺点在于:将两个晶体管串联放置需要额外的栅极到源极电压的电压净空(voltageheadroom)。为了保持CMOS晶体管的漏极端子处的高输出电阻,晶体管必须位于操作的有源区域或“饱和区域”中。如果晶体管装置处的漏极到源极的电压(表示为Vds)降到Vgs-Vth以下,其中Vth表示接通晶体管装置所需的阈值电压,而Vgs表示栅极到源极的电压,那么晶体管位于导致***100的总体Rout大幅减小的线性操作区域内。因此,相比使用单一晶体管的情况,级联需要两倍的电压净空,以确保两个晶体管保持在线性区域之外。
当级联实施于电流镜内时,所需的电压净空通常更大,这是因为电流镜一侧上的至少一个装置为接收参考偏置电流的二极管连接的装置。例如,在传统的级联电流镜内,晶体管装置115、120和级联装置125中每一者的栅极端子将在节点165处耦接到级联装置125的漏极端子。在以这一方式实施的情况下,装置125是与装置115串联的二极管连接的晶体管,其中二者的栅极连结在一起。因此,节点165形成低阻抗节点,所述低阻抗节点将电流引向电流吸收端135。在装置115和125以这一方式实施的情况下,节点165处的电压被强加为VCC-(装置115的Vgs)。因此,用以实施电流吸收端135的电路的依从性电压无法大于VCC-(装置115的Vgs)。
一般来说,依从性电压指代***中所排布的装置或装置集合例如在以所期望或所定义的方式产生作用时所需的最小量的电压。例如,电流镜的依从性电压为使得电流镜能够例如在可接受边界内作为电流镜产生作用所需的电压。依从性电压一般用于指代电流镜的输出依从性电压。在图1中所呈现的实例中,依从性电压也指代电流镜的输入依从性电压,即节点165处的电压。
将装置110添加到电流镜105使得节点165处的电压从当如所描述作为传统电流镜实施时节点165处所存在的电压上移了约装置110的Vgs。因包含装置110而发生的节点165处的电压变化可以将装置125的Vds降到小于饱和电压(Vdsat),其中Vdsat=Vgs-Vt。然而,装置115保持在线性区域中。事实上,装置115和125在这一配置中充当单一装置。为减小节点165处的电压,装置110必须为与装置115和125互补的晶体管类型。因而,在图1中所说明的实例中,装置110说明为N型晶体管。
装置110耦接到电流吸收端145。电流吸收端145提供偏置电流,所述偏置电流强加到装置110上,使其到达预定操作点。使用流经装置110的偏置电流的量,并且通过适当调整装置110的大小,可以根据需要调整装置110的Vgs值和所得到的节点165处的电压。另外,包含装置110将装置125的漏极端子与装置115-125中每一者的栅极端子隔离开。因此,不需要用装置115和125内流动的偏置电流来驱动装置115-125中每一者的栅极端子。
由于添加了装置110而造成的节点165处的阻抗的增大,使得从装置125的栅极端子通过装置110并回到装置125的负反馈回路内的增益,相较于具有传统的二极管连接的装置的单位增益反馈回路,大大增加。这一增益增大导致装置115-125中每一者的栅极端子的驱动力增大。另外,当适当调整装置110的大小时,必须由装置125充电以驱动装置110的栅极电容,较之于必须在传统级联电流镜中的装置115-125中每一者的栅极端子上进行驱动的电容,可显著减小。
装置110用以驱动装置115-125中每一者的栅极端子的电流在从装置110到电流吸收端145的路径中流动,而不在装置115到装置125到电流吸收端135所形成的用于在电流镜内对电流吸收端135所吸收的参考电流进行偏置的路径中流动。因此,由于流经电流吸收端135的较大多数参考电流流经装置115和125,而不是为装置115和120的栅极端子充电,因此装置110可以提高流经装置115和125的参考电流的准确性。另外,装置110加快了可以驱动(例如,切换)装置115-125的速度。装置110可以通过响应于装置110的栅极处(例如,节点165处)的电压中的小波动而驱动大电流,来驱动(例如充电和放电)由装置115和125的栅极所呈现的电容性负载。例如,可以将装置110的大小调整为小于装置115-125,从而装置110的栅极便呈现出需要较少电流便可驱动装置110的栅极电压的小电容,使得负反馈回路的响应时间较短。
应注意,由于装置115和120中每一者的源极端子被耦接,且装置115和120中每一者的栅极端子被耦接,装置115的Vgs等于装置120的Vgs。因此,在装置120内流动的电流为关于流经装置115的电流的函数。因此,经由节点160从装置130的漏极端子流出的电流(表示为电流140)为关于电流吸收端135所产生的参考电流的函数。
例如,当装置115和120相匹配且具有相同大小的时候,电流140约等于电流吸收端135所产生的参考电流。可以提高电流140与电流吸收端135所产生的电流之间的匹配准确性,方法为在电流140与电流吸收端135所吸收的电流之间需要等效或实质上的等效时,将装置125和130中之每一者实施为大小相同的匹配装置。此外,通过使装置120和130的大小与装置115和125的大小分别成比例,可以使电流140与电流吸收端135所产生的参考电流成比例。
关于级联装置130,Vbias150可以向级联装置130的栅极端子提供足够的偏置电压,以确保级联装置130接通。更确切地说,Vbias150可以向级联装置130提供足够的偏置电压,以确保级联装置130的Vgs将级联装置130移出阈值下的区域。
应了解,参考图1说明的电路可以使用互补装置来实施,例如,其中装置115-130实施为N型装置,且装置110实施为P型装置。在此类实施例中,一般来说,电流吸收端可以变为电流源,而电流源可以变为电流吸收端。在本说明书内,电流源和/或电流吸收端时有时可以被称为“参考电流”或“电流参考单元”。此外,尽管晶体管说明为CMOS装置,但是也可以使用其他装置类型。例如,可以使用双极晶体管装置。因此,本说明书内所揭示的一项或多项实施例并非意图受到图1所示的特定实施例的限制。
图2为说明根据本说明书内所揭示的另一项实施例的电流镜***(***)200的第二电路图。***200实施为基本上如参考图1所描述的高依从性的电流镜***。因此,本说明书中相同的编号将尽可能用于表示相同的对象。
图2说明替代性实施例,其中,图1的装置115和级联装置125被替换为单一有源装置170(例如,晶体管),且装置120和级联装置130被替换为另一单一有源装置175(例如,另一晶体管)。因而,***200的任何支线均不需要应用级联。如所示,有源装置170的栅极端子可以耦接到有源装置175的栅极端子和装置110的源极端子。有源装置170的源极端子可以耦接到VCC,而漏极端子可以耦接到节点165。有源装置175的源极端子可以耦接到VCC,而漏极端子可以耦接到(例如,提供输出端的)节点160。
***200的输入依从性可以接近VCC。***200的输出依从性(例如,在不使用级联的情况下)为VCC-(装置175的Vdsat)。通过比较,如图1中的***100所示的级联配置使得输出依从性减小了级联装置130的Vdsat。例如,输出依从性变为VCC-2*Vdsat。输入依从性接近VCC。
图3为说明根据本说明书内所揭示的另一项实施例的级联单级放大器***(***)300的第三框图。***300并入参考图1至图2所描述的方面,并且可以实施为高依从性放大器***。如所注意的,在本说明书通篇中,相同数字用于指代相同的对象。一般来说,***300可以包含电流镜105、装置110、级联差分输入块(输入块)205,以及电流吸收端250。
输入块205可以包含装置210、215、220、225和230。装置210和级联装置220串联耦接,并且形成***300的第一级联输入端。装置210的栅极端子(例如节点245)可以用作正输入端。装置215和级联装置225串联耦接,并且形成***300的第二级联输入端。装置215的栅极端子(例如节点240)可以用作负输入端。将级联装置用作***300的输入端向***300的输入端提供与参考级联电流镜105而描述的相同或类似的优势,其中所述级联电流镜最初参考图1进行描述。
例如,节点260(即***300的输出端子)处的输出电阻等于级联装置130的漏极处的输出电阻与级联装置225的漏极端子处的输出电阻并联所得的结果。随着级联增大了级联装置130的输出电阻,级联增大了级联装置225的输出电阻。另外,由于***300的增益为关于输入装置210和级联装置220的gm与输出节点260处的Rout的函数,通过将块205的差分输入端级联而增大Rout使得***300的增益增加。
将输入端240和245级联同样减少了从装置210和215的栅极端子到漏极端子的电压增益。装置210和215的增益的减少降低了对装置210和215中每一者的Cgd的等效电容的密勒效应。所造成的Cgd的等效电容的降低使得装置210和215的输入带宽增大,并且因此使得***300的输入带宽增大。
装置230的源极端子耦接到装置210和215中每一者的源极端子。装置230的栅极与漏极端子耦接到级联装置220和225中每一者的栅极端子。因此,装置230为二极管连接的类型的装置。偏置电流可以由电流源265提供,其中所述电流源对装置230施加偏流,使其到达预定的操作点。使用提供到装置230的偏置电流的量,并适当地调整装置230的大小,装置230的Vgs便可以设置为保证装置210和215在电路300的整个操作中保持于饱和区域中。
例如,节点270处的电压实质上等于(节点275处的电压)+(装置230的Vgs)。节点280处的电压实质上等于(节点270处的电压)-(级联装置225的Vgs)。为确保装置215在操作过程中保持于饱和区域中,装置215的Vds必须保持大于(装置215的Vgs-Vth)。因此,节点280处的电压减去节点275处的电压所得的结果必须大于(装置215的Vgs-Vth)。
当对装置230施加偏压,并调整其大小以保证装置230的最小Vgs大于(级联装置225的Vgs)+(装置215的Vdsat)时,保证装置215在***300的操作过程中保持于饱和区域中。当装置210与装置215大小相同,且级联装置220与级联装置225大小相同时,也保证装置210在***300的操作过程中保持于饱和区域中。为使***300能够用作线性放大器,装置210和215必须保持在操作的饱和区域中。
电流吸收端250的漏极耦接到装置210和215中每一者的源极端子。电流吸收端250接收偏置电压Vbias255,所述偏置电压建立了电流吸收端250的操作点,且建立了在电流吸收端250内流动的电流。由电流吸收端250吸收的电流提供了在***300内流动的偏置电流。当节点240和245被平衡并且被维持在相同DC电压下时,这一偏置电流均匀地流经装置210和215。随着施加到节点240和245的差分电压变化,装置210和215中每一者之间的电流分布也变化。例如,随着施加到节点240的电压变为大于施加到节点245的电压,流经装置210的电流开始多于流经装置215的电流。
参看图3,输入块205内的级联装置220的漏极端子耦接到电流镜105内的级联装置125的漏极端子。因此,级联装置220所吸收的电流用作电流镜105的参考电流源。这一电流流经级联装置125和装置115,且反射到装置120,其中所述装置120在源极和栅极端子处耦接到装置115,且与装置115具有相同的Vgs。当装置115和120被匹配,且级联装置125和130被匹配时,流经装置115的漏极端子的电流约等于流出装置120的漏极端子的电流。
在实际的晶体管内,尽管对两个匹配的装置施加了相同的Vgs,但是当装置的Vds不同时,装置的漏极到源极的有限电阻可产生不同的电流。例如,尽管耦接装置115和120的栅极端子以及耦接装置115和120的源极端子保证每一装置的Vgs相同,但是每一装置的漏极端子处的不同电压电位可能导致装置115与120之间电流不匹配。
为了提高装置115与120之间的电流匹配性,将放大器235包含于电流镜105内。参看图3,放大器235的反相输入端耦接到装置120的漏极端子和级联装置130的源极端子。放大器235的非反相输入端耦接到装置115的漏极端子和级联装置125的源极端子。放大器235的输出端耦接到级联装置130的栅极端子,并向级联装置130提供偏置电压。
以这一方式实施,负反馈回路形成为从放大器235的负输入端开始,经过放大器235,到达级联装置130的栅极端子,经过级联装置130的源极端子,然后返回到放大器235的反相输入端。反馈路径在放大器235的反相输入端处产生误差信号,其通过将放大器235的反相和非反相输入端处的电压强加为相等的,来试图设置级联装置130的操作点。因此,装置120漏极端子处的电压被驱动为等于装置115的漏极端子处的电压。将装置115和120中每一者的漏极端子设置为相同的电压电位,这进一步提高了电流镜105的两条支线内的电流匹配性。
另外,通过平衡装置115和120中每一者的漏极端子处的电压,装置115和120可以在线性区域中进行操作,而不会影响装置115和120之间的电流匹配性。因而断定,在没有将装置120保持在饱和区域中这一要求的情况下,仅需要将级联装置130保持在饱和区域中。因此,节点260的电压电位可以与VCC-(级联装置130的Vdsat)相同,而不影响电路的操作。应注意,为适当电路响应起见,放大器235优选设计为具有响应于***300所接收的输入信号的频率,对级联装置130的栅极端子的电容进行充电和放电所需的电流驱动能力。
继续参看图3,装置220所吸收的电流被匹配,且被折叠为由级联装置130提供来源。因此,***300两侧上的差分电流在节点260处折叠为相对的单端电流。如所示,节点260耦接到节点240。以这一方式耦接,***300形成单位增益放大器。耦接节点240和260形成特定的实施方案,所述实施方案可以用在现代IC中,以实施用于IC内的信号的缓冲器和驱动器。很多这些信号需要放大器来缓冲特定的信号,所述特定的信号具有实质上接近于为***300供电的电源导轨的电压。
在所述情况下,***300的输入端和输出端必须能够接收接近于电源电压的电压,而不会在***300内将所选择的装置(例如装置210和220)驱动到操作的线性区域中。例如,考虑使用级联输入端和传统级联电流镜的放大器来作为负载。在所述情况下,装置115、120和级联装置125的栅极将耦接到级联装置125的漏极端子。由于级联装置125配置成二极管,且装置115的栅极连接到级联装置125的栅极,节点165处的电压等于VCC-(装置115的Vgs)。
由于节点245被驱动到很高,因此节点275处的电压为Vin-(装置210的Vgs)或|Vin|-((装置210的Vdsat)+(装置210的Vth))。Vin可以表示输入电压信号,例如节点245。为***300的适当操作起见,装置210和215两者必须保持在操作的饱和区域中。换言之,装置210和215中每一者的Vds必须大于每一装置的Vdsat。随着输入端245处的电压接近VCC,装置210和220上的电压,即(节点165处的电压)-(节点275处的电压)必须大于装置210的Vdsat加级联装置220的Vdsat的和。将节点245设置为等于VCC,节点165处的电压减去节点275处的电压的差等于(Vcc-装置115的Vgs)-(Vcc-装置210的Vgs)=(装置115的Vgs)-(装置210的Vgs)。因而,在装置115-125的栅极耦接到节点165的传统配置中,随着Vin接近VCC-2Vdsat,不能保证装置220和210位于线性区域之外。尽管存在如下事实,在大多CMOS装置制程中,尤其在考虑到温度和制程变化时P型装置的Vth稍大于N型装置的Vth,但还是缺乏保证。
当驱动到线性区域中时,级联装置220的输出阻抗消失,且级联装置220表现地更像简单电阻器。由于装置115和级联装置125二极管连接,VCC上出现的噪声直接注入到节点165。当在饱和区域中操作时,级联装置220的高输出阻抗将装置210的漏极端子与节点165处的噪声隔离。然而,当在线性区域中操作时,级联装置220提供的隔离消失,且注入到节点165的多数噪声出现在装置210的漏极端子处。
这一注入到节点165的噪声电压可以调制装置210的漏极到源极的电压,并作为噪声电流出现在装置210内。由于噪声电流仅被施加到传统级联电流镜的一侧上,噪声电压自身在***300的输出端处呈现为差模信号。因此,电源噪声(supplynoise)可以作为差分输出信号的一部分而出现。因而,当装置220移动到操作的线性区域中时,将传统级联电流镜用作负载的电路的电源抑制(powersupplyrejection)恶化。
装置210的使用使得节点165处的电压增高,增高幅度为装置210的Vgs,由此保证当节点245移动到更靠近VCC处时级联装置220保持在操作的饱和区域中。因此,自身实施了单级放大器设计的***300在用作单位增益轨对轨缓冲器时,其电源抑制较之于将传统级联电流镜用作有源负载的单级放大器的电源抑制,大大增加。
类似地,当级联装置220在线性区域中操作时,施加到输入级205的共模信号可以由于输入级205中的不平衡而转换为差分信号,其中所述不平衡是因为级联装置220离开饱和区域而造成。换言之,差分电路(例如输入级205)的适当操作取决于电路每一侧之间的匹配对称性,以确保施加到差分输入端中每一者的信号以相同方式得到处理。在使用输入级205的情况下,差分完整性(differentialintegrity)要求从装置210栅极所得的输入阻抗与从装置215栅极所得的输入阻抗匹配。类似地,从级联装置220漏极所得的输出阻抗与从级联装置225漏极所得的输出阻抗匹配。另外,装置210和215中每一者的跨导得到匹配。
当级联装置220位于操作的线性区域中,而同时级联装置225位于饱和区域中时,输入级205两侧的输出阻抗不平衡。因此,节点165处的噪声可以仅在输入级205的一侧上调制流经级联装置220的信号电流,由此将噪声转换为差分信号。类似地,不同的输出阻抗导致输入级205中出现不对称,这可以造成节点245和240中每一者处出现的共模信号被不均等地放大,因而作为***300的差分信号而出现的两者之间存在差别。由此,共模抑制比可能严重下降。
并且,装置110的使用保证了级联装置220在节点245接近VCC时保持于饱和区域中。以这一方式,较之于可在将传统级联电流镜用作有源负载的单级放大器中获得的电源和共模抑制水平,装置110实现了电源和共模抑制水平的改善。
图4为说明根据本说明书内所揭示的另一项实施例的单级放大器***(***)400的第四电路图。***400并入了参考图1至图3所描述的放大器和电流镜配置的方面。因此,***400实施高依从性放大器***。如所注意的,在本说明书通篇中,相同数字用于指代相同的对象。一般来说,***400可以包含电流镜105、装置110、级联差分输入块(输入块)205,以及电流吸收端250。然而图4和图3不同,图4说明了如参考图2所描述的使用了电流镜105的非级联形式的实施例。
图5为说明根据本说明书内所揭示的另一项实施例的单级放大器***(***)500的第五电路图。***500并入了参考图1至图4所描述的放大器和电流镜配置的方面。因此,***500实施高依从性放大器***。如所注意的,在本说明书通篇中,相同数字用于指代相同的对象。一般来说,***500可以包含电流镜105、装置110、级联差分输入块(输入块)205,以及电流吸收端250。
如图5中所描绘的,装置115和125被替换为单一有源装置170。电流镜105的相对的另一支线被级联。如所示,装置130的栅极端子耦接到偏置电压,例如Vbias150。级联装置130的源极端子耦接到装置120的漏极端子。级联装置130的漏极端子可以提供输出节点260,或耦接到输出节点260。
本文中所用的术语“一”定义为一个或一个以上。本文中所用的术语“多个”定义为两个或两个以上。本文中所用的术语“另一”定义为至少第二个或更多。本文中所用的术语“包含”和/或“具有”定义为包含,即,开放性语言。本文中所用的术语“耦接”定义为连接,包括未使用任何介入元件的直接连接以及使用一个或多个介入元件的间接连接,除非另有指示。两个元件也可以按照机械方式、电方式或通信链接方式通过通信信道、路径、网络或***来耦接。
在不脱离实施例的精神或基本属性的前提下,本说明书中所揭示的一个或多个实施例也可通过其他形式来实施。因此,应参考以上权利要求,而不是参考上述指示一个或多个实施例的范围的说明书。
Claims (9)
1.一种用于在集成电路中使用的***,所述***包括:
输入差分对,其包括第一输入晶体管装置,所述第一输入晶体管装置与第一级联输入晶体管装置串联耦接;以及第二输入晶体管装置,所述第二输入晶体管装置与第二级联输入晶体管装置串联耦接,其中正输入节点耦接到所述第一输入晶体管装置的栅极且负输入节点耦接到所述第二输入晶体管装置的栅极;
电流源,其耦接到所述第一级联输入晶体管装置的栅极和所述第二级联输入晶体管装置的栅极,其中所述电流源提供预定偏置电流;
偏置场效应晶体管装置,其包括:源极端子,栅极端子以及漏极端子,其中所述漏极端子耦接到电压源;以及
电流镜,其包括第一有源装置和第二有源装置,其中所述第一有源装置包括第一晶体管装置且所述第二有源装置包括第二晶体管装置;
其中所述偏置场效应晶体管装置属于与所述电流镜不同的掺杂类型;及
其中所述第一晶体管装置的栅极和所述第二晶体管装置的栅极耦接到所述偏置场效应晶体管装置的所述源极端子,及
其中所述***进一步包括电流吸收端,其耦接到所述第一输入晶体管装置和所述第二输入晶体管装置,所述电流吸收端经配置以接收偏置电压。
2.根据权利要求1所述的***,其中所述输入差分对进一步包括:
二极管连接的场效应晶体管,所述二极管连接的场效应晶体管包括:源极端子,所述源极端子耦接到所述第一输入晶体管装置和所述第二输入晶体管装置中每一者的源极端子;以及漏极端子,所述漏极端子耦接到所述第一级联输入晶体管装置和所述第二级联输入晶体管装置中每一者的所述栅极端子。
3.根据权利要求2所述的***,其中根据所述第一级联输入晶体管装置和所述第二级联输入晶体管装置的栅极到源极电压來调整所述二极管连接的场效应晶体管的大小。
4.根据权利要求1所述的***,其进一步包括放大器,其中:
所述放大器包括:非反相输入节点,所述非反相输入节点耦接到所述第二晶体管装置的漏极端子;反相输入节点,所述反相输入节点耦接到所述第一晶体管装置的漏极端子;以及输出端,所述输出端耦接到第一级联晶体管装置的栅极端子;并且
所述放大器向所述第一级联晶体管装置的所述栅极端子提供所述偏置电压。
5.根据权利要求1所述的***,其中所述负输入节点耦接到在级联晶体管装置的栅极端子处的输出节点,以形成单位增益放大器。
6.根据权利要求1所述的***,其中:
所述第一输入晶体管装置、所述第一级联输入晶体管装置、所述第二输入晶体管装置和所述第二级联输入晶体管装置为N型金属氧化物半导体(NMOS)装置;
所述第一晶体管装置和所述第二晶体管装置为P型金属氧化物半导体(PMOS)装置。
7.根据权利要求1所述的***,其中所述第一有源装置也包括第一级联晶体管装置,且所述第二有源装置也包括第二级联晶体管装置。
8.根据权利要求7所述的***,其中所述第一级联晶体管装置的栅极端子耦接到提供偏置电压的放大器。
9.根据权利要求7所述的***,其中所述第二级联晶体管装置的漏极端子耦接到所述偏置场效应晶体管的所述栅极端子。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/970,285 US8618787B1 (en) | 2010-12-16 | 2010-12-16 | Current mirror and high-compliance single-stage amplifier |
US12/970,285 | 2010-12-16 | ||
PCT/US2011/048835 WO2012082189A1 (en) | 2010-12-16 | 2011-08-23 | Current mirror and high-compliance single-stage amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103283144A CN103283144A (zh) | 2013-09-04 |
CN103283144B true CN103283144B (zh) | 2016-01-20 |
Family
ID=44533227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180060156.3A Active CN103283144B (zh) | 2010-12-16 | 2011-08-23 | 电流镜以及高依从性单级放大器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8618787B1 (zh) |
EP (1) | EP2652872B1 (zh) |
JP (1) | JP5798635B2 (zh) |
KR (1) | KR101485725B1 (zh) |
CN (1) | CN103283144B (zh) |
WO (1) | WO2012082189A1 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103076838B (zh) * | 2012-12-28 | 2014-10-08 | 中国科学院微电子研究所 | 一种电流镜互补偏置方法和一种电流镜 |
TWI516891B (zh) | 2013-08-09 | 2016-01-11 | 聯詠科技股份有限公司 | 電壓轉換裝置及其電子系統 |
US9660848B2 (en) | 2014-09-15 | 2017-05-23 | Analog Devices Global | Methods and structures to generate on/off keyed carrier signals for signal isolators |
US10536309B2 (en) | 2014-09-15 | 2020-01-14 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US10270630B2 (en) * | 2014-09-15 | 2019-04-23 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US9998301B2 (en) | 2014-11-03 | 2018-06-12 | Analog Devices, Inc. | Signal isolator system with protection for common mode transients |
US9520872B2 (en) * | 2014-12-23 | 2016-12-13 | Qualcomm Incorporated | Linear equalizer with variable gain |
CN105207660B (zh) * | 2015-09-11 | 2018-06-19 | 中国科学院微电子研究所 | 一种差模反馈电路 |
US9989981B1 (en) * | 2017-06-16 | 2018-06-05 | Apple Inc. | Cascaded LDO voltage regulator |
WO2019050651A1 (en) * | 2017-09-08 | 2019-03-14 | Intel Corporation | LOW NOISE FRONTAL APPLICATION FOR CARDIAC FREQUENCY MONITOR USING PHOTOPLETHYSMOGRAPHY |
CN108319324B (zh) * | 2018-03-23 | 2020-06-30 | 上海唯捷创芯电子技术有限公司 | 一种电源噪声非敏感的电流镜电路、芯片及通信终端 |
US11689201B2 (en) | 2021-07-26 | 2023-06-27 | Qualcomm Incorporated | Universal serial bus (USB) host data switch with integrated equalizer |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101047361A (zh) * | 2006-01-31 | 2007-10-03 | 精工电子有限公司 | 电压电平移位电路和半导体集成电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0308000B1 (en) * | 1987-09-14 | 1991-05-29 | Koninklijke Philips Electronics N.V. | Amplifier arrangement |
IT1252333B (it) * | 1991-11-26 | 1995-06-08 | Sgs Thomson Microelectronics | Dispositivo circuitale per neutralizzare la deriva termica di uno stadio differenziale transconduttore |
EP0639889B1 (en) * | 1993-08-19 | 1999-09-15 | Advanced Micro Devices, Inc. | Low voltage fully differential operational amplifiers |
US5389892A (en) * | 1993-11-09 | 1995-02-14 | At&T Corp. | Input stages for high voltage operational amplifier |
JPH09148855A (ja) * | 1995-11-20 | 1997-06-06 | Asahi Kasei Micro Syst Kk | 差動演算増幅器 |
JPH1127062A (ja) * | 1997-07-04 | 1999-01-29 | Oki Electric Ind Co Ltd | 差動増幅器及び演算増幅器 |
JP2000114891A (ja) * | 1998-10-01 | 2000-04-21 | Sony Corp | 電流源回路 |
JP2002232239A (ja) * | 2001-02-01 | 2002-08-16 | Akita Kaihatsu Center Ard:Kk | 演算増幅器 |
JP4104012B2 (ja) * | 2005-03-10 | 2008-06-18 | 株式会社半導体理工学研究センター | 電流ミラー回路 |
US20070241819A1 (en) * | 2006-03-30 | 2007-10-18 | Dake Luthuli E | Low-Offset, Wide Common Mode Range, Cascoded-Gain Single Stage Amplifier |
-
2010
- 2010-12-16 US US12/970,285 patent/US8618787B1/en active Active
-
2011
- 2011-08-23 CN CN201180060156.3A patent/CN103283144B/zh active Active
- 2011-08-23 JP JP2013538717A patent/JP5798635B2/ja active Active
- 2011-08-23 EP EP11749698.4A patent/EP2652872B1/en active Active
- 2011-08-23 KR KR1020137018562A patent/KR101485725B1/ko active IP Right Grant
- 2011-08-23 WO PCT/US2011/048835 patent/WO2012082189A1/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101047361A (zh) * | 2006-01-31 | 2007-10-03 | 精工电子有限公司 | 电压电平移位电路和半导体集成电路 |
Non-Patent Citations (3)
Title |
---|
A 0.8V Operational Amplifier using Floating Gate MOS Technology;Rohan Sehgal et al;《ICSE2006 Proc.2006》;20061231;第795-799页 * |
A power efficient and simple scheme for dynamically biasing cascode amplifiers and telescopic op-amps;Jaime Ramirez-Angulo et al;《INTEGRATION, the VLSI journal》;20081231;第41卷;第539-543页 * |
A Self Biased Operational Amplifier at Ultra Low Power Supply Voltage;Sai Praneeth G A V et al;《ICECS 2009》;20091231;第152-154页 * |
Also Published As
Publication number | Publication date |
---|---|
US8618787B1 (en) | 2013-12-31 |
EP2652872A1 (en) | 2013-10-23 |
CN103283144A (zh) | 2013-09-04 |
JP2013544060A (ja) | 2013-12-09 |
EP2652872B1 (en) | 2015-03-25 |
KR20130102111A (ko) | 2013-09-16 |
WO2012082189A1 (en) | 2012-06-21 |
JP5798635B2 (ja) | 2015-10-21 |
KR101485725B1 (ko) | 2015-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103283144B (zh) | 电流镜以及高依从性单级放大器 | |
US8040187B2 (en) | Semiconductor integrated circuit device | |
US7310016B2 (en) | Chopper-stabilized operational amplifier and method | |
US7327194B2 (en) | Low voltage low power class A/B output stage | |
US7348855B2 (en) | Bias circuitry for cascode transistor circuit | |
CN101779372A (zh) | 使用自适应偏置的高摆动运算放大器输出级 | |
US6300834B1 (en) | High performance intermediate stage circuit for a rail-to-rail input/output CMOS operational amplifier | |
CN110729995B (zh) | 一种电平转换电路及电平转换方法 | |
US8400219B2 (en) | Analog circuits having improved transistors, and methods therefor | |
US9130521B2 (en) | Operational amplifier circuit | |
US7053699B2 (en) | Current output stages | |
CN102394582A (zh) | 衬底驱动低压运算放大器电路 | |
US9473122B1 (en) | Rail-to-rail input stage circuit with constant transconductance | |
US20170019074A1 (en) | Low noise amplifier | |
US6933784B2 (en) | Output stage for high gain and low distortion operational amplifier | |
KR20070068973A (ko) | 차동 증폭 회로 | |
KR20060089548A (ko) | 일정한 트랜스컨덕턴스와 공통모드 출력전압 레벨을 갖는증폭기 | |
US7642854B2 (en) | Amplifier circuit having an output transistor for driving a complex load | |
CN110798163A (zh) | 一种宽摆幅单位增益电压缓冲器 | |
EP0837558A1 (en) | A CMOS op-amp input stage with constant small signal gain from rail-to-rail | |
JP5126221B2 (ja) | 増幅回路 | |
JP3806109B2 (ja) | 低電圧増幅回路 | |
US7852157B2 (en) | Differential amplifier | |
Rajan et al. | A reliable 5V OTA in 3.3 V CMOS technology | |
CN117767886A (zh) | 输入对管背栅偏置电路、差分运算放大器和控制芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |