CN103259984B - Cmos电荷泵电路 - Google Patents
Cmos电荷泵电路 Download PDFInfo
- Publication number
- CN103259984B CN103259984B CN201310165971.7A CN201310165971A CN103259984B CN 103259984 B CN103259984 B CN 103259984B CN 201310165971 A CN201310165971 A CN 201310165971A CN 103259984 B CN103259984 B CN 103259984B
- Authority
- CN
- China
- Prior art keywords
- transistor
- electric current
- pole changer
- charge pump
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
本发明涉及CMOS图像传感器,确切的说,涉及一种CMOS电荷泵电路,通过在CMOS电荷泵电路中增设了两路电流镜和两个运算放大器,可抑制该电路在进行信号切换时产生的馈通电流,进而消除在逻辑信号切换时输出电压容易产生较大电压突变的问题,保证了输出电压及电路的稳定性。
Description
技术领域
本发明涉及CMOS图像传感器,确切的说,涉及一种CMOS电荷泵电路。
背景技术
随着集成电路技术的发展,电荷泵锁相环因为具有低功耗、高速、低抖动和低成本等特点,在无线电通信、频率综合器、时钟恢复电路中被广泛采用。
CMOS(ComplementaryMetalOxideSemiconductor,互补金属氧化物半导体)图像传感器是电压控制的一种放大器件。是组成CMOS数字集成电路的基本单元,主要是用于将光学图像转化为电信号的半导体器件,CMOS图像传感器通常需要使用电荷泵的技术,以在硅片上产生高于电源电压的电压。产生的高电压通常用于CMOS图像传感器像素单元的驱动,如像素单元中复位端、转移端。
图1为现有技术中电荷泵的电路图,如图1所示,当UP信号切换时,经过两个开关M1、M2,输出电流Vout被瞬间拉到接地端GND,进而产生较大的电压突变;同样的,当DN信号切换时,经过两个开关M3、M4,输出电压Vout会被瞬间拉到电源电压VDD,产生较大的电压突变,进而影响电路的稳定性。
中国专利(申请号:200810179297.7)公开了一种CMOS图像传感器电荷泵控制电路及方法。所述CMOS图像传感器电荷泵控制电路包括:电压高限值比较单元,比较电荷泵的输出电压与电压高限值;行同步信号提供单元,根据行读出时序产生行同步信号,所述行同步信号先于相应行选择信号而达至高电平,且在行选择信号的上升沿变为低电平;电荷泵控制单元,在行同步信号为高电平时,当电荷泵的输出电压低于电压高限值,开启电荷泵;当电荷泵的输出电压大于电压高限值时,关闭电荷泵。所述CMOS图像传感器电荷泵控制电路及方法能避免产生读出行噪声。
该发明是通过将电荷泵的输出电压升高至高压高限制,使得CMOS图像传感器中各行像素单元行读出时的电荷泵输出电压相同,从而避免各行像素单元由于行读出时电荷泵输出电压不同而形成的噪声,但是该发明并不能解决在进行CMOS电荷泵电路在进行逻辑信号切换时造成的电压突变,从而影响了电路的稳定性。
发明内容
本发明根据现有技术中无法消除CMOS电荷泵在进行信号切换时出现的电压突变的问题,通过在CMOS电荷泵电路中增设了两路电流镜和两个运算放大器,进而消除逻辑信号切换时输出电压容易产生较大电压突变的问题,进而保证了输出电压及电路的稳定性。
本发明采用的技术方案为:
一种CMOS电荷泵电路,其特征在于,所述CMOS电荷泵电路包括:
一参考电流源和接地端以及设置在所述参考电流源和接地端之间的第十一晶体管;
第一电流转向开关和第二电流转向开关,所述第一电流转向开关耦合有一第三晶体管,第二电流转向开关耦合有一第八晶体管,所述第一电流转向开关和第二电流转向开关的连接节点还提供有一输出电压;
一镜像电流产生器,所述镜像电流产生器包括有多个晶体管形成所述第十一晶体管的两个镜像电流,包括第一镜像电流IX和第二镜像电流IY,所述第一镜像电流IX提供至所述第一电流转向开关,所述第二镜像电流IY提供至所述第二电流转向开关;
所述镜像电流产生器位于所述CMOS电荷泵电路的电源电压和接地端之间。
上述的CMOS电荷泵电路,其特征在于,所述镜像电流产生器包含:
相互连接的第十晶体管和第五晶体管,所述第十晶体管的源极连接至第五晶体管的漏极,第十晶体管用于产生第十一晶体管的镜像电流,并使流经第五晶体管的电流与流经第十晶体管的电流相同;
所述镜像电流产生器还包含一用于产生流经第五晶体管电流的镜像电流的第四晶体管,流经第四晶体管的第二镜像电流IY提供至所述第二电流转向开关。
上述的CMOS电荷泵电路,其特征在于,所述镜像电流产生器的晶体管还包含一用于产生流经第十晶体管电流的镜像电流的第九晶体管,流经所述第九晶体管的第一镜像电流IX提供至第一电流转向开关,流经第九晶体管的电流为第十一晶体管的镜像电流IX。
上述的CMOS电荷泵电路,其特征在于,所述第三晶体管用于产生第五晶体管的镜像电流并作为第二电流转向开关的输入电流;
所述第二电流选择开关包含有第七晶体管和第六晶体管,所述第七晶体管和第六晶体管分别受逻辑信号(DNB)和逻辑信号(DN)的控制,所述逻辑信号(DNB)和逻辑信号(DN)用于选择第二电流转向开关的输入电流的流向。
上述的CMOS电荷泵电路,其特征在于,所述逻辑信号(DNB)和逻辑信号(DN)反向设置。
上述的CMOS电荷泵电路,其特征在于,所述第八晶体管用于产生第十晶体管的镜像电流并作为第一电流转向开关的输入电流,第一电流转向开关所包含的第一晶体管和第二晶体管分别受逻辑信号(UP)和逻辑信号(UPB)的控制,所述逻辑信号(UP)和逻辑信号(UPB)用于选择第一电流转向开关的输入电流的流向。
上述的CMOS电荷泵电路,其特征在于,所述逻辑信号(UP)和逻辑信号(UPB)反向设置。
上述的CMOS电荷泵电路,其特征在于,流经第八晶体管的电流为第十晶体管的镜像电流。
上述的CMOS电荷泵电路,其特征在于,所述第一电流转向开关包含有两个源级相互连接的第一晶体管和第二晶体管,且该第一晶体管和第二晶体管的源级与第三晶体管的一端相连接;
其中,第一镜像电流IX输入第一晶体管的漏极,输出电压连接至对第二晶体管的漏极。
上述的CMOS电荷泵电路,其特征在于,所述第二电流转向开关包含有两个漏极相互连接的第六晶体管和第七晶体管,且该第六晶体管和第七晶体管的漏极与第八晶体管的一端相连接;
其中,第二镜像电流IY输入至所述第七晶体管的源级,输出电压连接至第六晶体管的源级。
上述的CMOS电荷泵电路,其特征在于,所述第一、第二转换开关分别包含有一运算放大器(AMP1、AMP2);
所述第一电流转换开关的运算放大器(AMP1)的输出端连接所述镜像电流产生器的第九晶体管及第一电流转换开关的逻辑信号(UP),且该放大器(AMP1)的负相输入端连接第一晶体管的漏极;
所述第二转换开关的运算放大器(AMP2)的输出端连接所述镜像电流产生器的第四晶体管及第二电流转换开关的逻辑信号(DNB),且该放大器(AMP2)的负相输入端连接第七晶体管的漏极;
所述第一转换开关和第二电流转换开关各自包含的运算放大器的正相输入端连接的节点提供所述输出电压;
所述运算放大器用以抑制第一制镜像电流IX经过第一电流转换开关的第一晶体管和第二晶体管或第二镜像电流IY经过第二转换开关的第六晶体管和第七晶体管时所产生的馈通电流,进而保证所述输出电压与第一镜像电流IX或第二镜像电流IY相一致。
上述的CMOS电荷泵电路,其特征在于,所述第三晶体管与镜像电流产生器的第四晶体管的尺寸相等。
上述的CMOS电荷泵电路,其特征在于,所述第八晶体管与所述镜像电流产生器第九晶体管的尺寸相等。
上述的CMOS电荷泵电路,其特征在于,所述镜像电流产生器的第九晶体管和第十晶体管的栅长和栅宽比等于该镜像电流产生器的第四晶体管和第五晶体管的栅长和栅宽。
上述的CMOS电荷泵电路,其特征在于,所述镜像电流产生器的第五晶体管、第四晶体管和第一电流转换开关的第一晶体管、第二晶体管及与该第一电流转换开关耦合连接的第三晶体管均为PMOS管。
上述的CMOS电荷泵电路,其特征在于,所述镜像电流产生器的第十晶体管、第九晶体管和第二转换开关的第六晶体管和第七晶体管及与该第二转换开关耦合连接的第八晶体管均为NMOS管。
由于本发明采用了以上技术方案,在CMOS电荷泵的电路中增加了两路电流镜和两个运算放大器,在CMOS电荷泵电路进行逻辑信号切换时使得输出电压与镜像电流产生器产生的镜像电流IX或IY相一致,避免了在进行信号切换时,输出电压会被拉倒电源电压或接地端从而造成电压突变,保证了电路的稳定性。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图,重点在于示出本发明的主旨。
图1为传统技术中CMOS电荷泵的电路图;
图2为本发明提供的一种CMOS电荷泵的电路示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明:
图2所示为本发明提供的一种CMOS电荷泵电路的示意图,如图所示,CMOS电荷泵电路包括镜像电流产生器1、第一转向开关S1、第二转向开关S2,第一转向开关S1和第二转向开关S2的连接节点提供有一输出电压Vout,
参考电流源Iref、晶体管T11和镜像电流产生器1位于电源电压VDD和接地端GND之间,参考电流源Iref和接地端GND设置有一晶体管T11。
镜像电流产生器1包括有多个晶体管:第四晶体管T4、第五晶体管T5、第九晶体管T9、第十晶体管T10,第十晶体管T10的源极连接至第五晶体管T5的漏极;第十晶体管T10用于产生第十一晶体管T11的镜像电流并使流经第五晶体管T5的电流与流经第十晶体管T10的电流相同;第九晶体管T9用于产生第十一晶体管T11的第一镜像电流IX,并将该第一镜像电流IX提供给第一电流转向开关S1;
镜像电流产生器的第四晶体管T4用于产生流经第五晶体管T5电流的第二镜像电流IY,并将该第二镜像电流IY提供给第二电流转向开关S2;
其中,该镜像电流产生器1的第九晶体管T9和第十晶体管T10栅长及栅宽比值等于第四晶体管T4和第五晶体管T5栅长及栅宽的比值。
第一电流转向开关S1耦合连接有一第三晶体管T3,流经该第三晶体管T3的电流为第五晶体管T5的镜像电流并作为第二电流转向开关S2的输入电流;
第一电流转向开关S1包含两个源级连接在一起的第一晶体管T1和第二晶体管T2,第三晶体管T3的一端连接在第一晶体管T1和第二晶体管T2各自的源极上,第九晶体管T9产生的第一镜像电流IX输入至第一晶体管T1的漏极,输出电压Vout连接至第二晶体管T2的漏极;
第一晶体管T1受第一电流转向开关S1的逻辑信号UP的控制,第二晶体管T2受逻辑信号UPB的控制,逻辑信号UP、UPB用于选择第一电流转向开关S1的输入电流的流向,其中,逻辑信号UP、UPB为反向设置。
第二电流转向开关S2耦合连接有一第八晶体管T8,流经第八晶体管T8的电流为第十晶体管T10的镜像电流并作为第一电流转向开关S1的输入电流;
第二电流转向开关S2包含两个漏极连接在一起的第六晶体管T6和第七晶体管T7,第八晶体管T8的一端连接在第六晶体管T6和第七晶体管T7各自的漏极上,第四晶体管T4产生的第二镜像电流IY输入至第七晶体管T7的源级,输出电压Vout连接至第六晶体管T6的源级;
第七晶体管T7受第二电流转向开关S2的逻辑信号DNB的控制,第六晶体管T6受逻辑信号DN的控制,逻辑信号DNB、DN用于选择第二电流转向开关S2的输入电流的流向,其中,逻辑信号DNB、DN为反向设置。
第一、第二电流转向开关还分别包括一运算放大器AMP1、AMP2;
第一电流转换开关S1的运算放大器AMP1的输出端连接镜像电流产生器1的第九晶体管T9及第一电流转换开关S1的逻辑信号UP,放大器AMP1的负相输入端连接第一晶体管T1的漏极;
第二电流转换开关S2的运算放大器AMP2的输出端连接镜像电流产生器1的第四晶体管T4及第二电流转换开关S2的逻辑信号DNB,放大器AMP2的负相输入端连接第七晶体管T7的源级;
第一、第二电流转换开关各自包含的运算放大器的正相输入端连接的节点提供输出电压Vout。
其中,第三晶体管T3与镜像电流产生器1的第四晶体管T4的尺寸相等,且第八晶体管T8与第九晶体管T9的尺寸也相等;
镜像电流产生器包含的第五晶体管T5和第四晶体管T4和第一电流转换开关S1的第一晶体管T1、第二晶体管T2及与该第一电流转换开关S1耦合连接的第三晶体管T3均为PMOS管;
第十一晶体管T11、镜像电流产生器1包含的第九晶体管T9和第十晶体管T10、第二电流转换开关S2的第六晶体管T6、第七晶体管T7及与该第二电流转换开关S2耦合连接的第八晶体管T8均为NMOS管。
如图2所示,由外部提供的参考电流Iref输入到NMOS晶体管T11的漏极和栅极,通过把NMOS晶体管T8、T9和T10的栅极都连接到晶体管T11的栅极,可以把通过晶体管T11漏极到源极的电流镜像到晶体管T8、晶体管T9和晶体管T10;同时由于晶体管T10和晶体管T5处的电流相等,晶体管M5可以将与T10相等的电流镜像到晶体管T3和晶体管T4。
第一电流转换开关S1的晶体管T1、T2和第二电流转换开关的晶体管T3、T4起到开关的作用,第一电流转换开关的晶体管T1、T2由外部输入的逻辑控制信号UP、UPB来控制导通或截止,进而达到控制第一电流转换开关S1的电流流向;
同样的,第二电流转换开关的晶体管T6、T7由外部输入的逻辑控制信号DNB、DN来控制导通或截止,进而达到控制第二电流转换开关S2的电流流向;
同时由于第一电流转换开关S1的逻辑信号UP、UPB为反向关系,使得T3的电流可以直接在第一电流转换开关的两个晶体管T1、T2之间进行切换,同理,由于第二电流转换开关S2的逻辑信号DNB、DN也为反向关系,T8的电流也可以直接在第二电流转换开关S2的两个晶体管T6、T7之间进行切换。
进一步的,由于在第一电流转换开关S1和第二电流转换开关S2分别设置有一运算放大器AMP1、AMP2,运算放大器AMP1和AMP2的作用是分别使X点和Y点的电压与输出电压Vout保持一致,这样使得当晶体管T3流经的电流在第一电流转换开关S1的晶体管T1、T2之间(或者晶体管T8流经的电流在第二电流转换开关S2晶体管T6、T7之间)切换时,X点(或者Y点)与输出电压Vout保持一致,而不会产生从X点(或者Y点)经过T1和T2(或者T6和T7)到输出电压Vout的馈通电流,从而抑制了输出电压Vout的电压突变,保证了CMOS电荷泵电路的稳定性。
综上所述,由于采用了以上技术方案,在传统的电荷泵结构上增加了两路电流镜和两个运算放大器,可抑制该电路在进行信号切换时产生的馈通电流,进而消除UP或者DN信号切换时输出电压Vout产生的电压突变问题,保证了CMOS电荷泵电路的稳定性。
本领域技术人员应该理解,本领域技术人员结合现有技术以及上述实施例可以实现所述变化例,在此不予赘述。这样的变化例并不影响本发明的实质内容,在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (14)
1.一种CMOS电荷泵电路,其特征在于,所述CMOS电荷泵电路包括:
一参考电流源和接地端以及设置在所述参考电流源和接地端之间的第十一晶体管;
第一电流转向开关和第二电流转向开关,所述第一电流转向开关耦合有一第三晶体管,第二电流转向开关耦合有一第八晶体管,所述第一电流转向开关和第二电流转向开关的连接节点还提供有一输出电压;
一镜像电流产生器,所述镜像电流产生器包括有多个晶体管形成所述第十一晶体管的两个镜像电流,包括第一镜像电流IX和第二镜像电流IY,所述第一镜像电流IX提供至所述第一电流转向开关,所述第二镜像电流IY提供至所述第二电流转向开关;
所述镜像电流产生器包含:相互连接的第十晶体管和第五晶体管,所述第十晶体管的源极连接至第五晶体管的漏极,第十晶体管用于产生第十一晶体管的镜像电流,并使流经第五晶体管的电流与流经第十晶体管的电流相同;
所述镜像电流产生器还包含一用于产生流经第五晶体管电流的镜像电流的第四晶体管,流经第四晶体管的第二镜像电流IY提供至所述第二电流转向开关;
所述镜像电流产生器的晶体管还包含一用于产生流经第十晶体管电流的镜像电流的第九晶体管,流经所述第九晶体管的第一镜像电流IX提供至第一电流转向开关,流经第九晶体管的电流为第十一晶体管的镜像电流IX;
所述镜像电流产生器位于所述CMOS电荷泵电路的电源电压和接地端之间。
2.根据权利要求1所述的CMOS电荷泵电路,其特征在于,所述第三晶体管用于产生第五晶体管的镜像电流并作为第二电流转向开关的输入电流;
所述第二电流转向开关包含有第七晶体管和第六晶体管,所述第七晶体管和第六晶体管分别受第一逻辑信号和第二逻辑信号的控制,所述第一逻辑信号和第二逻辑信号用于选择第二电流转向开关的输入电流的流向。
3.根据权利要求2所述的CMOS电荷泵电路,其特征在于,所述第一逻辑信号和第二逻辑信号反向设置。
4.根据权利要求1所述的CMOS电荷泵电路,其特征在于,所述第八晶体管用于产生第十晶体管的镜像电流并作为第一电流转向开关的输入电流,第一电流转向开关所包含的第一晶体管和第二晶体管分别受第三逻辑信号和第四逻辑信号的控制,所述第三逻辑信号和第四逻辑信号用于选择第一电流转向开关的输入电流的流向。
5.根据权利要求4所述的CMOS电荷泵电路,其特征在于,所述第三逻辑信号和第四逻辑信号反向设置。
6.根据权利要求4所述的CMOS电荷泵电路,其特征在于,流经第八晶体管的电流为第十晶体管的镜像电流。
7.根据权利要求1所述的CMOS电荷泵电路,其特征在于,所述第一电流转向开关包含有两个源极相互连接的第一晶体管和第二晶体管,且该第一晶体管和第二晶体管的源极与第三晶体管的一端相连接;
其中,第一镜像电流IX输入第一晶体管的漏极,输出电压连接至对第二晶体管的漏极。
8.根据权利要求1所述的CMOS电荷泵电路,其特征在于,所述第二电流转向开关包含有两个漏极相互连接的第六晶体管和第七晶体管,且该第六晶体管和第七晶体管的漏极与第八晶体管的一端相连接;
其中,第二镜像电流IY输入至所述第七晶体管的源极,输出电压连接至第六晶体管的源极。
9.根据权利要求1所述的CMOS电荷泵电路,其特征在于,所述第一、第二电流转向开关分别包含有第一、第二运算放大器;
所述第一电流转向开关的第一运算放大器的输出端连接所述镜像电流产生器的第九晶体管及第一电流转向开关的第三逻辑信号,且该第一运算放大器的负相输入端连接第一晶体管的漏极;
所述第二电流转向开关的第二运算放大器的输出端连接所述镜像电流产生器的第四晶体管及第二电流转向开关的第一逻辑信号,且该第二运算放大器的负相输入端连接第七晶体管的漏极;
所述第一电流转向开关和第二电流转向开关各自包含的运算放大器的正相输入端连接的节点提供所述输出电压;
所述运算放大器用以抑制第一制镜像电流IX经过第一电流转向开关的第一晶体管和第二晶体管或第二镜像电流IY经过第二电流转向开关的第六晶体管和第七晶体管时所产生的馈通电流,进而保证所述输出电压与第一镜像电流IX或第二镜像电流IY相一致。
10.根据权利要求1所述的CMOS电荷泵电路,其特征在于,所述第三晶体管与镜像电流产生器的第四晶体管的尺寸相等。
11.根据权利要求1所述的CMOS电荷泵电路,其特征在于,所述第八晶体管与所述镜像电流产生器第九晶体管的尺寸相等。
12.根据权利要求1所述的CMOS电荷泵电路,其特征在于,所述镜像电流产生器的第九晶体管和第十晶体管的栅长和栅宽比等于该镜像电流产生器的第四晶体管和第五晶体管的栅长和栅宽。
13.根据权利要求1所述的CMOS电荷泵电路,其特征在于,所述镜像电流产生器的第五晶体管、第四晶体管和第一电流转向开关的第一晶体管、第二晶体管及与该第一电流转向开关耦合连接的第三晶体管均为PMOS管。
14.根据权利要求1所述的CMOS电荷泵电路,其特征在于,所述镜像电流产生器的第十晶体管、第九晶体管和第二电流转向开关的第六晶体管和第七晶体管及与该第二电流转向开关耦合连接的第八晶体管均为NMOS管。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310165971.7A CN103259984B (zh) | 2013-05-07 | 2013-05-07 | Cmos电荷泵电路 |
US14/091,337 US9160952B2 (en) | 2013-05-07 | 2013-11-26 | CMOS charge pump circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310165971.7A CN103259984B (zh) | 2013-05-07 | 2013-05-07 | Cmos电荷泵电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103259984A CN103259984A (zh) | 2013-08-21 |
CN103259984B true CN103259984B (zh) | 2016-04-27 |
Family
ID=48963654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310165971.7A Active CN103259984B (zh) | 2013-05-07 | 2013-05-07 | Cmos电荷泵电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9160952B2 (zh) |
CN (1) | CN103259984B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103490771B (zh) * | 2013-09-06 | 2016-03-02 | 华南理工大学 | 一种双补偿电荷泵 |
JP6391290B2 (ja) * | 2014-05-08 | 2018-09-19 | キヤノン株式会社 | 撮像装置 |
CN108401122B (zh) * | 2018-03-28 | 2020-04-14 | 西安微电子技术研究所 | 一种用于cmos图像传感器的高精度dac |
CN116520928B (zh) * | 2023-07-03 | 2023-11-03 | 芯天下技术股份有限公司 | 一种参考电流快速建立电路及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101290526A (zh) * | 2007-04-18 | 2008-10-22 | 中国科学院半导体研究所 | 高电压偏置pmos电流源电路 |
CN101454739A (zh) * | 2006-04-07 | 2009-06-10 | Atmel德国有限公司 | 快速coms电流镜 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040085469A1 (en) * | 2002-10-30 | 2004-05-06 | Eastman Kodak Company | Method to eliminate bus voltage drop effects for pixel source follower amplifiers |
US7400170B2 (en) * | 2006-04-28 | 2008-07-15 | Lsi Logic Corporation | Differential current-mode driver with high common-mode range and controlled edge rates |
JP4386113B2 (ja) * | 2007-08-03 | 2009-12-16 | ソニー株式会社 | 参照電圧回路および撮像回路 |
CN101478644B (zh) | 2008-12-16 | 2010-07-21 | 昆山锐芯微电子有限公司 | Cmos图像传感器电荷泵的控制电路及方法 |
TWI411208B (zh) * | 2009-12-14 | 2013-10-01 | Realtek Semiconductor Corp | 電荷幫浦裝置及其方法 |
US8330511B2 (en) * | 2010-04-20 | 2012-12-11 | Qualcomm Incorporated | PLL charge pump with reduced coupling to bias nodes |
CN103259536B (zh) | 2012-02-20 | 2018-12-18 | 德克萨斯仪器股份有限公司 | 消除电荷泵锁相环路中环路滤波电阻器噪声的装置 |
-
2013
- 2013-05-07 CN CN201310165971.7A patent/CN103259984B/zh active Active
- 2013-11-26 US US14/091,337 patent/US9160952B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101454739A (zh) * | 2006-04-07 | 2009-06-10 | Atmel德国有限公司 | 快速coms电流镜 |
CN101290526A (zh) * | 2007-04-18 | 2008-10-22 | 中国科学院半导体研究所 | 高电压偏置pmos电流源电路 |
Also Published As
Publication number | Publication date |
---|---|
US20140333811A1 (en) | 2014-11-13 |
CN103259984A (zh) | 2013-08-21 |
US9160952B2 (en) | 2015-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040150430A1 (en) | Voltage mode differential driver and method | |
CN105071806B (zh) | 应用于高速模数转换器的高线性度输入信号缓冲器 | |
CN103259984B (zh) | Cmos电荷泵电路 | |
CN205385473U (zh) | 一种延迟模块和多路环形振荡器 | |
US9048801B2 (en) | Apparatus and methods for buffer linearization | |
US9013226B2 (en) | Circuits for improving linearity of metal oxide semiconductor (MOS) transistors | |
CN106027030B (zh) | 一种高速高线性全差分跟随器 | |
CN103941792B (zh) | 带隙电压基准电路 | |
CN104216455A (zh) | 用于4g通信芯片的低功耗基准电压源电路 | |
US9203423B2 (en) | Class AB signal generation apparatus | |
CN101453202A (zh) | 电压-电流转换器和压控振荡器 | |
US9203381B2 (en) | Current mode logic latch | |
KR102079070B1 (ko) | 실리콘 광 변조기에 사용하기에 적합한 고속, 고-스윙 구동 회로 | |
CN102354241A (zh) | 电压/电流转换电路 | |
US9543929B2 (en) | Apparatus and method for obtaining power voltage from control signals | |
CN102025270A (zh) | 电荷泵电路 | |
JP5938357B2 (ja) | 半導体スイッチ回路 | |
CN102215032A (zh) | 差动偏移校正电路 | |
US20080150584A1 (en) | Cml circuit | |
JP4238106B2 (ja) | 論理回路 | |
CN110445482A (zh) | 一种低功耗高摆率的比较器 | |
CN103633948A (zh) | 一种用于补偿非线性电容以尽量减小谐波失真的电路 | |
CN215581067U (zh) | 一种压控振荡器的电容耦合输出缓冲电路 | |
CN110838844B (zh) | 差分信号转单端信号电路、锁相环和serdes电路 | |
JP6183354B2 (ja) | 電圧電流変換器およびそれを用いた積分回路、フィルタ回路、ならびに電圧電流変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |