CN103247692A - 薄膜晶体管、显示单元和电子设备 - Google Patents

薄膜晶体管、显示单元和电子设备 Download PDF

Info

Publication number
CN103247692A
CN103247692A CN2013100300533A CN201310030053A CN103247692A CN 103247692 A CN103247692 A CN 103247692A CN 2013100300533 A CN2013100300533 A CN 2013100300533A CN 201310030053 A CN201310030053 A CN 201310030053A CN 103247692 A CN103247692 A CN 103247692A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
electrode
thin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100300533A
Other languages
English (en)
Other versions
CN103247692B (zh
Inventor
德永和彦
荒井俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103247692A publication Critical patent/CN103247692A/zh
Application granted granted Critical
Publication of CN103247692B publication Critical patent/CN103247692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本公开提供薄膜晶体管、显示单元和电子设备。该薄膜晶体管包括：栅极电极；栅极绝缘膜，设置在该栅极电极上；氧化物半导体层，设置在该栅极绝缘膜上并且具有面对该栅极电极设置的沟道区域；沟道保护层，设置在该栅极绝缘膜和该氧化物半导体层上；以及源极电极和漏极电极，该源极电极和漏极电极的每一个通过在该沟道保护层中形成的连接孔连接到该氧化物半导体层，其中在该沟道区域的一部分中该氧化物半导体层具有狭窄区域，该狭窄区域的宽度窄于该连接孔的宽度。

Description

薄膜晶体管、显示单元和电子设备
技术领域
本公开涉及使用氧化物半导体的薄膜晶体管、包括该薄膜晶体管的显示单元和包括该显示单元的电子设备。
背景技术
人们已经知道锌、铟、镓、锡及其混合物的氧化物（下文称为“氧化物半导体”）具有良好的半导体性能，并且近年来，已经积极地研究了将氧化物半导体应用到作为有源阵列显示单元的驱动元件的薄膜晶体管（下文称为“TFT”）。例如，锌、铟和镓的混合氧化物（下文称为“IGZO”）的电子迁移率比所属领域中用作半导体的非晶硅的电子迁移率高10倍或更多倍；因此，非常希望将IGZO应用到大屏幕、高清晰度、高帧频的液晶显示单元和有机EL显示单元。
对于底栅TFT的形成，建议在氧化物半导体层的整个表面上形成沟道保护层并且通过在沟道保护层中形成的连接孔（接触孔）将源极电极和漏极电极连接到氧化物半导体层（例如，参照日本特开第2010-135462号公报）。通过这样做，在形成TFT的工艺期间，可使用较少量的掩模形成TFT并通过沟道保护膜保护氧化物半导体层。
发明内容
然而，在日本特开第2010-135462号公报描述的方法中，沟道宽度（W）由形成在沟道保护层中的连接孔的宽度决定。因此，沟道宽度可由于沟道保护层的蚀刻变化而变化，并且仍然存在改善空间。
所希望的是提供能够抑制沟道宽度变化的薄膜晶体管、包括该薄膜晶体管的显示单元、以及电子设备。
根据本公开的实施例，所提供的薄膜晶体管包括：栅极电极；栅极绝缘膜，设置在栅极电极上；氧化物半导体层，设置在栅极绝缘膜上并且具有面对栅极电极设置的沟道区域；沟道保护层，设置在栅极绝缘膜和氧化物半导体层上；以及源极电极和漏极电极，该源极电极和漏极电极的每一个通过在沟道保护层中形成的连接孔连接到氧化物半导体层，其中在沟道区域的一部分中氧化物半导体层具有狭窄区域，该狭窄区域的宽度窄于连接孔的宽度。
这里“宽度”意为沟道宽度方向上的尺寸。沟道宽度方向是与沟道长度（源极电极和漏极电极之间的距离）方向正交的方向。
在根据本公开实施例的薄膜晶体管中，由于宽度窄于连接孔的宽度的狭窄区域设置在氧化物半导体层的沟道区域的一部分中，沟道宽度（W）由狭窄区域的宽度决定。因此，即使连接孔的宽度由于沟道保护层的蚀刻变化而变化，也可抑制沟道宽度的变化。
根据本公开的实施例，所提供的显示单元包括显示器件和驱动显示器件的薄膜晶体管，薄膜晶体管包括：栅极电极；栅极绝缘膜，设置在栅极电极上；氧化物半导体层，设置在栅极绝缘膜上并且具有面对栅极电极设置的沟道区域；沟道保护层，设置在栅极绝缘膜和氧化物半导体层上；以及源极电极和漏极电极，该源极电极和漏极电极的每一个通过在沟道保护层中形成的连接孔连接到氧化物半导体层，其中在沟道区域的一部分中氧化物半导体层具有狭窄区域，该狭窄区域的宽度窄于连接孔的宽度。
在根据本公开的实施例中，显示器件由根据本公开的上述实施例的薄膜晶体管驱动，并且薄膜晶体管中的沟道宽度的变化被抑制。因此，由沟道宽度的变化导致的晶体管特性的变化被减少，从而抑制了诸如亮度不均匀的显示质量下降。
根据本公开的实施例，所提供的电子设备具有显示单元，显示单元包括显示器件和驱动显示器件的薄膜晶体管，薄膜晶体管包括：栅极电极；栅极绝缘膜，设置在栅极电极上；氧化物半导体层，设置在栅极绝缘膜上并且具有面对栅极电极设置的沟道区域；沟道保护层，设置在栅极绝缘膜和氧化物半导体层上；以及源极电极和漏极电极，该源极电极和漏极电极的每一个通过在沟道保护层中形成的连接孔连接到氧化物半导体层，其中在沟道区域的一部分中氧化物半导体层具有狭窄区域，该狭窄区域的宽度窄于连接孔的宽度。
在根据本公开实施例的电子设备中，由根据本公开上述实施例的显示单元进行显示操作。
在根据本公开实施例的薄膜晶体管中，因为宽度窄于连接孔的宽度的狭窄区域设置在氧化物半导体层的沟道区域的一部分中，所以抑制了由沟道保护层的蚀刻变化导致的沟道宽度的变化。由此，当利用薄膜晶体管构造显示单元或电子设备时，通过沟道宽度变化导致的特性变化被减少的薄膜晶体管可实现高质量的显示。
应当理解，前面的总体描述和以下的详细描述两者都是示范性的，并且旨在对权利要求中要求保护的技术提供进一步的解释。
附图说明
附图被包括以提供对技术的进一步理解，并且附图被并入说明书且构成说明书的一部分。附图示出了实施例并且与说明书一起用以解释本技术的原理。
图1是示出根据本公开第一实施例的显示单元的构造的示意图。
图2是示出图1中所示的像素驱动电路的示例的等效电路图。
图3是示出图2中所示的TFT的构造的截面图。
图4是示出图3中所示的TFT的构造的平面图。
图5是选择性示出图4中所示的氧化物半导体层和连接孔的平面图。
图6是示出图1中所示的显示区域的构造的截面图。
图7A和图7B是顺序示出图1中所示的显示单元的制造方法的截面图。
图8A和图8B是示出图7A和图7B的后续制造工艺的示意图。
图9是示出图8A和图8B的后续制造工艺的示意图。
图10A至图10C是用以描述相关领域的薄膜晶体管的缺点的平面图。
图11是示出根据修改1的薄膜晶体管的构造的平面图。
图12是示出根据修改2的薄膜晶体管的构造的平面图。
图13是示出根据修改3的薄膜晶体管的构造的平面图。
图14是示出根据修改4的薄膜晶体管的构造的平面图。
图15是示出根据本公开第二实施例的显示单元的构造的示意图。
图16是示出图15中所示的像素的等效电路的示意图。
图17是示出图15中所示的显示区域的构造的截面图。
图18是示出根据本公开第三实施例的显示单元的构造的截面图。
图19是示出图18中所示的驱动基板的构造的平面图。
图20是示出图19中所示的显示区域的构造的截面图。
图21A和图21B是顺序示出图18中所示的显示单元的制造方法的截面图。
图22是示出包括根据上述实施例的任一个显示单元的模块的示意性构造的平面图。
图23A和图23B是示出根据上述实施例的任一个显示单元的应用示例1的外观的立体图。
图24是示出应用示例2的外观的立体图。
图25是示出应用示例3的外观的立体图。
图26A和图26B是从前侧和后侧分别示出应用示例4的外观的立体图。
图27是示出应用示例5的外观的立体图。
图28是示出应用示例6的外观的立体图。
图29A至图29G示出了应用示例7，其中图29A和图29B分别是应用示例7在打开状态下的前视图和侧视图，并且图29C、图29D、图29E、图29F和图29G分别是应用示例7在闭合状态下的前视图、左视图、右视图、俯视图和仰视图。
具体实施方式
以下将参照附图描述本公开的优选实施例。应注意，描述将按以下顺序给出。
1.第一实施例（有机EL显示单元；狭窄区域设置在沟道区域的一部分中并且氧化物半导体层的拐角从源极电极和漏极电极突出的示例）
2.修改1（氧化物半导体层的在沟道宽度方向上彼此面对的两个侧边从源极电极和漏极电极突出的示例）
3.修改2（氧化物半导体层的在沟道宽度方向上彼此面对的两个侧边中的一个从源极电极和漏极电极突出的示例）
3.修改3（氧化物半导体层在连接孔的一部分中从沟道保护层以及源极电极和漏极电极露出的示例）
4.修改4（采取修改1和修改3的组合的示例）
5.第二实施例（液晶显示单元）
6.第三实施例（电子纸显示单元）
7.应用示例（模块、电子设备）
（第一实施例）
图1示出了根据本公开第一实施例的显示单元的构造。显示单元用作超薄有机发光彩色显示单元等，并且在以下将描述的TFT基板1上具有显示区域110，在显示区域110中由以下将描述的作为显示器件的多个有机发光器件10R、10G和10B构造的多个像素PXLC布置成矩阵。作为信号部分的水平选择器（HSEL）121以及作为扫描器部分的写扫描器（WSCN）131和电源扫描器（DSCN）132设置在显示区域110周围。
在显示区域110中，信号线DTL101至DTL10n设置在列方向上，扫描线WSL101至WSL10m和电源线DSL101至DSL10m设置在行方向上。包括像素PXLC（有机发光器件10R、10G和10B（子像素）中的任一个）的像素电路140设置在每条信号线DTL和条扫描线WSL的交叉处。信号线DTL连接到水平选择器121，图像信号从水平选择器121提供到信号线DTL。扫描线WSL连接到写扫描器131。电源线DSL连接到电源扫描器132。
图2示出了像素电路140的示例。像素电路140是有源驱动电路，其包括采样晶体管3A、驱动晶体管3B、保持电容器3C以及由有机发光器件构造的发光器件3D。采样晶体管3A的栅极连接到对应的扫描线WSL101，采样晶体管3A的源极和漏极之一连接到对应的信号线DTL101并且其另一个连接到驱动晶体管3B的栅极g。驱动晶体管3B的漏极d连接到对应的电源线DSL101，并且驱动晶体管3B的源极s连接到发光器件3D的阳极。发光器件3D的阴极连接到接地配线3H。应注意，接地配线3H安装为用于所有像素PXLC的公共配线。保持电容器3C连接在驱动晶体管3B的源极s和栅极g之间。
采样晶体管3A根据从扫描线WSL101提供的控制信号而导通，以便对从信号线DTL提供的图像信号的信号电位进行取样并然后将信号电位保持在保持电容3C中。驱动晶体管3B从保持在电源电位的电源线DSL101接收电流，以便根据保持电容器3C中的信号电位而将驱动电流提供到发光器件3D。发光器件3D通过从驱动晶体管3B提供的驱动电流以基于图像信号的信号电位的亮度发光。
图3示出了构造图2中所示的采样晶体管3A的TFT20的截面构造。此外，图3还示出了图2所示的保持电容器3C。应注意，图2中所示的驱动晶体管3B的构造与图3中所示的TFT20的构造相似。
例如，TFT20是氧化物半导体晶体管，并包括依序设置在基板10上的栅极电极21、栅极绝缘膜22、氧化物半导体层23、沟道保护层24、源极电极25S和漏极电极25D。此处，“氧化物半导体”是锌、铟、镓和锡中的任一种的氧化物或者是它们的混合物的氧化物，人们已经知道氧化物半导体具有良好的半导体特性。
栅极电极21通过施加到TFT20的栅极电压来控制氧化物半导体层23中的电子密度，栅极电极21具有例如约200nm或更小的厚度并且例如由钼（Mo）制成。
栅极绝缘膜22例如由厚度为约300nm或更小的氧化硅膜制成。此外，栅极绝缘膜22可由包括氧化硅膜和氮化硅膜的层叠膜制成。
氧化物半导体层23具有例如约40nm的厚度，并且例如由铟镓锌氧化物（IGZO（In-Ga-Zn-Oxide））制成。作为氧化物半导体层23的材料，除了IGZO之外，也可使用作为非晶氧化物半导体的铟锡锌氧化物（ITZO）。作为晶体氧化物半导体，可以使用氧化锌（ZnO）、铟锌氧化物（IZO）、铟镓氧化物（IGO）、ITO、氧化铟（InO）等。
应注意，如果需要，保护膜（图3中未示出，参照图7B）可设置在氧化物半导体层23上。保护膜例如由厚度约为50nm的氧化硅膜制成。
沟道保护层24是在蚀刻源极电极25S和漏极电极25D工艺中保护沟道区域的停止层。沟道保护层24例如由厚度约为200nm的氧化硅膜制成。
源极电极25S和漏极电极25D的每一个通过沟道保护层24中形成的连接孔24A连接到氧化物半导体层23。源极电极25S和漏极电极25D的每一个由诸如钼、铝和钛的任一种金属或者这些金属的多层膜形成。优选地，源极电极25S和漏极电极25D的具体构造示例为层叠膜，该层叠膜自氧化物半导体层23侧开始顺序包括厚度为约50nm的钼层25A、厚度约为200nm以上至12m以下的铝层25B和厚度约为50nm的钛层25C。应注意，根据TFT20的使用和应用，源极电极25S和漏极电极25D的每一个可由包括钼层、铝层和钼层的层叠膜形成，或者由包括钛层、铝层和钛层的层叠膜形成。
应注意，如果需要，TFT20的全部表面可被钝化膜（未示出）覆盖。钝化膜由与栅极绝缘膜22或者沟道保护层24的材料相似的材料制成。
例如，保持电容器3C包括下电极31、绝缘膜32和上电极33，下电极31位于与栅极电极21相同的层，绝缘膜32位于与栅极绝缘膜22相同的层，上电极33延伸自漏极电极25D。应注意，氧化物半导体层23也包括在保持电容器3C中以减少保持电容器3C和TFT20之间的段差。
图4示出了从源极电极25S和漏极电极25D看时图3中所示的TFT20的平面构造。图4中，设置氧化物半导体层23的区域被阴影化，并且用右下斜线标记设置沟道保护层24的区域。图5选择性示出了图4中所示的氧化物半导体层23和连接孔24A。
氧化物半导体层23具有面对栅极电极21设置的沟道区域23A。狭窄区域23B设置在沟道区域23A的一部分（例如，沟道长度方向上的中央部分）中。狭窄区域23B的宽度W23窄于连接孔24A的宽度W24。因此，在TFT20中，抑制了沟道宽度W的变化。
换言之，当设置狭窄区域23B时，TFT20的沟道宽度W由狭窄区域23B的宽度W23决定。因此，沟道宽度W在尺寸上是稳定的，而与连接孔24A的宽度W24在制造工艺中的变化无关。应注意，两个连接孔24A之间的距离等于TFT20的沟道长度L。
考虑到连接孔24A的宽度W24在制造工艺中的变化，即使连接孔24A的宽度W24被最小化，也优选狭窄区域23B的宽度W23确定为窄于连接孔24A的宽度W24。
此外，在除狭窄区域23B之外的区域中（狭窄区域23B两侧的区域中），氧化物半导体层23具有宽区域23C。宽区域23C是源极区域和漏极区域，就是说，宽区域23C是源极电极25S或者漏极电极25D通过连接孔24A要连接到的区域。
宽区域23C优选具有突出部分23D，该突出部分23D从源极电极25S和漏极电极25D突出并且位于围绕狭窄区域23B的四个拐角处。突出部分23D在后面描述的对氧化物半导体层23进行的恢复退火（氧气供应）工艺中用作氧气进口，该恢复退火工艺将使晶体管特性在短时间内有效恢复。
图6示出了显示区域110的截面构造。在显示区域110中，发红光的有机发光器件10R、发绿光的有机发光器件10G和发蓝光的有机发光器件10B顺序形成并整体上呈矩阵形式。应注意，有机发光器件10R、10G和10B的每一个具有矩形的平面形状，并且一个像素由相邻的有机发光器件10R、10G和10B的组合形成。
有机发光器件10R、10G和10B的每一个具有这样的构造，其中阳极52、电电极间绝缘膜53、包括以下将描述的发光层的有机层54和阴极55顺序层叠在TFT基板1上，且在该叠层与TFT基板1之间具有平坦化绝缘膜51。
如果需要，这样的有机发光器件10R、10G和10B被诸如氮化硅膜或氧化硅膜的保护膜56覆盖，并且由玻璃等制成的密封基板71通过由热固树脂或紫外线固化树脂制成的粘合层60而被接合到保护膜56的整个表面，以密封有机发光器件10R、10G和10B。如果需要，滤色器72和作为黑矩阵的遮光膜73可设置在密封基板71上。
平坦化绝缘膜51使形成像素电路140的TFT基板1的表面平坦化，像素电路140的每一个包括采样晶体管3A和驱动晶体管3B，并且采样晶体管3A和驱动晶体管3B的每一个由上述的TFT20构造。因为微细连接孔51A要在平坦化绝缘膜51中形成，所以平坦化绝缘膜51优选由具有高的图案精度的材料制成。平坦化绝缘膜51的材料示例包括诸如聚酰亚胺的有机材料和诸如氧化硅（SiO2）的无机材料。通过在平坦化绝缘膜51中形成的连接孔51A，图2中所示的驱动晶体管3B被电连接到阳极52。
与有机发光器件10R、10G和10B中的每一个对应地形成阳极52。此外，阳极52具有反射电极的功能以反射从发光层发出的光，并且优选具有尽可能高的反射率以提高发光效率。阳极52具有例如约100nm以上至1000nm以下的厚度，并且由诸如银（Ag）、铝（Al）、铬（Cr）、钛（Ti）、铁（Fe）、钴（Co）、镍（Ni）、钼（Mo）、铜（Cu）、钽（Ta）、钨（W）、铂（Pt）或金（Au）的金属元素的单质或合金制成。
电极间绝缘膜53确保阳极52和阴极55之间绝缘，并且使发光区域精确地形成为所希望的形状。电极间绝缘膜53例如由诸如聚酰亚胺的有机材料或者由诸如氧化硅（SiO2）的无机绝缘材料制成。电极间绝缘膜53具有与阳极52的发光区域对应的开口。应注意，有机层54和阴极55可连续地设置在发光区域及电极间绝缘膜53上；然而，光只从电极间绝缘膜53的开口发出。
有机层54具有这样的构造，其中例如空穴注入层、空穴传输层、发光层和电子传输层（均未示出）自阳极52侧开始顺序层叠，然而可以根据需要来包括除发光层之外的这些层。而且，针对从有机发光器件10R、10G和10B发出的每个颜色，有机层54的构造可有所不同。空穴注入层提高了空穴注入效率并且是防止泄漏的缓冲层。空穴传输层提高了到发光层的空穴传输效率。发光层响应于施加的电场通过电子和空穴的复合而发光。电子传输层提高了到发光层的电子传输效率。应注意，有机层54的材料可以是典型的低分子有机材料或聚合物有机材料，并且没有具体限制。
阴极55具有例如约5nm以上至50nm以下的厚度，并且由诸如铝（Al）、镁（Mg）、钙（Ca）或钠（Na）的金属元素的单质或合金制成。具体地，优选镁和银的合金（MgAg合金）或者铝（Al）和锂（Li）的合金（AlLi合金）。此外，阴极55可由ITO或IZO（铟锌氧化物）制成。
例如，显示单元可通过以下工艺来制造。
（形成TFT基板1）
图7A和图7B至图9依次示出了制造TFT20的方法。应注意，图7A和图7B至图9在左侧示出了TFT20的制造工艺，在右侧示出了配线彼此交叉或重叠的部分（例如，扫描线WSL和信号线DTL彼此交叉或者重叠的部分）的制造工艺。
首先，在基板10上形成包括氧化物半导体层23的TFT20以形成TFT基板1。更具体而言，厚度为约200nm或更小的钼膜通过例如溅射方法形成在由玻璃制成的基板10上。接下来，使钼膜经受光刻和蚀刻。因此，如图7A中的左侧所示，栅极电极21形成在用以形成TFT20的区域中。此外，如图7A中的右侧所示，与电极21设置在相同层的配线（例如，扫描线WSL）形成在配线彼此交叉或者重叠的部分中。
接下来，再次参照图7A，由厚度为约300nm或更小的氧化硅膜构造的栅极绝缘膜22通过例如CVD（化学气相沉积）方法形成在基板10的整个表面上。
然后，厚度为约40nm的IGZO膜（未示出）和厚度为约50nm的氧化硅膜（未示出）形成在栅极绝缘膜22上，并且IGZO膜和氧化硅膜通过例如光刻和蚀刻而形成为预定的形状。因此，如图7B中的左侧所示，氧化物半导体层23和保护膜26形成在用以形成TFT20的区域中。同时，狭窄区域23B形成在氧化物半导体层23的沟道区域23A的一部分中。另一方面，如图7B中的右侧所示，在配线彼此交叉或者重叠的部分中去除氧化物半导体层23和保护膜26。
应注意，氧化物半导体层23可通过对IGZO膜直接进行光刻和蚀刻形成，而不采用保护膜26。
在形成氧化物半导体层23之后，如图8A中所示，氧化硅膜24B通过例如CVD方法形成在栅极绝缘膜22、氧化物半导体层23和保护膜26上。
接下来氧化硅膜24B和保护膜26通过光刻和蚀刻形成为预定的形状。因此，如图8B中所示，形成具有连接孔24A的沟道保护层24。
然后，厚度为约50nm的钼层25A、厚度为约500nm的铝层25B和厚度为约50nm的钛层25C通过例如溅射方法形成，并然后通过光刻和蚀刻形成为预定的形状。因此，如图9中的左侧所示，源极电极25S和漏极电极25D形成在用以形成TFT20的区域中。源极电极25S和漏极电极25D通过连接孔24A连接到氧化物半导体层23。因此，形成如图3中所示的TFT20。另一方面，如图9中的右侧所示，与源极电极25S和漏极电极25D设置在相同层的配线（例如，信号线DTL）形成在配线彼此交叉或者重叠的部分中。
如图4和图5中所示，由于狭窄区域23B设置在氧化物半导体层23的沟道区域23A的一部分中，所以TFT20的沟道宽度W由狭窄区域23B的宽度W23决定。因此，即使由于沟道保护层24的蚀刻变化导致连接孔24A的宽度W24变化，也可以抑制TFT20的沟道宽度W的变化。
另一方面，在相关领域中，如图10A中所示，TFT120的沟道宽度W由沟道保护层（未示出）中形成的连接孔124A的宽度决定。因此，如图10B中所示，当连接孔124A的蚀刻量增加时，TFT120的沟道宽度W增加。另一方面，如图10C中所示，当连接孔124A的蚀刻量减少时，TFT120的沟道宽度W减少。换言之，由于沟道保护层（未示出）的蚀刻变化，TFT120的沟道宽度W变化。应注意，在图10A至图10C中与如图4中所示的TFT20的部件相对应的部件由相同的数字增加100标示。此外，在图10A至图10C中，设置沟道保护层的区域没有被阴影化（参照图4）。
在形成如图9中所示的源极电极25S和漏极电极25D之后，对氧化物半导体层23进行恢复退火（氧气供应）工艺。由此，在制造工艺期间在氧化物半导体层23中产生的缺陷被恢复。这里，从源极电极25S和漏极电极25D突出的突出部分23D设置在宽区域23C的围绕狭窄区域23B的四个拐角处。因此，突出部分23D用作氧气进口，以允许晶体管特性在短时间内有效地恢复。
因此，形成包括如图3中所示的TFT20的TFT基板1。
（形成有机发光器件10R、10G和10B）
接下来，在TFT20上方形成由有机发光器件10R、10G和10B构造的显示区域110。换言之，首先，TFT基板1的整个表面被涂覆有光敏树脂，然后光敏树脂经受曝光和显影以形成平坦化绝缘膜51和连接孔51A，然后烘焙平坦化绝缘膜51。接下来，由上述材料制成的阳极52通过例如DC溅射形成，并使用例如光刻被选择性地蚀刻以图案化成预定的图案。接下来，由上述材料制成并具有上述厚度的电极间绝缘膜53通过例如CVD方法形成，并使用例如光刻在电极间绝缘膜53中形成开口。然后，由上述材料制成的有机层54和阴极55通过例如蒸发方法顺序形成以形成有机发光器件10R、10G和10B。接下来，有机发光器件10R、10G和10B被由上述材料制成的保护膜56覆盖。
然后，在保护膜56上形成粘合层60。然后，在其上设置有滤色器72和遮光膜73并由上述材料制成的密封基板71被接合到TFT基板1，粘合层60位于密封基板71和TFT基板1之间。因此，完成如图6中所示的显示单元。
在显示单元中，采样晶体管3A根据从扫描线WSL提供的控制信号而导通，以便对从信号线DTL提供的图像信号的信号电位进行取样，然后将信号电位保持在保持电容器3C中。电流从保持在电源电位的电源线DSL提供到驱动晶体管3B，并且根据在保持电容器3C中保持的信号电位驱动电流被提供到发光器件3D（有机发光器件10R、10G或10B）。发光器件3D（有机发光器件10R、10G或10B）通过从驱动晶体管3B提供的驱动电流而以基于图像信号的信号电位的亮度发光。光穿过阴极55、滤色器72和密封基板71而被提取。
因为宽度比连接孔24A的宽度窄的狭窄区域23B设置在氧化物半导体层23的沟道区域23A的一部分中，所以TFT20的沟道宽度W由狭窄区域23B的宽度W23决定，抑制了沟道宽度W的变化。因此，由沟道宽度W的变化导致的晶体管特性的变化被减少，以抑制显示质量的下降（诸如，亮度不均匀）。
因此，在实施例中，宽度比连接孔24A的宽度窄的狭窄区域23B设置在沟道区域23A的一部分中。因此，消除了由沟道保护层24的蚀刻变化导致的连接孔24A的宽度W24变化的影响，并且相应地沟道宽度W在尺寸上变得稳定。因此，由沟道宽度W的变化导致的晶体管特性的变化被减少，以提高显示质量。
此外，从源极电极25S和漏极电极25D突出的突出部分23D设置在宽区域23C的围绕狭窄区域23B的四个拐角处，宽区域23C是除狭窄区域23B之外的区域。因此，在氧化物半导体层23的恢复退火（氧气供应）工艺中，氧气被从突出部分23D供应以在短时间内恢复晶体管特性。
（修改1）
应注意，在上述实施例中，描述了突出部分23D设置在宽区域23C的围绕狭窄区域23B的四个拐角处的情况。然而，突出部分23D可设置在宽区域23C的每一个的一个或多个拐角处或者一个或多个侧边处，并且不具体限制突出部分23D的布置。
例如，如图11中所示，突出部分23D可设置在每个宽区域23C的在沟道宽度方向上彼此面对的两个侧边处。在该修改中，突出部分23D设置在宽区域23C的四个侧边处。因此，在氧化物半导体层23的恢复退火（氧气供应）工艺中，提高了氧气的供应效率，并能在短时间内恢复晶体管特性。应注意，在图11和以下的示意图中，设置沟道保护层24的区域不被阴影化（参照图4）。
（修改2）
此外，例如如图12中所示，突出部分23D可设置在每个宽区域23C的在沟道宽度方向上彼此面对的侧边中的一个（例如，底侧）处。在该修改中，突出部分23D设置在宽区域23C的两个侧边处。因此，与修改1一样，在氧化物半导体层23的恢复退火（氧气供应）工艺中，提高了氧气供应效率，并能在短时间内恢复晶体管特性。
应注意，尽管未示出，但是突出部分23D也可设置在每个宽区域23C的在沟道宽度方向上彼此面对的侧边中的顶侧处。
（修改3）
此外，例如，在上述实施例中，描述了源极电极25S和漏极电极25D填充在整个连接孔24A中的情况。然而，如图13中所示，源极电极25S的边缘和漏极电极25D的边缘可设置在连接孔24A中。在此情况下，在连接孔24A的一部分中，氧化物半导体层23具有从沟道保护层24、源极电极25S和漏极电极25D暴露的暴露部分23E。与突出部分23D一样，暴露部分23E可在氧化物半导体层23的恢复退火（氧气供应）工艺中用作氧气进口。因此，晶体管特性能在短时间内得到有效恢复。
应注意，在该修改中，因为能够提高相对于源极电极25S和漏极电极25D的蚀刻选择性，所以氧化物半导体层23优选由诸如氧化锌（ZnO）、铟锌氧化物（IZO）、铟镓氧化物（IGO）、ITO或氧化铟（InO）的晶体氧化物半导体制成。
（修改4）
另外，例如，如图14中所示，可使用修改1和修改3的组合。换言之，氧化物半导体层23可具有突出部分23D和暴露部分23E。应注意，尽管未示出，但是也可使用修改2和修改3的组合。
（第二实施例）
图15示出了根据本公开第二实施例的显示单元的整体构造。显示单元用作液晶电视等并且具有在上述TFT基板1上的显示区域110，在显示区域110中由以下将描述的作为显示器件的多个液晶显示器件10L构造的多个像素PXLC布置成矩阵。作为信号部分的数据驱动器121A和作为扫描器部分的栅极驱动器131A设置在显示区域110周围。照明部分150作为背光单元设置在显示区域110的背侧。
图16示出了像素PXLC的等效电路。像素PXLC包括在第一实施例中描述的TFT20、液晶显示器件10L和电容器Cst。
TFT20具有作为开关器件的功能以将图像信号提供到像素PXLC，并且具有与第一实施例中的TFT20相同的构造。TFT20的栅极连接到沿水平方向延伸的栅极总线GL。沿垂直方向延伸的源极总线SL设置为正交于栅极总线GL。TFT20的源极连接到源极总线SL，并且TFT20的漏极连接到液晶显示器件10L的一端和电容器Cst的一端。
液晶显示器件10L具有作为显示器件的功能以根据通过TFT20提供的信号电压进行显示操作。液晶显示器件10L的另一端是接地的。
电容器Cst在其两端之间产生电位差，并且更具体而言，电容器Cst包括积累电荷的电介质。电容器Cst的另一端连接到平行于栅极总线GL延伸（就是说，沿水平方向延伸）的电容器总线CL。
图17示出了显示区域110的截面构造。与第一实施例一样，TFT基板1包括TFT20，该TFT20包括在基板10上的氧化物半导体层23（参照图3）。液晶显示器件10L的每一个包括位于平坦化绝缘膜81上的由例如ITO制成的像素电极82A。此外，由红色滤色器84R、绿色滤色器84G和蓝色滤色器84B构造的滤色器84、遮光膜85以及由例如ITO制成的公共电极82B设置在对向基板83上。液晶层82C设置在像素电极82A和公共电极82B之间。应注意，电容器Cst未在图17中示出。
平坦化绝缘膜81具有与第一实施例中的平坦化绝缘膜51相同的构造。TFT20通过在平坦化绝缘膜81中形成的连接孔81A连接到像素电极82A。
例如，显示单元可通过以下工艺制造。
（形成TFT基板1）
首先，以与第一实施例相同的方式，包括氧化物半导体层23的TFT20形成在基板10上以形成TFT基板1。
（形成液晶显示器件10L）
接下来，由液晶显示器件10L构造的显示区域110形成在TFT20的上方。换言之，首先TFT基板1的整个表面被光敏树脂涂覆，并且光敏树脂经受曝光和显影以形成平坦化绝缘膜81和连接孔81A，然后烘焙平坦化绝缘膜81。接下来，由上述材料制成的像素电极82A通过例如DC溅射形成，并且使用例如光刻被选择性蚀刻以图案化成预定的形状。
此外，由上述材料制成的滤色器84、遮光膜85和公共电极82B形成在对向基板83上，并且TFT基板1和对向基板83通过其间的密封框架（未示出）而接合在一起。然后，从密封框架的开口（未示出）注入液晶以在像素电极82A和公共电极82B之间形成液晶层82C，并且密封该开口。因此，完成如图17中所示的显示单元。
在显示单元中，来自照明部分150的光被光学片（未示出）均匀地分散以进入到每个液晶显示器件10L。入射光通过液晶层82C，并同时基于在每个像素电极82A和公共电极82B之间施加的图像电压而在每个像素中被调制。已经通过液晶层82C的光通过滤色器84，以作为彩色显示光从对向基板83出射。
该实施例的功能和效果与第一实施例的功能和效果相同。
（第三实施例）
图18示出了根据本公开第三实施例的显示单元的截面构造。显示单元是利用电泳现象显示图像（例如，文本信息）的电泳显示单元（所谓的电子纸张显示单元），并且顺序包括位于TFT基板1上显示层91、对向基板92、透明粘合层93和保护膜94。应注意，图18示意性地示出了显示单元的形状，图18中的尺寸和形状不同于实际的尺寸和形状。
如图19中所示，在TFT基板1中，粘合区域110A设置在位于TFT基板1中央处的显示区域110的周围以完全围绕显示区域110。显示层91设置在显示区域110上，并且保护膜94的边缘通过粘合层94A粘合到粘合区域110A。
TFT基板1包括顺序层叠在基底90A上的阻挡层90B和TFT（薄膜晶体管）电路90C。基底90A例如由诸如玻璃、石英、硅或砷化镓的无机材料，诸如不锈钢的金属材料，或者诸如聚对苯二甲酸乙二醇酯（PET）、聚萘二甲酸乙二醇酯（PEN）、聚甲基丙烯酸甲酯（PMMA）、聚碳酸酯（PC）、聚醚砜（PES）、聚乙基醚酮（PEEK）、芳族聚酯（液晶聚合物）的塑料材料制成。基底90A可以是诸如晶片的刚性基底，或者是诸如薄层玻璃、薄膜或金属箔的柔性基底。当基底90A具有柔性时，可实现柔性显示单元。基底90A例如具有约10μm以上至100μm以下的厚度（层叠方向上的厚度，下文简单称为“厚度”）。
阻挡层90B是通过例如CVD方法形成的AlOxN1-x膜（其中X为0.01至0.2）或者氮化硅（Si3N4）膜，并且阻挡层90B抑制了由水分或有机气体导致的TFT电路90C和显示层91的劣化。在很多情况下阻挡层90B由CVD方法形成，并且与由蒸发方法形成阻挡层90B的情况相比，由CVD形成的阻挡层90B致密并具有低的水分渗透性。
TFT电路90C具有选择像素的开关功能。TFT电路90C由参照第一实施例的图3所描述的TFT20构造。
图20示出了图19中所示的显示区域110的截面构造。显示层91包括位于像素电极91A和公共电极91B之间的电泳显示体91C。像素电极91A的每一个通过平坦化绝缘膜95的连接孔95A连接到TFT电路90C。显示层91在层叠方向上例如具有约40μm以上至165μm以下的厚度。每个像素电极91A针对每个像素而设置，并且每个像素电极91A例如由诸如铬（Cr）、金（Au）、铂（Pt）、镍（Ni）、铜（Cu）、钨（W）、铝（Al）或银（Ag）的金属元素的单质或合金制成。公共电极91B设置在对向基板92的整个表面上，并且例如由诸如氧化铟-氧化锡（ITO）、氧化锑-氧化锡（ATO）、氟掺杂氧化锡（FTO）或铝掺杂氧化锌（AZO）的透明导电材料（透明电极材料）制成。
对向基板92以与显示层91相同的方式设置在显示区域110上，并且具有例如约1252m的厚度。在该实施例中，图像显示在对向基板92上。因此，对向基板92使用透光材料，并且除此之外，对向基板92可使用与基底90A相同的材料。
保护膜94密封显示层91。除防水功能外，保护膜94还具有诸如防反射功能或防闪光功能的光学功能以及抵抗外力的保护功能，并且保护膜94具有约数百个2m的厚度。
保护膜94通过透明粘合层93固定到对向基板92。透明粘合层93由OCA（光学透明粘合剂）等制成，并具有约25μm的厚度。当基底90A由柔性材料构造时，透明粘合层93优选也是柔性的。
间隙95设置在由保护膜94密封的显示区域110和粘合区域110A之间（显示层91和对向基板92的侧表面与保护膜94之间），并且显示层91和对向基板92的侧表面被间隙95围绕。
例如，显示单元可由以下工艺制造。
（形成TFT基板1）
图21A和21B依次示出了制造显示单元的方法。首先，如图21A中所示，由氮化硅制成的阻挡层90B通过例如CVD方法形成在基底90A上。接下来，再次参照图21A，由包括氧化物半导体层23的TFT20构造的TFT电路90C形成在阻挡层90B上以形成TFT基板1。TFT20可以与第一实施例相同的方式形成。
（形成电泳显示层91）
在形成TFT基板1之后，例如由铬、金、铂、镍、铜、钨、铝或银制成的金属膜形成在TFT基板1的整个表面上，并且该金属膜被图案化以形成像素电极91A。
接下来，如图21B中所示，显示体91C通过例如涂覆形成在包括公共电极91B的对向基板92上，然后对向基板92接合到TFT基板1。因此，显示层91和对向基板92形成在TFT基板1上。在对向基板92的整个一个表面上，通过形成例如由ITO制成的膜来形成公共电极91B。
在接合对向基板92之后，保护膜94通过透明粘合层93固定到对向基板92上。此时，使用所有边长大于显示区域110的所有边长且面积大于显示区域110的面积的保护膜94。因此，在保护膜94中形成于显示区域110外侧突出的部分。接下来，保护膜94的从显示区域110突出的部分被朝着TFT基板1弯折并通过粘合层94A被固定到TFT基板1的粘合区域110A，从而覆盖显示层91的侧表面。因此，完成如图18至图20所示的显示单元。
在显示单元中，根据在显示层91中的像素电极91A和公共电极91B之间施加的图像电压，通过电泳显示主体91C进行显示。
该实施例的功能和效果与在第一实施例的功能和效果相同。
（应用示例）
接下来，参照图22至图29，将描述根据上述实施例的显示单元的应用示例。根据上述实施例的显示单元可应用于任何领域的电子设备，诸如电视机、数字照相机、笔记本个人计算机、诸如移动电话和智能电话的便携式终端单元以及摄像机。换言之，显示单元可应用于任何领域的电子设备，以将从外部提供的图像信号或者在内部生产的图像信号显示为图像或图片。
（模块）
根据上述实施例的任一个显示单元可并入到诸如以下将描述的应用示例1至7的各种电子设备，以作为例如在图22中所示的模块。在该模块中，例如，从第一实施例中的密封基板71和粘合层60或者从第二实施例中的对向基板83暴露的区域160设置在基板10的一侧，并且通过延伸第一实施例中的水平选择器121、写扫描器131和电源扫描器132的配线或者通过延伸第二实施例中的数据驱动器121A和栅极驱动器131A的配线外部连接端（未示出）形成在暴露区域160中。用于信号输入和输出的柔性印刷电路（FPC）161可连接到该外部连接端。
（应用示例1）
图23A和23B示出了应用根据上述实施例的任一个显示单元的电子书的外观。该电子图书包括显示部分210和非显示部分220，并且该显示部分由根据上述实施例的任一个显示单元构造。
（应用示例2）
图24示出了应用根据上述实施例的任一个显示单元的智能电话的外观。例如该智能电话包括显示部分230和非显示部分240，并且该显示部分230由根据上述实施例的任一个显示单元构造。
（应用示例3）
图25示出了应用根据上述实施例的任一个显示单元的电视机的外观。例如该电视机包括图像显示屏部分300，该图像显示屏部分300包括前面板310和滤光玻璃320，该图像显示屏部分300由根据上述实施例的任一个显示单元构造。
（应用示例4）
图26A和26B示出了应用根据上述实施例的任一个显示单元的数字照相机的外观。例如该数字照相机包括用于闪光的光发射部分410、显示部分420、菜单开关430和快门按钮440，并且该显示部分420由根据上述实施例的任一个显示单元构造。
（应用示例5）
图27示出了应用根据上述实施例的任一个显示单元的笔记本个人计算机的外观。例如该笔记本个人计算机包括主体510、用于进行输入字符等的操作的键盘520以及用于显示图像的显示部分530，并且该显示部分530由根据上述实施例的任一个显示单元构造。
（应用示例6）
图28示出了应用根据上述实施例的任一个显示单元的摄像机的外观。例如该摄像机包括主体610、设置在主体610的前表面上并且用于拍摄物体图像的镜头620以及显示部分640，并且该显示部分640由根据上述实施例的任一个显示单元构造。
（应用示例7）
图29A至29G示出了应用根据上述实施例的任一个显示单元的移动电话的外观。例如该移动电话具有通过连接部分（铰链部分）730将上壳体710和下壳体720连接在一起的构造，并且该移动电话包括显示器740、副显示器750、图片灯760以及照相机770。该显示器740或副显示器750由根据上述实施例的任一个显示单元构造。
尽管参照实施例描述了本公开，但是本公开不限于此，而是可进行各种修改。例如，在上述实施例中，每一层的材料和厚度、形成每一层的方法和条件都不限于上述实施例中所描述的内容，每一层可在任何其他条件下通过任何其他方法以任何其他厚度由任何其他材料制成。
此外，在上述实施例中，描述了有机发光器件10R、10B和10G的具体构造。然而，有机发光器件10R、10B和10G不需要包括实施例中描述的所有层，并且有机发光器件10R、10B和10G可还包括其他层。
此外，本公开不仅可应用于包括有机发光器件的显示单元，还可应用于包括诸如液晶显示器件、无机电致发光器件或者电沉积或电致变色显示器件装置的其他显示器件的显示单元。
另外，例如在上述实施例中描述了显示单元的具体构造。然而，显示单元不需要包括上述实施例中描述的所有部件，并且显示单元可还包括其他部件。
应注意本公开允许具有以下构造。
（1）一种薄膜晶体管，包括：
栅极电极；
栅极绝缘膜，设置在该栅极电极上；
氧化物半导体层，设置在该栅极绝缘膜上并且具有面对该栅极电极设置的沟道区域；
沟道保护层，设置在该栅极绝缘膜和该氧化物半导体层上；以及
源极电极和漏极电极，该源极电极和漏极电极的每一个通过在该沟道保护层中形成的连接孔连接到该氧化物半导体层，
其中在该沟道区域的一部分中该氧化物半导体层具有狭窄区域，该狭窄区域的宽度窄于该连接孔的宽度。
（2）根据（1）的薄膜晶体管，其中在该狭窄区域之外的宽区域的一个或多个拐角处或者一个或多个侧边处，该氧化物半导体层具有从该源极电极和该漏极电极突出的突出部分。
（3）根据（2）的薄膜晶体管，其中该突出部分设置在该宽区域的围绕该狭窄区域的四个拐角的每一个处。
（4）根据（2）的薄膜晶体管，其中该突出部分设置在该宽区域的在沟道宽度方向上彼此面对的侧边的两者或之一处。
（5）根据（1）至（4）任一项的薄膜晶体管，其中在该连接孔的一部分中，该氧化物半导体层具有从该沟道保护层以及该源极电极和漏极电极暴露的暴露部分。
（6）一种包括显示器件和驱动该显示器件的薄膜晶体管的显示单元，该薄膜晶体管包括：
栅极电极；
栅极绝缘膜，设置在该栅极电极上；
氧化物半导体层，设置在该栅极绝缘膜上并且具有面对该栅极电极设置的沟道区域；
沟道保护层，设置在该栅极绝缘膜和该氧化物半导体层上；以及
源极电极和漏极电极，该源极电极和漏极电极的每一个通过在该沟道保护层中形成的连接孔连接到该氧化物半导体层，
其中在该沟道区域的一部分中该氧化物半导体层具有狭窄区域，该狭窄区域的宽度窄于该连接孔的宽度。
（7）一种具有显示单元的电子设备，该显示单元包括显示器件和驱动该显示器件的薄膜晶体管，该薄膜晶体管包括：
栅极电极；
栅极绝缘膜，设置在该栅极电极上；
氧化物半导体层，设置在该栅极绝缘膜上并且具有面对该栅极电极设置的沟道区域；
沟道保护层，设置在该栅极绝缘膜和该氧化物半导体层上；以及
源极电极和漏极电极，该源极电极和漏极电极的每一个通过在该沟道保护层中形成的连接孔连接到该氧化物半导体层，
其中在该沟道区域的一部分中该氧化物半导体层具有狭窄区域，该狭窄区域的宽度窄于该连接孔的宽度。
本申请包含2012年2月3日提交至日本专利局的日本优先权专利申请No.2012-021502中公开的相关主题事项，其全部内容通过引用结合于此。
本领域的技术人员应当理解的是，在所附权利要求或其等同方案的范围内，根据设计需要和其他因素，可以进行各种修改、结合、部分结合和替换。

Claims (7)

1.一种薄膜晶体管，包括：
栅极电极；
栅极绝缘膜，设置在该栅极电极上；
氧化物半导体层，设置在该栅极绝缘膜上并且具有面对该栅极电极设置的沟道区域；
沟道保护层，设置在该栅极绝缘膜和该氧化物半导体层上；以及
源极电极和漏极电极，该源极电极和漏极电极的每一个通过在该沟道保护层中形成的连接孔连接到该氧化物半导体层，
其中在该沟道区域的一部分中该氧化物半导体层具有狭窄区域，该狭窄区域的宽度窄于该连接孔的宽度。
2.根据权利要求1所述的薄膜晶体管，其中在该狭窄区域之外的宽区域的一个或多个拐角处或者一个或多个侧边处，该氧化物半导体层具有从该源极电极和该漏极电极突出的突出部分。
3.根据权利要求2所述的薄膜晶体管，其中该突出部分设置在该宽区域的围绕该狭窄区域的四个拐角的每一个处。
4.根据权利要求2所述的薄膜晶体管，其中该突出部分设置在该宽区域的在沟道宽度方向上彼此面对的侧边的两者或之一处。
5.根据权利要求1所述的薄膜晶体管，其中在该连接孔的一部分中，该氧化物半导体层具有从该沟道保护层以及该源极电极和漏极电极暴露的暴露部分。
6.一种包括显示器件和驱动该显示器件的薄膜晶体管的显示单元，该薄膜晶体管包括：
栅极电极；
栅极绝缘膜，设置在该栅极电极上；
氧化物半导体层，设置在该栅极绝缘膜上并且具有面对该栅极电极设置的沟道区域；
沟道保护层，设置在该栅极绝缘膜和该氧化物半导体层上；以及
源极电极和漏极电极，该源极电极和漏极电极的每一个通过在该沟道保护层中形成的连接孔连接到该氧化物半导体层，
其中在该沟道区域的一部分中该氧化物半导体层具有狭窄区域，该狭窄区域的宽度窄于该连接孔的宽度。
7.一种电子设备，该电子设备具有包括显示器件和驱动该显示器件的薄膜晶体管的显示单元，该薄膜晶体管包括：
栅极电极；
栅极绝缘膜，设置在该栅极电极上；
氧化物半导体层，设置在该栅极绝缘膜上并且具有面对该栅极电极设置的沟道区域；
沟道保护层，设置在该栅极绝缘膜和该氧化物半导体层上；以及
源极电极和漏极电极，该源极电极和漏极电极的每一个通过在该沟道保护层中形成的连接孔连接到该氧化物半导体层，
其中在该沟道区域的一部分中该氧化物半导体层具有狭窄区域，该狭窄区域的宽度窄于该连接孔的宽度。
CN201310030053.3A 2012-02-03 2013-01-25 薄膜晶体管、显示单元和电子设备 Active CN103247692B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-021502 2012-02-03
JP2012021502A JP2013161895A (ja) 2012-02-03 2012-02-03 薄膜トランジスタ、表示装置および電子機器

Publications (2)

Publication Number Publication Date
CN103247692A true CN103247692A (zh) 2013-08-14
CN103247692B CN103247692B (zh) 2019-07-09

Family

ID=48902124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310030053.3A Active CN103247692B (zh) 2012-02-03 2013-01-25 薄膜晶体管、显示单元和电子设备

Country Status (3)

Country Link
US (1) US9054197B2 (zh)
JP (1) JP2013161895A (zh)
CN (1) CN103247692B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478664B2 (en) 2013-12-25 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5768023B2 (ja) * 2012-08-29 2015-08-26 日東電工株式会社 電子部品封止用熱硬化性樹脂シート、樹脂封止型半導体装置、及び樹脂封止型半導体装置の製造方法
JP6357663B2 (ja) 2013-09-06 2018-07-18 株式会社Ｊｏｌｅｄ 表示装置
TWI677989B (zh) * 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US20160254280A1 (en) * 2013-11-06 2016-09-01 Joled Inc. Thin-film transistor and method of manufacturing the same
KR102239367B1 (ko) 2013-11-27 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
JP6216668B2 (ja) * 2014-03-17 2017-10-18 株式会社ジャパンディスプレイ 表示装置の製造方法
TWI695502B (zh) * 2014-05-09 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置
CN107111970B (zh) 2014-10-28 2021-08-13 株式会社半导体能源研究所 显示装置、显示装置的制造方法及电子设备
US10032917B1 (en) * 2016-07-08 2018-07-24 Boe Technology Group Co., Ltd. Thin film transistor, gate drive on array and display apparatus having the same, and fabricating method thereof
KR102361262B1 (ko) * 2017-05-30 2022-02-09 동우 화인켐 주식회사 Oled 일체형 터치 센서 및 이를 포함하는 oled 화상 표시 장치
WO2019187070A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 トランジスタおよび表示装置
TWI768808B (zh) * 2021-04-01 2022-06-21 友達光電股份有限公司 遮光元件基板以及顯示裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083285A (zh) * 2006-05-31 2007-12-05 松下电器产业株式会社 半导体器件
CN101752426A (zh) * 2008-12-03 2010-06-23 索尼株式会社 薄膜晶体管、显示单元和制造薄膜晶体管的方法
CN101889302A (zh) * 2007-12-11 2010-11-17 夏普株式会社 薄膜晶体管阵列基板和具备它的显示面板以及薄膜晶体管阵列基板的制造方法
CN102130156A (zh) * 2010-01-12 2011-07-20 索尼公司 薄膜晶体管、开关电路以及场效应晶体管
WO2011096387A1 (ja) * 2010-02-02 2011-08-11 シャープ株式会社 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5323604B2 (ja) * 2009-07-30 2013-10-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083285A (zh) * 2006-05-31 2007-12-05 松下电器产业株式会社 半导体器件
CN101889302A (zh) * 2007-12-11 2010-11-17 夏普株式会社 薄膜晶体管阵列基板和具备它的显示面板以及薄膜晶体管阵列基板的制造方法
CN101752426A (zh) * 2008-12-03 2010-06-23 索尼株式会社 薄膜晶体管、显示单元和制造薄膜晶体管的方法
CN102130156A (zh) * 2010-01-12 2011-07-20 索尼公司 薄膜晶体管、开关电路以及场效应晶体管
WO2011096387A1 (ja) * 2010-02-02 2011-08-11 シャープ株式会社 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478664B2 (en) 2013-12-25 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9722056B2 (en) 2013-12-25 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10050132B2 (en) 2013-12-25 2018-08-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2019114796A (ja) * 2013-12-25 2019-07-11 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US9054197B2 (en) 2015-06-09
JP2013161895A (ja) 2013-08-19
CN103247692B (zh) 2019-07-09
US20130200364A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
CN103247692A (zh) 薄膜晶体管、显示单元和电子设备
US10692893B2 (en) Substrate for display device and display device including the same
JP6636487B2 (ja) Ｅｌ表示装置
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US9911762B2 (en) Display device
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
KR101801606B1 (ko) 반도체 장치
CN101752390B (zh) 半导体装置
JP2023015041A (ja) 半導体装置
JP2022107603A (ja) 表示装置
CN102473733B (zh) 半导体装置以及制造半导体装置的方法
US11665940B2 (en) Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus
TW201131778A (en) Semiconductor device and method for manufacturing the same
TW201017871A (en) Display device
US10297620B2 (en) Display device
US7727789B2 (en) Array substrate for liquid crystal display and method for fabricating the same
WO2018192217A1 (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
US8815619B2 (en) Method of manufacturing display unit
KR101697588B1 (ko) 액정표시장치 및 그 제조방법
CN111668158B (zh) 一种显示基板及其制备方法、显示装置
KR20120075110A (ko) 산화물 박막 트랜지스터의 제조방법
KR20140124616A (ko) 디스플레이 장치와 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150706

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150706

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231122

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.