CN103247654B

CN103247654B - 非易失性存储器元件及其阵列

Info

Publication number: CN103247654B
Application number: CN201210030883.1A
Authority: CN
Inventors: 侯拓宏; 黄俊嘉
Original assignee: Winbond Electronics Corp
Current assignee: Winbond Electronics Corp
Priority date: 2012-02-06
Filing date: 2012-02-06
Publication date: 2015-12-02
Anticipated expiration: 2032-02-06
Also published as: CN103247654A

Abstract

一种非易失性存储器元件，包括一第一电极、一电阻结构、一选择器结构以及一第二电极。电阻结构包括一第一氧化层以及一第一金属层。选择器结构配置于电阻结构上。选择器结构包括一第二氧化层、一第三氧化层以及一第四氧化层。第二氧化层配置于第一金属层上。第三氧化层配置于第二氧化层。第四氧化层配置于第三氧化层上。选择器结构包括一双极性选择器，具有一第一端及一第二端。双极性选择器中的一隧道电子流根据其两端的偏压由第一端流至第二端，或者由第二端流至第一端。另外，一种包括上述存储器元件的非易失性存储器阵列亦被提出。

Description

非易失性存储器元件及其阵列

技术领域

本发明是有关于一种电子元件及其阵列，且特别是有关于一种非易失性存储器元件及其阵列。

背景技术

近来，电阻式随机存取存储器(ResistiveRandomAccessMemory，RRAM)已广泛地应用在非易失性存储器的技术领域，此乃因其简易的交错式(crossbar)阵列架构以及低温工艺等优势。此交错式(crossbar)阵列的架构基于电阻切换元件(resistive-switchingelements)的概念来设计，其理论上可获得最小的晶胞尺寸(cellsize)4F²，其中F代表特征尺寸(featuresize)。因此，交错式的非易失性存储器阵列可具有相当高的积体密度(integrationdensity)。

图1即为此晶胞尺寸的概念示意图。请参考图1，在图1中，非易失性存储器阵列由多条位线BL与字线WL所组成，两者的交错处(cross-point)即存储器单元所在之处。各存储器单元的晶胞尺寸(即其所占的面积)约为4F²。因此，如果要达到每平方公分1T位组(1terabyte/cm²)的积体密度，则必须满足F＝5纳米的条件。在现有技术中，若各存储器单元包括电晶体架构，则难以达到如此高的积体密度。再者，电晶体架构一般可分为金氧半场效电晶体(MOSFET)以及双极性结电晶体(BJT)，两者均需使用复杂且高温的工艺。因此，包括电晶体架构的存储器单元并非理想的存储器元件。

然而，上述交错式的非易失性存储器阵列仍存在有部分缺失，诸如潜泄电流(sneakcurrent)等问题。图2A为理论上非易失性存储器阵列中部分存储器单元的读取状态示意图。图2B为实际上图2A的存储器单元的读取状态示意图，其存在潜泄电流的问题。请参考图2A及图2B，就图2A所示的部分存储器单元的读取状态而言，被选取的字线与位线间被施予特定的读取电压来读取位值。在此例中，选取的字线WL2被施予读取电压Vread，而选取的位线BL2的电压值为0。由于右下方被选取的存储器单元处于关闭(off)的状态，理论上所预期的读取电阻应为一较大的阻值，即此时对应较小的读取电流值。然而，由于受到邻近未被选择的存储器单元处于开启(on)状态的影响，实际在读取时存在一潜泄电流路径P_SC。此一路径的存在将使得潜泄电流沿着邻近的存储器单元流经字线WL2与位线BL2，此时位线BL2的读取电流值将异常地增加，进而显著地降低读取边限(readmargin)，导致读取到错误的位状态。

因此，提供一个良好的非易失性存储器阵列来避免读取到错误的位状态有其必要性。

发明内容

本发明提供一种非易失性存储器元件及其阵列，其可减少其内部的潜泄电流，以避免读取到错误的位状态。

本发明提供一种非易失性存储器元件，包括一第一电极、一电阻结构、一选择器结构以及一第二电极。电阻结构配置于第一电极上。电阻结构包括一第一氧化层以及一第一金属层。第一氧化层配置于第一电极上。第一金属层配置于第氧化层上。选择器结构配置于电阻结构上。选择器结构包括一第二氧化层、一第三氧化层以及一第四氧化层。第二氧化层配置于第一金属层上。第三氧化层配置于第二氧化层。第四氧化层配置于第三氧化层上。第二电极配置于选择器结构上。选择器结构包括一双极性选择器。双极性选择器具有一第一端及一第二端。双极性选择器中的一隧道电子流根据其两端的偏压由第一端流至第二端，或者由第二端流至第一端。

本发明提供一种非易失性存储器阵列，包括一存储器单元阵列、多个位线以及多个字线。存储器单元阵列包括多个非易失性存储器元件。各非易失性存储器元件具有一第一端与一第二端。各非易失性存储器元件包括一电阻结构以及一选择器结构，两者以层状堆栈的方式串联耦接在各非易失性存储器元件的第一端与第二端之间。各位线作为一第一电极，耦接至对应的非易失性存储器元件的第一端。各字线作为一第二电极，耦接至对应的非易失性存储器元件的第二端。非易失性存储器元件配置于位线与字线的交错处。对各非易失性存储器元件而言，电阻结构包括一第一氧化层以及一第一金属层。第一氧化层配置于对应的该第一电极上，该第一金属层配置于第一氧化层上。选择器结构包括一第二氧化层、一第三氧化层以及一第四氧化层。第二氧化层配置于第一金属层上。第三氧化层配置于第二氧化层上。第四氧化层配置于第三氧化层上。对应的第二电极配置第四氧化层上。各选择器结构包括一双极性选择器。双极性选择器具有一第一端及一第二端。双极性选择器中的一隧道电子流根据其两端的偏压由双极性选择器的第一端流至第二端，或者由双极性选择器的第二端流至第一端。

基于上述，在本发明的范例实施例中，非易失性存储器元件属于一双极性选择器一电阻(onebipolarselectoroneresistor，1S1R)的结构，其以层状堆栈的方式串接于存储器阵列的字线与位线的交错处，以减少其内部的潜泄电流。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为非易失性存储器阵列的晶胞尺寸的概念示意图。

图2A为理论上非易失性存储器阵列中部分存储器单元的读取状态示意图。

图2B为实际上图2A的存储器单元的读取状态示意图。

图3为本发明一实施例的非易失性存储器阵列的三维立体结构示意图。

图4A为图3的非易失性存储器元件的堆栈结构示意图。

图4B为图4A的非易失性存储器元件的等效电路图。

图5为图4A的双极性隧道结选择器的电流-电压特性曲线图。

图6为本发明另一实施例的非易失性存储器元件的堆栈结构示意图。

图7为本发明一实施例的非易失性存储器阵列中部分存储器单元的读取状态示意图。

其中，附图标记说明如下：

300：非易失性存储器阵列

310、610、710、720、730、740：非易失性存储器元件

312、612：第一氧化层

314、614：第一金属层

316：第二金属层

317、617：第二氧化层

318、618：第三氧化层

319、619：第四氧化层

BL、BL1、BL2、BL3：位线

WL、WL1、WL2、WL3：字线

F：特征尺寸

Vread：读取电压

P_SC：潜泄电流路径

It：隧道电子流

N1：非易失性存储器元件的第一端

N2：非易失性存储器元件的第二端

R：电阻结构

S：选择器结构

具体实施方式

本发明的范例实施例通过增加一非线性的元件至存储器单元中，并与其内部的电阻元件串联来解决潜泄电流的问题。此一非线性元件例如是一双极性选择器(bipolarselector)，其具有显著的非线性阻值，可与双极性的电阻元件串接来抑制潜泄电流，其架构在本发明的范例实施例中以1S1R的结构作为例示说明。另外，若为了维持4F²的最小晶胞尺寸，电阻元件与双极性选择器更可以垂直堆栈的方式(verticallystacked)来达到串接的目的。以下将以至少一范例实施例与图式来详细描述本发明。

图3为本发明一实施例的非易失性存储器阵列的三维立体结构示意图。图4A为图3的非易失性存储器元件的堆栈结构示意图。图4B为图4A的非易失性存储器元件的等效电路图。请参考图3至图4B，本实施例的非易失性存储器阵列300，包括一存储器单元阵列、多个位线BL1-BL3以及多个字线WL1-WL3。存储器单元阵列包括多个非易失性存储器元件，分别配置于各位线与各字线的交错处。

以位于位线BL1与字线WL1交错处的非易失性存储器元件310为例，其具有一第一端N1与一第二端N2，如图4B所示。第一端N1是非易失性存储器元件310与位线BL1连接的端点，位线BL1作为非易失性存储器元件310的第一电极；第二端N2是非易失性存储器元件310与字线WL1连接的端点，字线WL1作为非易失性存储器元件310的第二电极。其他的非易失性存储器元件与其位线及字线的耦接关系当可以此类推，在此便不再赘述。因此，在本实施例中，位线BL1-BL3与字线WL1-WL3分别耦接至对应的非易失性存储器元件的第一端N1及第二端N2。在图3中，非易失性存储器阵列300的位线BL1-BL3、字线WL1-WL3及非易失性存储器元件310的数量仅用以例示说明，本发明并不限于此。

另一方面，在图4A中，非易失性存储器元件310包括一电阻结构R以及一选择器结构S，两者以层状堆栈的方式串联耦接在非易失性存储器元件310的第一端N1与第二端N2之间。电阻结构R包括一第一氧化层312以及一第一金属层314。第一氧化层312配置于作为第一电极的位线BL1上。第一金属层314配置于第一氧化层314上。在本实施例中，第一电极所选用的材料例如是金属Pt；第一氧化层312所选用的材料例如是氧化物HfO₂；第一金属层314所选用的材料例如是金属Ni，但本发明并不限于此。在其他实施例中，第一氧化层312选自下列氧化物其中之一：NiO、TiO₂、HfO、ZrO、ZrO₂、Ta₂O₅、ZnO、WO₃、CoO及Nb₂O₅。

从另一观点来看，第一电极、第一氧化层312及第一金属层314三者作为非易失性存储器元件310的电阻切换元件。第一氧化层312为非易失性存储器元件310的数据储存层。此外，在另一实施例中，电阻切换元件可选择性地包括一非易失性存储器元件的缓冲层(未绘示)，其材料选自下列氧化物其中之一：NiO、TiO₂、HfO、HfO₂、ZrO、ZrO₂、Ta₂O₅、ZnO、WO₃、CoO及Nb₂O₅。

在本实施例中，选择器结构S堆栈在电阻结构R上，其包括一第二金属层316、一第二氧化层317、一第三氧化层318以及一第四氧化层319。第二金属层316配置于第一金属层314上。第二氧化层317配置于第二金属层316上。第三氧化层318配置于第二氧化层317上。第四氧化层319配置于第三氧化层318上。作为第二电极的字线WL1配置于第二氧化层317上。值得一提的是，在本实施例中，第二金属层316与第二电极选用相同的金属材料Ni，但本发明并不限于此。

从另一观点来看，第二金属层316、第二氧化层317、第三氧化层318、第四氧化层319以及第二电极等层状堆栈结构形成非易失性存储器元件310的双极性隧道结选择器(bipolartunneljunctionselector)。第二氧化层317、第三氧化层318、第四氧化层319三者作为双极性的隧道结，用以抑制非易失性存储器阵列300内部的潜泄电流，此点将稍后进行说明。第二氧化层317作为双极性隧道结选择器的第一端，经由电阻切换元件，与位线BL1连接；第四氧化层319作为双极性隧道结选择器的第二端，与字线WL1连接。为了形成双极性的隧道结，第三氧化层所选用的材料，其电子亲和力必须大于第二氧化层与第四氧化层的材料的电子亲和力，以使双极性选择器中的一隧道电子流可根据其两端的偏压由第一端流至第二端，或者由第二端流至第一端，此点将稍后进行说明。

在本实施例中，第三氧化层318所选用的材料为TiO₂，与第二氧化层以及第四氧化层所选用的材料HfO₂不同。在其他实施例中，第三氧化层318的材料选自下列氧化物其中之一：NiO、HfO、HfO₂、ZrO、ZrO₂、Ta₂O₅、ZnO、WO₃、CoO及Nb₂O₅。第二氧化层317以及第四氧化层319的材料选自下列氧化物其中之一：NiO、TiO₂、HfO、ZrO、ZrO₂、Ta₂O₅、ZnO、WO₃、CoO及Nb₂O₅。因此，各氧化层的材料选取原则包括第三氧化层318的材料的电子亲和力大于第二氧化层317与第四氧化层319的材料的电子亲和力；第三氧化层318的材料与第二氧化层317、第四氧化层319的材料不同；以及第二氧化层317与第四氧化层319的材料相同等原则，但本发明并不限于此。

图5为图4A的双极性隧道结选择器的电流-电压特性曲线图。请参考图5，在本实施例中，为了形成双极性的隧道结，第三氧化层318的材料的电子亲和力大于第二氧化层317与第四氧化层319的材料的电子亲和力。从另一观点来看，亦即，第三氧化层318的导电带下缘(conductionbandedge)低于第二氧化层317与第四氧化层319的导电带下缘，如特性曲线图内中间的导电带图所示。因此，双极性选择器中的一隧道电子流It可根据其两端的偏压V由第二氧化层317流至第四氧化层319，或者由第四氧化层319流至第二氧化层317。

具体而言，若双极性选择器两端的偏压V介于正负临界电压之间，即-Vth＜V＜+Vth，或者0＜|V|＜|Vth|时，各层之间的导电带并未弯曲(bend)。双极性选择器的隧道结仅存在一微小的电流流经第二氧化层317、第三氧化层318、第四氧化层319三者组成的能障。进而，若双极性选择器两端的偏压V大于正的临界电压，即V＞+Vth时，各层之间的导电带会受到此偏压V的影响而弯曲，电子具有较第三氧化层318导电带下缘更高的能量而产生隧道电子流It，此隧道电子流It由第二氧化层317流至第四氧化层319，如特性曲线图内右边的导电带图所示。相对地，若双极性选择器两端的偏压V小于负的临界电压，即V＜-Vth时，各层之间的导电带也会受到此偏压V的影响而弯曲，同样地电子具有较第三氧化层318导电带下缘更高的能量而产生隧道电子流It，隧道电子流It此时由第四氧化层319流至第二氧化层317，如特性曲线图内右边的导电带图所示。换句话说，本实施例的双极性选择器中的隧道电子流根据其两端的偏压由双极性选择器的第一端流至第二端，或者由其第二端流至第一端。

图6为本发明另一实施例的非易失性存储器元件的堆栈结构示意图。请参考图4A及图6，本实施例的非易失性存储器元件610类似于图4A的非易失性存储器元件310，惟两者之间主要的差异例如在于选择器结构S不包括第二金属层316。也就是说，选择器结构S由第二氧化层617、第三氧化层618以及第四氧化层619所组成。第二氧化层617作为双极性选择器的第一端，第四氧化层619作为双极性选择器的第二端。此时，电阻结构R以及选择器结构S可视为共用同一金属层，即第一金属层614。

上述图3至图5的实施例以位于位线BL1与字线WL1交错处的非易失性存储器元件310作为例示说明，非易失性存储器阵列300的其他存储器元件的结构当可以此类推，在此便不再赘述。底下说明本发明的范例实施例的非易失性存储器元件如何避免其阵列内部产生潜泄电流。

图7为本发明一实施例的非易失性存储器阵列中部分存储器单元的读取状态示意图。请参考图7，本实施例的非易失性存储器阵列700，其各存储器元件的层状堆栈结构例如图4A或图6所示。在图7中，位在字线与位线交错处的各非易失性存储器元件包括一双极性隧道结选择器，其搭配电阻切换元件，串联耦接在字线与位线之间。各双极性选择器的第一端耦接至各自的位线，而第二端耦接至各自的字线。

在本实施例中，选取的字线WL2被施予读取电压Vread，而选取所读取到的位线BL2的电压值为0。在实际读取位线时，未被选取的非易失性存储器元件720、730、740的双极性隧道结选择器在同一串联潜泄电流路径上，由于电阻分压的关系，每一选择器上的分压远较Vread小，因为双极性隧道结选择器非线性电阻的特性，在小电压下有较大的阻值，可以有效地阻断在读取位线时存在的潜泄电流路径，使潜泄电流无法沿着邻近非易失性存储器元件710的存储器单元流经字线WL2与位线BL2。因此，相较于现有技术，读取电流值不会受到潜泄电流的影响，进而可避免错误的位元状态被读取。应注意的是，图7所示的存储器单元的读取状态仅用以例示说明，本发明并不限于此。在非易失性存储器阵列的其他读取状态中，由于各存储器元件均包括一双极性隧道结选择器，其阻断潜泄电流路径的原理当可以此类推，在此便不再赘述。

综上所述，在本发明的实施例中，非易失性存储器阵列包括1S1R的存储器元件结构，其以层状堆栈的方式串接于存储器阵列的字线与位线的交错处，以减少其内部的潜泄电流。另外，电阻元件与双极性选择器的配置以垂直堆栈的方式为之，可维持较小的晶胞尺寸。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims

1.一种非易失性存储器元件，包括：

一第一电极；

一电阻结构，配置于该第一电极上，包括：

一第一氧化层，配置于该第一电极上；以及

一第一金属层，配置于该第一氧化层上；

一选择器结构，配置于该电阻结构上，包括：

一第二氧化层，配置于该第一金属层上；

一第三氧化层，配置于该第二氧化层上；以及

一第四氧化层，配置于该第三氧化层上；以及

一第二电极，配置于该选择器结构上，

其中该选择器结构包括一双极性选择器，具有一第一端及一第二端，该双极性选择器中的一隧道电子流根据其两端的偏压由该第一端流至该第二端，或者由该第二端流至该第一端。

2.如权利要求1所述的非易失性存储器元件，其中该第三氧化层的材料选自下列氧化物其中之一：NiO、TiO₂、HfO、HfO₂、ZrO、ZrO₂、Ta₂O₅、ZnO、WO₃、CoO及Nb₂O₅。

3.如权利要求1所述的非易失性存储器元件，其中该第二氧化层与该第四氧化层选用相同材料。

4.如权利要求3所述的非易失性存储器元件，其中该第二氧化层与该第四氧化层的材料选自下列氧化物其中之一：NiO、TiO₂、HfO、HfO₂、ZrO、ZrO₂、Ta₂O₅、ZnO、WO₃、CoO及Nb₂O₅。

5.如权利要求1所述的非易失性存储器元件，其中该选择器结构由该第二氧化层、该第三氧化层以及该第四氧化层所组成，该第二氧化层作为该双极性选择器的该第一端，该第四氧化层作为该双极性选择器的该第二端。

6.如权利要求1所述的非易失性存储器元件，其中该选择器结构更包括：

一第二金属层，配置于该第一金属层与该第二氧化层之间。

7.如权利要求1所述的非易失性存储器元件，其中该第一氧化层作为该非易失性存储器元件的数据储存层，其材料选自下列氧化物其中之一：NiO、TiO₂、HfO、HfO₂、ZrO、ZrO₂、Ta₂O₅、ZnO、WO₃、CoO及Nb₂O₅。

8.一种非易失性存储器阵列，包括：

一存储器单元阵列，包括多个非易失性存储器元件，各该非易失性存储器元件具有一第一端与一第二端，各该非易失性存储器元件包括一电阻结构以及一选择器结构，两者以层状堆栈的方式串联耦接在各该非易失性存储器元件的该第一端与该第二端之间；

多个位线，各该位线作为一第一电极，耦接至对应的所述非易失性存储器元件的第一端；以及

多个字线，各该字线作为一第二电极，耦接至对应的所述非易失性存储器元件的第二端，其中所述多个非易失性存储器元件配置于所述多个位线与所述多个字线的交错处，

其中对各该非易失性存储器元件而言，该电阻结构包括一第一氧化层以及一第一金属层，该第一氧化层配置于对应的该第一电极上，该第一金属层配置于该第一氧化层上；以及该选择器结构包括一第二氧化层、一第三氧化层以及一第四氧化层，该第二氧化层配置于该第一金属层上，该第三氧化层配置于该第二氧化层上，该第四氧化层配置于该第三氧化层上，对应的该第二电极配置该第四氧化层上，其中各该选择器结构包括一双极性选择器，具有一第一端及一第二端，该双极性选择器中的一隧道电子流根据其两端的偏压由该双极性选择器的该第一端流至该第二端，或者由该双极性选择器的该第二端流至该第一端。

9.如权利要求8所述的非易失性存储器阵列，其中对各该非易失性存储器元件而言，该第三氧化层的材料选自下列氧化物其中之一：NiO、TiO₂、HfO、HfO₂、ZrO、ZrO₂、Ta₂O₅、ZnO、WO₃、CoO及Nb₂O₅。

10.如权利要求8所述的非易失性存储器阵列，其中对各该非易失性存储器元件而言，该第二氧化层与该第四氧化层选用相同材料。

11.如权利要求10所述的非易失性存储器阵列，其中对各该非易失性存储器元件而言，该第二氧化层与该第四氧化层的材料选自下列氧化物其中之一：NiO、TiO₂、HfO、HfO₂、ZrO、ZrO₂、Ta₂O₅、ZnO、WO₃、CoO及Nb₂O₅。

12.如权利要求8所述的非易失性存储器阵列，其中各该选择器结构更包括：

一第二金属层，配置于该第一金属层与该第二氧化层之间。

13.如权利要求8所述的非易失性存储器阵列，其中对各该非易失性存储器元件而言，该第一氧化层作为该非易失性存储器元件的数据储存层，其材料选自下列氧化物其中之一：NiO、TiO₂、HfO、HfO₂、ZrO、ZrO₂、Ta₂O₅、ZnO、WO₃、CoO及Nb₂O₅。