CN103246584A - 片上***芯片结构及保存调试信息的方法 - Google Patents
片上***芯片结构及保存调试信息的方法 Download PDFInfo
- Publication number
- CN103246584A CN103246584A CN2012100327419A CN201210032741A CN103246584A CN 103246584 A CN103246584 A CN 103246584A CN 2012100327419 A CN2012100327419 A CN 2012100327419A CN 201210032741 A CN201210032741 A CN 201210032741A CN 103246584 A CN103246584 A CN 103246584A
- Authority
- CN
- China
- Prior art keywords
- chip
- write
- debugging message
- read
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000012545 processing Methods 0.000 claims abstract description 51
- 238000003860 storage Methods 0.000 claims description 69
- 238000004321 preservation Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 7
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005055 memory storage Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本发明提供一种片上***芯片结构及保存调试信息的方法。根据本发明的方法，首先，在所述片上***芯片结构包含的存储单元中指定部分子单元用于存储调试信息；随后，在所述片上***芯片结构中的处理单元执行调试作业的过程中，所述片上***芯片结构中的记录单元记录自身所属片上***芯片结构的调试信息；最后，所述片上***芯片结构中的读写单元在所述处理单元不对所述存储单元进行读或写操作时，将所述记录单元所记录的调试信息写入所述部分子单元。本发明的优点包括：芯片中没有单独的存储器来存储调试信息，也没有设置与外部存储器连接的引脚，由此可以有效节约芯片面积，降低成本。
Description
技术领域
本发明涉及一种集成电路领域，特别是涉及一种片上***芯片结构及保存调试信息的方法。
背景技术
片上***芯片(即SoC芯片)是一种包含处理器或DSP、存储器等***芯片，外部可以对该***芯片进行编程以实现复杂***功能。由于SoC可以有效地降低电子/信息***产品的开发成本，缩短开发周期，提高产品的竞争力，因此其将逐步成为工业界采用的最主要的产品开发方式。
为了确保SoC芯片的质量，通常，研发人员或芯片生产商需要对自己设计或生产的SoC芯片所包含的电路进行调试，并将所获得的诸如总线读写数据、芯片内部状态，程序改变流程的跳转地址等调试信息，通过外部仿真器等来提供给调试人员，以便分析之用。
现在的调试技术主要有两种：一种是在SoC芯片中设置独立的存储单元，由芯片内的调试模块将所采集的芯片的调试信息写入该独立的存储单元；另一种是使用外部存储器，由芯片内的调试模块将所采集的芯片的调试信息写入该外部存储器。然而，在现有该两种方式中，前一种方式会占用大量芯片面积，增加生产成本，后一种方式会额外增加芯片引脚数量，而且调试速度也会受到限制。
因此，极有必要对现有SoC芯片的调试技术进行改进。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片面积小的片上***芯片结构。
本发明的另一目的在于提供一种保存调试信息的方法，以便不需要单独的存储器来存储调试信息。
为实现上述目的及其他相关目的，本发明提供的片上***芯片结构，其至少包括：处理单元；与所述处理单元连接的存储单元；用于记录调试信息的记录单元；以及与所述存储单元及记录单元相连接的读写单元，用于当所述处理单元不对所述存储单元进行读或写操作时，将所述记录单元所记录的调试信息写入所述存储单元的预定子单元中或将所述预定子单元中的调试信息读出。
优选地，所述记录单元还包括：第一信号输出电路，其用于当自身所属的记录单元所包含的暂存单元已存满调试信息时输出第一告知信号至读写单元。
优选地，所述读写单元还包括：第二信号输出电路，其用于输出第二告知信号至所述处理单元，以便使所述处理单元暂停对所述存储单元进行读或写操作。
本发明提供的保存调试信息的方法，用于前述的片上***芯片结构，其包括以下步骤：
-在所述片上***芯片结构包含的存储单元中指定部分子单元用于存储调试信息；
-在所述片上***芯片结构中的处理单元执行调试作业的过程中，所述片上***芯片结构中的记录单元记录自身所属片上***芯片结构的调试信息；以及
-所述片上***芯片结构中的读写单元在所述处理单元不对所述存储单元进行读或写操作时，将所述记录单元所记录的调试信息写入所述部分子单元。
优选地，所述保存调试信息的方法还包括所述记录单元包含的暂存单元已存满调试信息时输出第一告知信号至读写单元的步骤。
优选地，所述保存调试信息的方法还包括所述读写单元输出第二告知信号至所述处理单元，以便所述处理单元暂停对所述存储单元进行读或写操作的步骤。
如上所述，本发明的片上***芯片结构及保存调试信息的方法，具有以下有益效果：芯片中没有单独的存储器来存储调试信息，由此可以有效节约芯片面积，降低成本；此外，芯片也没有设置与外部存储器连接的引脚，故有效降低芯片的引脚数量，进而降低了芯片的制备成本。
附图说明
图1显示为本发明的片上***芯片结构的结构示意图。
图2显示为本发明的片上***芯片结构的一种优选结构示意图。
图3显示为本发明的片上***芯片结构的另一种优选结构示意图。
图4显示为本发明的保存调试信息的方法的流程图。
元件标号说明
1 片上***芯片结构
11 处理单元
12 存储单元
13 记录单元
131 第一信号输出电路
14 读写单元
141 第二信号输出电路
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图所示，本发明提供一种片上***芯片结构，所述片上***芯片结构1至少包括：处理单元11、存储单元12、记录单元13及读写单元14。
所述处理单元11作为片上***芯片的核心单元，其包含的电路结构基于片上***芯片所要完成的功能来确定，优选地，其包括包含处理器的电路单元，例如，包含CPU、MCU、DSP中的一种或多种的电路单元。
更详细言之，例如，所述处理单元11包括CPU、MCU、DSP中的一种或多种、时钟电路、定时器、中断控制器、串并行接口、其它***设备、I/O端口以及用于各种IP核之间的粘合逻辑等等。
所述存储单元12与所述处理单元11相连接，用于存储信息。优选地，所述处理单元11通过总线来对所述存储单元12进行读或写操作。优选地，所述存储单元12包括各种易失、非易失或Cache等存储器。
所述记录单元13用于记录调试信息。其中，所述调试信息包括在对所述片上***芯片结构1进行调试作业时其内部电路所产生的各种数据信息，优选地，包括但不限于：总线读写的数据、芯片内部状态信息、程序改变流程的跳转地址等。
优选地，所述记录单元13包括暂存单元，所述暂存单元可采用易失、非易失或Cache等存储器来实现，也可采用寄存器等来实现。
需要说明的是，为了减小芯片面积，所述记录单元13包含的暂存单元的存储容量尽可能小，优选为8至16个字节等。
所述读写单元14与所述存储单元12及记录单元13相连接，用于当所述处理单元11不对所述存储单元12进行读或写操作时，将所述记录单元13所记录的调试信息写入所述存储单元13的预定子单元中。
其中，所述预定子单元为预先指定的用于存储调试信息的子单元，优选地，其为连续单元，例如，将所述存储单元12中地址“1234”至地址“3FFF”的存储单元用于存储调试信息。
具体地，所述读写单元14通过监测所述处理单元11与所述存储单元12之间的读数据线及写数据线是否均空闲来确定所述处理单元11是否在对所述存储单元12进行读或写操作，并当当所述处理单元11不对所述存储单元12进行读或写操作时，将所述记录单元13所记录的调试信息写入所述存储单元13的预定子单元中。
本领域技术人员基于前述说明应该理解读写单元的电路结构，故在此不再详述。
作为本发明的一种优选，前述记录单元13包括第一信号输出电路131，如图2所示。
所述第一信号输出电路131用于当自身所属的记录单元13所包含的暂存单元已存满调试信息时输出第一告知信号至读写单元14，以便所述读写单元14及时将所述暂存单元所存储的调试信息写入所述存储单元12的预定子单元中。
其中，第一告知信号包括任何一种能表明记录单元13所包含的暂存单元已存满调试信息的信号，优选地，包括但不限于：低电平信号、高电平信号等。
具体地，所述第一信号输出电路131可基于待记录的调试信息的字节数或地址信息与所述暂存单元的字节数或最大地址信息的比较来输出第一告知信息。优选地，所述第一信号输出电路131可采用比较电路等来实现。
作为本发明的一种优选，前述读写单元14还包括第二信号输出电路141，如图3所示。
所述第二信号输出电路141用于输出第二告知信号至所述处理单元11，以便使所述处理单元11暂停对所述存储单元12进行读或写操作，由此便于所述读写14将调试信息写入所述存储单元12的预定子单元中。
其中，第二告知信号包括任何一种能使所述处理单元11暂停对所述存储单元12进行读或写操作的信号，优选地，包括但不限于：低电平信号、高电平信号等。
具体地，当所述读写单元14接收到来自第一信号输出电路131输出的第一告知信号或者因为其他原因等，所述读写单元14需要将所述记录单元13所记录的调试信息写入所述存储单元12的预定子单元时，若所述处理单元11正在对所述存储单元12进行读或写操作，则所述第二信号输出电路141输出一诸如高电平等的第二告知信号至所述处理单元11，以便所述处理单元11暂停对所述存储单元12的读或写操作。
本领域技术人员基于前述说明应该理解第一信号输出电路的电路结构，故在此不再详述。
此外，还需要说明的是，所述片上***芯片结构1还可基于用户的需要包含其他功能模块单元，例如，包括ADC/DAC的模拟前端模块、电源提供和功耗管理模块、射频前端模块、用户定义逻辑及微电子机械模块等，在此不再一一详述。
基于前述图1至图3任意一种片上***芯片结构1，本发明提供一种保存调试信息的方法，如图4所示。
在步骤S1中，在前述片上***芯片结构1包含的存储单元12中指定部分子单元用于存储调试信息。
具体地，在调试阶段，先在所述存储单元12中分配一子单元作为调试内存，用来保存调试信息，所述存储单元12中除了调试内存之外的单元作为共享内存，此时所述片上***芯片结构1包含的处理单元11或其他功能模块要避免使用调试内存，而能被所述处理单元11或所述片上***芯片结构1中的其他功能模块所使用的共享内存的使能信号和调试内存分配的起始地址可以保存在记录单元14的寄存器中。
在步骤S2中，在所述片上***芯片结构1中的处理单元11执行调试作业的过程中，所述片上***芯片结构中的记录单元14记录自身所属片上***芯片结构1的调试信息。
其中，所述处理单元11执行的调试作业已为本领域技术人员所知悉，故在此不再详述。
具体地，在所述片上***芯片结构1中的处理单元11执行调试作业的过程中，所述记录单元14记录所述片上***芯片结构1中的连接所述存储单元12的连接线(如读/写总线)的读写数据、芯片内部状态数据、处理单元11改变任务时的跳转地址等数据。
在步骤S3中，所述片上***芯片结构1中的读写单元14在所述处理单元11不对所述存储单元进行读或写操作时，将所述记录单元13所记录的调试信息写入所述部分子单元(即调试内存)。
具体地，所述读写单元14检测到所述处理单元11与所述存储单元12之间的读/写数据线空闲时，将所述记录单元13所记录的调试信息写入调试内存中。
如果所述处理单元11与所述存储单元12之间的读/写数据线繁忙，导致所述记录单元13所包含的暂存单元已存满调试信息，则所述记录单元13所包含的第一信号输出电路131输出第一告知信号至所述读写单元14，以便所述读写单元14及时将所述记录单元13所记录的调试信息写入调试内存中。
此外，当所述读写单元14准备向所述存储单元12写入调试信息时，若所述处理单元11在对所述存储单元12进行读或写操作，则所述读写单元14包含的第二信号输出电路141输出第二告知信号至所述处理单元11，以便所述处理单元11释放所述存储单元12的读/写数据线，随后，所述读写单元14可以利用所述存储单元12的读/写数据线把调试信息移动到调试内存中，然后所述处理单元11再恢复正常工作。
再有，当调试内存中存储调试信息后，可以通过外部在线调试仿真器来读取所述调试内存中的调试信息，并对该调试信息进行分析等。
综上所述，本发明的片上***芯片结构及保存调试信息的方法基于读写单元可将记录单元所记录的调试信息写入存储单元(即***内存中)，由于芯片中没有单独的存储器来存储调试信息，故可以有效节约芯片面积，降低成本；此外，芯片也没有设置与外部存储器连接的引脚，故有效降低芯片的引脚数量，进而降低了芯片的制备成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种片上***芯片结构，其特征在于，所述片上***芯片结构至少包括：
处理单元；
与所述处理单元连接的存储单元；
用于记录调试信息的记录单元；
与所述存储单元及记录单元相连接的读写单元，用于当所述处理单元不对所述存储单元进行读或写操作时，将所述记录单元所记录的调试信息写入所述存储单元的预定子单元中。
2.根据权利要求1所述的片上***芯片结构，其特征在于，所述记录单元还包括：
第一信号输出电路，用于当自身所属的记录单元所包含的暂存单元已存满调试信息时输出第一告知信号至读写单元。
3.根据权利要求1所述的片上***芯片结构，其特征在于，所述读写单元还包括：
第二信号输出电路，用于输出第二告知信号至所述处理单元，以便使所述处理单元暂停对所述存储单元进行读或写操作。
4.根据权利要求1所述的片上***芯片结构，其特征在于：所述处理单元包括包含处理器的电路单元。
5.根据权利要求4所述的片上***芯片结构，其特征在于：所述处理单元包括CPU、MCU、DSP中的一种或多种。
6.一种保存调试信息的方法，用于权利要求1至5任一项所述的片上***芯片结构，所述保存调试信息的方法的特征在于包括步骤：
-在所述片上***芯片结构包含的存储单元中指定部分子单元用于存储调试信息；
-在所述片上***芯片结构中的处理单元执行调试作业的过程中，所述片上***芯片结构中的记录单元记录自身所属片上***芯片结构的调试信息；
-所述片上***芯片结构中的读写单元在所述处理单元不对所述存储单元进行读或写操作时，将所述记录单元所记录的调试信息写入所述部分子单元。
7.根据权利要求6所述的保存调试信息的方法，其特征在于还包括步骤：所述记录单元包含的暂存单元已存满调试信息时输出第一告知信号至读写单元。
8.根据权利要求6所述的保存调试信息的方法，其特征在于还包括步骤：所述读写单元输出第二告知信号至所述处理单元，以便所述处理单元暂停对所述存储单元进行读或写操作。
9.根据权利要求6所述的保存调试信息的方法，其特征在于还包括步骤：将所述部分子单元中的调试信息读出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210032741.9A CN103246584B (zh) | 2012-02-14 | 2012-02-14 | 片上***芯片结构及保存调试信息的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210032741.9A CN103246584B (zh) | 2012-02-14 | 2012-02-14 | 片上***芯片结构及保存调试信息的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103246584A true CN103246584A (zh) | 2013-08-14 |
| CN103246584B CN103246584B (zh) | 2017-02-22 |
Family
ID=48926114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210032741.9A Active CN103246584B (zh) | 2012-02-14 | 2012-02-14 | 片上***芯片结构及保存调试信息的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103246584B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106575258A (zh) * | 2014-08-08 | 2017-04-19 | 三星电子株式会社 | 电子设备、片上存储器和操作所述片上存储器的方法 |
| CN109144853A (zh) * | 2018-07-26 | 2019-01-04 | 中国电子科技集团公司第五十四研究所 | 一种软件定义无线电SoC芯片调试*** |
| CN110032482A (zh) * | 2019-04-11 | 2019-07-19 | 盛科网络（苏州）有限公司 | 片上调试装置和方法 |
| CN115221070A (zh) * | 2022-08-02 | 2022-10-21 | 无锡众星微***技术有限公司 | 基于NVMe盘的片上***诊断方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101261601A (zh) * | 2008-04-25 | 2008-09-10 | 浙江大学 | 一种微处理器调试方法及所用的微处理器调试模块 |
| CN101458725A (zh) * | 2007-12-14 | 2009-06-17 | 上海海尔集成电路有限公司 | 微控制器芯片及其调试方法 |
| CN101769988A (zh) * | 2008-12-30 | 2010-07-07 | 易视芯科技(北京)有限公司 | 芯片调试方法、***和调试模块 |
-
2012
- 2012-02-14 CN CN201210032741.9A patent/CN103246584B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101458725A (zh) * | 2007-12-14 | 2009-06-17 | 上海海尔集成电路有限公司 | 微控制器芯片及其调试方法 |
| CN101261601A (zh) * | 2008-04-25 | 2008-09-10 | 浙江大学 | 一种微处理器调试方法及所用的微处理器调试模块 |
| CN101769988A (zh) * | 2008-12-30 | 2010-07-07 | 易视芯科技(北京)有限公司 | 芯片调试方法、***和调试模块 |
Non-Patent Citations (1)
| Title |
|---|
| 严明: "《嵌入式微处理器可测性设计与片上调试技术的研究与实现》", 《国防科学技术大学硕士论文库》, 1 November 2005 (2005-11-01) * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106575258A (zh) * | 2014-08-08 | 2017-04-19 | 三星电子株式会社 | 电子设备、片上存储器和操作所述片上存储器的方法 |
| CN109144853A (zh) * | 2018-07-26 | 2019-01-04 | 中国电子科技集团公司第五十四研究所 | 一种软件定义无线电SoC芯片调试*** |
| CN109144853B (zh) * | 2018-07-26 | 2021-09-24 | 中国电子科技集团公司第五十四研究所 | 一种软件定义无线电SoC芯片调试*** |
| CN110032482A (zh) * | 2019-04-11 | 2019-07-19 | 盛科网络（苏州）有限公司 | 片上调试装置和方法 |
| CN115221070A (zh) * | 2022-08-02 | 2022-10-21 | 无锡众星微***技术有限公司 | 基于NVMe盘的片上***诊断方法 |
| CN115221070B (zh) * | 2022-08-02 | 2023-06-20 | 无锡众星微***技术有限公司 | 基于NVMe盘的片上***诊断方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103246584B (zh) | 2017-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107466418A (zh) | 用于多级别单元模式非易失性存储器的成本优化单级别单元模式非易失性存储器 | |
| CN103116551B (zh) | 应用于CLB总线的NorFLASH存储接口模块 | |
| CN102999453B (zh) | 用于***芯片集成的通用非易失性存储器控制装置 | |
| CN100476650C (zh) | 单片机存储*** | |
| CN101344870B (zh) | 一种复用性强的fifo控制模块及其管理内存的方法 | |
| US20070058279A1 (en) | Staggered spin-up disable mechanism | |
| CN108549591A (zh) | 一种嵌入式***的黑匣子装置及其实现方法 | |
| TW201721356A (zh) | 針對關於記憶體裝置進入低功率態的技術 | |
| CN103246584A (zh) | 片上***芯片结构及保存调试信息的方法 | |
| CN101458725A (zh) | 微控制器芯片及其调试方法 | |
| CN101436171A (zh) | 模块化通信控制*** | |
| US20090187747A1 (en) | System and method for tracing instruction pointers and data access | |
| CN110209357A (zh) | 提高ssd大文件写性能的方法、装置、计算机设备及存储介质 | |
| CN101329647A (zh) | 一种仿真片内flash的仿真器 | |
| CN208907999U (zh) | 一种新型Raid扣卡 | |
| EP3884386A1 (en) | Programming and controlling compute units in an integrated circuit | |
| US20150377937A1 (en) | Calculating Power Consumption of Electonic Devices | |
| CN206331414U (zh) | 一种固态硬盘 | |
| CN105487953A (zh) | 一种总线性能分析方法和装置 | |
| CN210324193U (zh) | 一种硬盘背板扩展结构 | |
| CN104035898A (zh) | 一种基于vliw类型处理器的访存*** | |
| CN107632950A (zh) | 处理器芯片仿真器 | |
| CN207281749U (zh) | 处理器芯片仿真器 | |
| JP2022161812A (ja) | 低電力のコヒーレントメモリデバイスにアクセスする場合のプロセッサストールの回避法 | |
| CN207281748U (zh) | 一种处理器芯片仿真器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171102 Address after: 610200 Sichuan Chengdu Shuangliu District Dongsheng Street Chengdu core industrial park concentration area Patentee after: Montage LZ Technologies (Chengdu) Co.,Ltd. Address before: Suzhou City, Jiangsu Province, Suzhou Industrial Park 215123 Xinghu Street No. 328 Creative Industry Park 6-1002 Patentee before: SUZHOU MONTAGE MICROELECTRONIC TECHNOLOGY Co.,Ltd. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: On Chip System Chip Architecture and Methods for Saving Debugging Information Granted publication date: 20170222 Pledgee: Renlai Electronic Technology (Shanghai) Co.,Ltd. Pledgor: Montage LZ Technologies (Chengdu) Co.,Ltd. Registration number: Y2024980016173 |