CN103227258A - 图案化基板及堆栈发光二极管结构 - Google Patents
图案化基板及堆栈发光二极管结构 Download PDFInfo
- Publication number
- CN103227258A CN103227258A CN2012102620283A CN201210262028A CN103227258A CN 103227258 A CN103227258 A CN 103227258A CN 2012102620283 A CN2012102620283 A CN 2012102620283A CN 201210262028 A CN201210262028 A CN 201210262028A CN 103227258 A CN103227258 A CN 103227258A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- substrate
- doped semiconductor
- layer
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 239000004065 semiconductor Substances 0.000 claims description 156
- 239000000463 material Substances 0.000 claims description 32
- 238000004020 luminiscence type Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052594 sapphire Inorganic materials 0.000 claims description 12
- 239000010980 sapphire Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 239000004408 titanium dioxide Substances 0.000 claims description 7
- 239000011777 magnesium Substances 0.000 claims description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical group [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 2
- 229910052749 magnesium Inorganic materials 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 44
- 238000000034 method Methods 0.000 description 23
- 230000007547 defect Effects 0.000 description 21
- 239000003989 dielectric material Substances 0.000 description 20
- 239000004575 stone Substances 0.000 description 20
- 238000005137 deposition process Methods 0.000 description 14
- 238000010276 construction Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 238000000059 patterning Methods 0.000 description 10
- 150000004678 hydrides Chemical class 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 239000011469 building brick Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种图案化基板及堆栈发光二级管结构，该图案化基板包括：一基板，含有一(0001)面，具有多个间隔排列的凹陷结构形成于其中，以进而使该基板具多个间隔排列的顶面，其中每一凹陷结构具有一底面与多个侧壁环绕该底面；以及一介电遮蔽层，覆盖该些凹陷结构的底面及/或侧壁。
Description
技术领域
本发明是有关于半导体结构及其制作方法，且特别是关于用于形成具有较佳品质磊晶层的一种图案化基板及堆栈发光二极管结构。
背景技术
发光二极管是近年来应用广泛的发光半导体组件，具有低耗电、低污染、使用寿命长等特性，诸如交通信号灯、户外大型看板、显示器的背光源等。
目前许多先进半导体电子装置与光电装置是由堆栈的磊晶成长所制成，而基板为成长半导体结构的要件之一，当基板和磊晶层的晶格常数愈不匹配时，会使后续成长的磊晶层和基板间因应力差异，而大大影响磊晶层内的缺陷密度，当缺陷密度越高，激发的电子与电洞会在晶体内的陷阱(trap)中以非辐射复合发光。换言之，利用改善晶体品质来降低晶体内的缺陷密度，可以使发光二极管的内部量子效率提升。
故为了改善磊晶层的晶体品质，美国专利号7445673中，其公开有关一种利用侧向磊晶成长半导体组件，包括一半导体层、一设于半导体层上方的部分屏蔽层，其中，该半导体层的表面利用屏蔽层形成具有多个成长缺口，由缺口露出的半导体层可通过侧向同质磊晶成长法，调整磊晶参数使磊晶层的横向长速大于纵向长速，让磊晶缺陷弯曲，减少缺陷延伸贯穿主动发光层而延伸至表面，但此屏蔽层皆位于半导体层中，将会影响电流传递路径。
而业界也通过部分屏蔽层的方法改善图案化基板，让后续磊晶层的晶体品质提升，如中华人民共和国专利公告第M361711号，该案公开至少含有一蓝宝石基板以及形成在该蓝宝石基板上的磊晶层，该蓝宝石基板的上表面设有多个突出表面的突出体，且各突出体是具有平直的顶面，而该顶面上设有屏蔽层，通过该蓝宝石基板进行磊晶形成磊晶层时，该磊晶层可具有低缺陷密度排列，并有效提高后续组件制作的良率。
因此，需要一种更佳方法，以减少位于基板和磊晶层之间因晶格不匹配所产生的上述缺陷情形，藉以形成具有较佳品质的磊晶层以及使用此较佳品质的磊晶层的光电组件装置。
发明内容
有鉴于此，本发明提供了用于形成较佳品质的磊晶层的一种图案化基板以及具有较佳品质的磊晶层的一种堆栈发光二极管结构，以解决上述不期望的缺陷问题。
依据一实施例，本发明提供了一种图案化基板，包括：
一基板，含有一(0001)面，具有多个间隔排列的凹陷结构形成于其中，进而使该基板具多个间隔排列的顶面，其中每一凹陷结构具有一底面与多个侧壁环绕该底面；以及一介电遮蔽层，覆盖该些凹陷结构的底面及/或侧壁。
在其它实施例中，上述介电遮蔽层还覆盖该基板的每一顶面的全部或部分表面，上述顶面实质是一平坦表面或是一弧形表面，而上述底面为一(0001)面，而上述介电遮蔽层材质为二氧化硅、氮化硅或二氧化钛，该基板材质可为常见的蓝宝石、硅、碳化硅的材质，图案化基板的制作可利用黄光微影制程。
依据另一实施例，本发明提供了一种堆栈发光二极管结构，包括：
前述任一实施例中的一图案化基板；以及一未掺杂的半导体磊晶层，设置在上述介电遮蔽层与上述基板上；以及一发光组件，位在该未掺杂半导体磊晶层上。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合所附的图式，作详细说明如下。
附图说明
图1-图5为本发明一实施例的一堆栈发光二极管结构的制作示意图；
图6-图10为本发明另一实施例的一堆栈发光二极管结构的制作示意图；
图11-图15为本发明又一实施例的一堆栈发光二极管结构的制作示意图；
图16为本发明一实施例的一堆栈发光二极管结构示意图；
图17-图21为本发明另一实施例的一堆栈发光二极管结构的制作示意图；
图22为本发明另一实施例的一堆栈发光二极管结构示意图；
图23-图27为本发明又一实施例的一堆栈发光二极管结构的制作示意图。
附图标记说明：
100：基板；
100a：岛状物；
100b：凹陷结构；
100c：侧壁；
100d：凹陷结构之底面；
102：顶面；
106：介电遮蔽层；
108：磊晶成长程序；
110、110a、110b：未掺杂半导体磊晶层；
112：空隙；
150：n型半导体磊晶层；
152：发光层；
154：p型半导体磊晶层；
156：透明导电层；
158、160：电极；
170：发光组件。
具体实施方式
以下将通过图1-图27以解说依据本发明的多个实施例的堆栈发光二极管结构的制作。
图1-图5为本发明一实施例的一堆栈发光二极管结构的制作示意图。请参照图1，首先提供表面平整的一基板100，例如：蓝宝石基板，其具有一顶面102，其实质是一平坦表面。基板100可包括如蓝宝石、硅、碳化硅的材质。接着，通过适当图案化屏蔽(未显示)的应用，利用黄光微影定义蚀刻区域，再经由蚀刻制程(未显示)施行自顶面102处部分去除基板100的多个部分，进而在基板100上形成多个相分隔的岛状物100a。此些相分隔的岛状物100a则在其间定义出了多个间隔排列的凹陷结构100b。此些凹陷结构100b可为一凹槽(trench)或一凹口(opening)，其是分别由相邻岛状物100a的一侧壁100c以及相邻岛状物100a的多个侧壁100c所环绕的一底面100d所形成。在此，每一岛状物100a的顶面102以及每一凹陷结构100b的底面100d的结晶表面为一(0001)面。
请参照图2，接着在基板100之上沉积一层低导电性的介电材料，例如：二氧化硅，此层介电材料顺应地覆盖了每一岛状物100a的顶面102与侧壁100c以及每一凹陷结构的底面100d。接着，通过适当图案化屏蔽(未显示)的应用以及蚀刻制程(未显示)的施行，部分去除位于每一岛状物100a的顶面102上的介电材料，进而部分露出了每一岛状物100a的顶面102，并形成了一介电遮蔽层106在每一凹陷结构100b内。在此，介电遮蔽层106部分覆盖了每一岛状物100a的顶面102，完全覆盖了每一岛状物100a的侧壁100c以及每一凹陷结构100b内的底面100d。介电遮蔽层106可包括如二氧化硅、氮化硅或二氧化钛的介电材料，且其可通过如机金属化学气相沉积法(MOCVD)、氢化物气相沉积法(HVPE)的沉积程序所形成。
请参照图3，接着施行一磊晶成长程序108，例如有机金属化学气相沉积法(MOCVD)、氢化物气相沉积法(HVPE)的磊晶成长程序，以在基板100之上成长一未掺杂半导体磊晶层110a，材料例如氮化铝铟镓，而在此未掺杂半导体磊晶层110a中的铟含量与铝含量可通过磊晶参数调整。在此，由于每一岛状物100a的顶面102为部分露出的，因此未掺杂半导体磊晶层110a是自岛状物100a的部分露出的顶面102的(0001)面处进行磊晶成长，进而成长形成一未掺杂半导体磊晶层110a。在此，未掺杂半导体磊晶层110a的主要成长方向为垂直于每一岛状物110a的顶面102的方向。
请参照图4，接着继续施行磊晶成长程序108，且随着磊晶成长程序108的施行时间的延长以及磊晶参数的调整，例如：温度、压力等，高于介电遮蔽层106的未掺杂半导体磊晶层110a(见于图3)除了继续朝垂直于每一岛状物110a的顶面102方向成长之外，其亦朝水平于每一岛状物110a的顶面102的方向成长，进而与形成在相邻岛状物110a的顶面102上的未掺杂半导体磊晶层110a产生侧合并最后形成如图4所示的具有平坦表面的一未掺杂半导体磊晶层110。
如图4所示，位于相邻岛状物100a间的凹陷结构100b此时并未受此未掺杂半导体磊晶层110所填满，而未掺杂半导体磊晶层110与相邻岛状物100a间的每一凹陷结构100b与邻近的介电遮蔽层106以及未掺杂半导体磊晶层110之间会存在有一空隙112。
如图4所示，由于所形成的未掺杂半导体磊晶层110自如图2所示的一图案化基板内的每一岛状物100a的部分露出的顶面102的(0001)面处进行磊晶成长，因此所形成的未掺杂半导体磊晶层110内的磊晶方向可受到控制，进而减少了未掺杂半导体磊晶层110的材料与基板100的材料之间因晶格不匹配问题所造成的线差排(threading dislocations)问题。另外，由于未掺杂半导体磊晶层110的材料仅部分在(0001)面处进行磊晶成长，因而可减少未掺杂半导体磊晶层110内的缺陷密度(defect density)的产生。如此，形成于图4所示的一图案化基板上的未掺杂半导体磊晶层110具有较佳的磊晶品质，因此有利于改善形成在其上如发光二极管的电子组件与光电组件的发光效率与可靠度。
请参照图5，接着可采用现有制程(未显示)，在未掺杂半导体磊晶层110之上形成一发光组件结构170。在此，发光组件170主要包括依序形成磊晶层的一n型半导体磊晶层150、一发光层152、一p型半导体磊晶层154、一透明导电层156、电极158与电极160。如图5所示，发光层152是位于n型半导体磊晶层150的一部分区域上，而n型半导体磊晶层150的一部分区域则为裸露的。p型半导体磊晶层154是位于发光层152之上，而于p型半导体磊晶层154之上则形成有一透明导电层156，而在透明导电层156上可形成有电极158。在裸露的n型半导体磊晶层150的部分区域上可形成有另一电极160。在另一实施例中，透明导电层156为一选择性膜层，因此可省略，并使得电极158可直接形成在p型半导体磊晶层154上。上述n型半导体磊晶层150例如为一硅(Si)掺杂的n型半导体磊晶层，而上述p型半导体磊晶层154例如为一镁(Mg)掺杂的p型半导体磊晶层，而n型半导体磊晶层150与p型半导体磊晶层154可包括如氮化铝铟镓的磊晶材料，铟含量与铝含量可通过磊晶参数调整。发光层152则可例如氮化铟镓和氮化镓的氮化铟镓/氮化镓多重量子井，透明导电层156则可包括如氧化铟锡(ITO)、镍(Ni)/金(Au)结构等材料。
由于发光组件170下方为未掺杂半导体磊晶层110，因为利用介电遮蔽层106，通过调整磊晶参数让未掺杂半导体磊晶层110侧向磊晶成长，使磊晶层具有较少的缺陷问题，如此便可改善形成在磊晶层110上的发光组件170的效能与可靠度。另外，由于未掺杂半导体磊晶层110下方形成有多个空隙112与介电遮蔽层106，由于介电遮蔽层106与基板100与未掺杂半导体磊晶层110之间存在相异的折射系数且空隙112可做为光子的散射中心，故来自于发光层152所发出的光线可经由此些空隙112与介电遮蔽层106使光线的折射及反射角度改变，提升了发光组件170的光萃取效率。
图6-图10为本发明另一实施例的一堆栈发光二极管结构的制作示意图。在此，图6-图10所示的实施例为图1-图4所示实施例的一变化情形，故在此相同标号是代表相同组件。
请参照图6，首先提供表面平整的一基板100，其具有一顶面102。基板100可包括如蓝宝石、硅、碳化硅的材质。接着，通过适当图案化屏蔽(未显示)的应用，利用黄光微影定义蚀刻区域，再经由蚀刻制程(未显示)的施行，自顶面102处部分去除基板100的多个部分，进而在基板100上形成多个相分隔的岛状物100a。此些相分隔的岛状物100a则在其间定义出了多个间隔排列的凹陷结构100b。此些凹陷结构100b可为一凹槽(trench)或一凹口(opening)，其是由相邻岛状物100a的一侧壁100c以及相邻岛状物100a的多个侧壁100c所环绕的一底面100d所定义形成。在此，每一岛状物100a的顶面102以及每一凹陷结构100b的底面100d的结晶表面为一(0001)面。
请参照图7，接着在基板100之上沉积一层介电材料，例如：二氧化硅，此层介电材料顺应地覆盖了每一岛状物100a的顶面102与侧壁100c以及每一凹陷结构的底面100d。接着，通过适当图案化屏蔽(未显示)的应用以及蚀刻制程(未显示)的施行，以完全去除位于每一岛状物100a的顶面102上的介电材料，进而完全露出了每一半导体岛100a的顶面102，并形成了一介电遮蔽层106在每一凹陷结构100b内。在此，介电遮蔽层106完全覆盖了每一岛状物100a的侧壁100c以及每一凹陷结构100b内的底面100d，但其并不覆盖每一岛状物100a的顶面102。介电遮蔽层106可包括如二氧化硅、氮化硅或二氧化钛的介电材料，且其可通过如有机金属化学气相沉积法(MOCVD)、氢化物气相沉积法(HVPE)的沉积程序所形成。
请参照图8，接着施行一磊晶成长程序108，例如有机金属化学气相沉积(MOCVD)的磊晶成长程序，以在基板100之上成长如氮化镓材质的一未掺杂半导体磊晶层110a。在此，由于每一岛状物100a的顶面102为完全露出的，因此未掺杂半导体磊晶层110a是自每一岛状物100a的顶面102的(0001)面处进行磊晶成长，进而成长形成一未掺杂半导体磊晶层110a。在此，未掺杂半导体磊晶层110a的主要成长方向为垂直于每一岛状物110a的顶面102方向。
请参照图9，接着继续施行磊晶成长程序108，且随着磊晶成长程序108的施行时间的延长，高于介电遮蔽层106的未掺杂半导体磊晶层110a(见于图8)除了继续朝垂直于每一岛状物110a的顶面102方向成长之外，其亦朝水平于每一岛状物110a的顶面102方向成长，进而与位于相邻岛状物110a的顶面102上的未掺杂半导体磊晶层110a产生侧合并最后形成如图9所示的具有平坦表面的一未掺杂半导体磊晶层110。
如图9所示，相邻岛状物100a间的凹陷结构100b此时并未受此未掺杂半导体磊晶层110所填满，而未掺杂半导体磊晶层110与相邻岛状物100a间的每一凹陷结构100b与邻近的介电遮蔽层106以及未掺杂半导体磊晶层110之间存在有一空隙112，所形成的未掺杂半导体磊晶层110是自如图7所示的一图案化基板内的每一岛状物100a的完全露出的顶面102的(0001)面处进行磊晶成长，因此所形成的未掺杂半导体磊晶层110内的磊晶方向可受到控制，进而减少了未掺杂半导体磊晶层110的材料与基板100的材料之间因晶格不匹配问题所造成的线差排(threading dislocations)问题。另外，因未掺杂半导体磊晶层110的材料仅自(0001)面处进行磊晶成长，因而可减少未掺杂半导体磊晶层110内的缺陷密度(defect density)的产生。如此，由于形成于图9所示的一图案化基板上未掺杂半导体磊晶层110具有较佳的磊晶品质，因此有利于改善形成在其上的如发光二极管的电子组件与光电组件的发光效率与可靠度。
请参照图10，接着可采用现有制程(未显示)，在未掺杂半导体磊晶层110之上形成前述实施例的发光组件170。由于发光组件170下方为未掺杂的半导体磊晶层110，具有较少的缺陷问题及较佳的磊晶品质，如此便可改善形成在未掺杂半导体磊晶层110上的发光组件170的发光效率与可靠度。另外，由于未掺杂半导体磊晶层110下方形成有多个空隙112与介电遮蔽层106，由于介电遮蔽层106与基板100与未掺杂半导体磊晶层110之间存在有相异的折射系数，且空隙112可做为光子的散射中心，故来自于发光层152所发出的光线经由此些空隙112与介电遮蔽层106之间的折射系数不同，而提升了发光组件170的光萃取效率。
图11-图15为本发明又一实施例的一堆栈发光二极管结构的制作示意图。在此，如图11-图15所示的实施例为图1-图4所示实施例的一变化情形，故在此相同标号代表相同组件。
请参照图11，首先提供表面平整的一基板100，其具有一顶面102。基板100可包括如蓝宝石、硅、碳化硅的材质。接着，通过适当图案化屏蔽(未显示)的应用以及蚀刻制程(未显示)的施行自顶面102处部分去除基板100的多个部分，进而在基板100上形成多个相分隔的岛状物100a。此些相分隔岛状物100a则在其间定义出了多个间隔排列的凹陷结构100b。此些凹陷结构100b可为一凹槽(trench)或一凹口(opening)，其是由相邻岛状物100a的一侧壁100c以及相邻岛状物100a的多个侧壁100c所环绕的一底面100d所定义形成。在此，每一岛状物100a的顶面102以及每一凹陷结构100b的底面100d的结晶表面为一(0001)面。
请参照图12，接着在基板100之上沉积一层介电材料，例如：二氧化硅，此层介电材料顺应地覆盖了每一岛状物100a的顶面102与侧壁100c以及每一凹陷结构的底面100d。接着，通过适当图案化屏蔽(未显示)的应用以及蚀刻制程(未显示)的施行，仅部分去除位于每一凹陷结构100b内底面100d上的介电材料，进而部分露出了每一凹陷结构100b内的底面100d，并形成了一介电遮蔽层106在每一岛状物100a上。在此，介电遮蔽层106完全覆盖了每一岛状物100a的侧壁100c以及顶面102，但部分露出每一凹陷结构100b内的底面100d。介电遮蔽层106可包括如二氧化硅、氮化硅或二氧化钛的介电材料，且其可通过如有机金属化学气相沉积法(MOCVD)、氢化物气相沉积法(HVPE)的沉积程序所形成。
请参照图13，接着施行一磊晶成长程序108，例如有机金属化学气相沉积法(MOCVD)、氢化物气相沉积法(HVPE)的磊晶成长程序，以在基板100之上成长如氮化镓材质的一未掺杂半导体磊晶层110a。在此，由于仅每一凹陷结构100b内的底面100d为部分露出的，因此未掺杂半导体磊晶层110a是自每一凹陷结构100b内的底面100d的(0001)面处进行磊晶成长，进而成长形成一未掺杂半导体磊晶层110a。在此，未掺杂半导体磊晶层110a的主要成长方向为垂直于每一凹陷结构100b的底面100d的方向。
请参照图14，接着继续施行磊晶成长程序108，且随着磊晶成长程序108的施行时间的延长，高于介电遮蔽层106与岛状物100a的未掺杂半导体磊晶层110a(见于图13)除了继续朝向垂直于每一凹陷结构100b的底面100d方向成长之外，其亦朝向水平于每一凹陷结构100b的底面100d的方向成长，进而与高于相邻岛状物110a的顶面102上的未掺杂半导体磊晶层110a产生侧合并最后形成如图14所示的具有平坦表面的一未掺杂半导体磊晶层110。
如图14所示，相邻岛状物100a间的凹陷结构100b此时则为此未掺杂半导体磊晶层110所填满，而未掺杂半导体磊晶层110与相邻岛状物100a间的每一凹陷结构100b与邻近的介电遮蔽层106以及未掺杂半导体磊晶层110之间则不会存在有空隙。
如图14所示，所形成的未掺杂半导体磊晶层110是自如图12所示的一图案化基板内的每一凹陷结构100b的底面100d的(0001)面处进行磊晶成长，因此所形成的未掺杂半导体磊晶层110内的磊晶方向可受到控制，进而减少了未掺杂半导体磊晶层110的材料与基板100的材料之间因晶格不匹配问题所造成的线差排(threading dislocations)问题。另外，因未掺杂半导体磊晶层110的材料仅自(0001)面处进行磊晶成长，因而可减少未掺杂半导体磊晶层110内的缺陷密度(defect density)的产生。如此，由于形成于图14所示的一图案化基板上的未掺杂半导体磊晶层110的缺陷问题较少，故可具有较佳的磊晶品质，因此有利于改善形成在其上的如发光二极管的电子组件与光电组件的效能与可靠度。
请参照图15，接着可采用现有制程(未显示)，在未掺杂半导体磊晶层110之上形成前述实施例的发光组件170。由于发光组件170下方为未掺杂的半导体磊晶层110，具有较少的缺陷问题及较佳的磊晶品质，如此便可改善形成在未掺杂半导体磊晶层110上的发光组件170的发光效率与可靠度。另外，由于未掺杂半导体磊晶层110下方形成有多个介电遮蔽层106，由于介电遮蔽层106与基板100与未掺杂半导体磊晶层110之间存在有相异的折射系数，故来自于发光层152所发出的光线可经由此些介电遮蔽层106的散射而提升了发光组件170的光萃取效率。
图16为本发明一实施例的一种堆栈发光二极管结构示意图，其为图14所示的实施例的一变化情形。在此实施例中，堆栈发光二极管结构中的岛状物110a的轮廓并不以图14所示的拔椎状(tapered)为限，例如岛状物110a顶面表面为弧形状。如图16所示，岛状物110a具有近似半圆形的一轮廓，而介电遮蔽层106则可形成在此近似半圆形的岛状物100a的表面上，而未掺杂半导体磊晶层110则自相邻半导体岛100a之间的凹陷结构的底面100d处成长并填满了凹陷结构。
在如图16所示的堆栈发光二极管结构中，亦可在未掺杂半导体磊晶层110之上形成前述的发光组件170(在此未显示)，而形成在未掺杂半导体磊晶层110之上的发光组件亦可具有如前述实施例般所述的相同优点。
图17-图21为本发明另一实施例的一堆栈发光二极管结构的制作示意图。在此，如图17-图21所示的实施例为图1-图4所示实施例的一变化情形，故在此相同标号代表相同组件。
请参照图17，首先提供表面平整的一基板100，其具有一顶面102。基板100可包括如蓝宝石、硅、碳化硅的材质。接着，通过适当图案化屏蔽(未显示)的应用以及蚀刻制程(未显示)的施行自顶面102处部分去除基板100的多个部分，进而在基板100上形成多个相分隔的岛状物100a。此些相分隔岛状物100a则在其间定义出了多个间隔排列的凹陷结构100b。此些凹陷结构100b可为一凹槽(trench)或一凹口(opening)，其是由相邻的多个岛状物100a的侧壁100c及位于相邻岛状物100a的多个侧壁100c所环绕的一底面100d所定义形成。在此，每一岛状物100a的顶面102以及每一凹陷结构100b的底面100d的结晶表面为一(0001)面。
请参照图18，接着在基板100之上沉积一层介电材料(未显示)，此层介电材料顺应地覆盖了每一岛状物100a的侧壁100c以及每一凹陷结构的底面100d。接着，通过适当图案化屏蔽(未显示)的应用以及蚀刻制程(未显示)的施行，以完全去除位于每一岛状物100a的顶面102以及去除每一凹陷结构100b内底面100d上的介电材料，进而完全露出了每一岛状物100a顶面与露出了位于每一凹陷结构100b内的底面100b，并形成了一介电遮蔽层106在每一岛状物100a的侧壁100c之上。在此，介电遮蔽层106仅覆盖了每一岛状物100a的侧壁100c，但不覆盖每一岛状物100a的顶面102及底面100d。介电遮蔽层106包括如二氧化硅、氮化硅或二氧化钛的介电材料，且其可通过如有机金属化学气相沉积法(MOCVD)、氢化物气相沉积法(HVPE)的沉积程序所形成。
请参照图19，接着施行一磊晶成长程序108，例如有机金属化学气相沉积法(MOCVD)、氢化物气相沉积法(HVPE)的沉积程序，以在基板100之上成长如氮化镓材质的一磊晶层110a。在此，由于每一岛状物100a的顶面102以及每一凹陷结构100b内的底面100d为完全露出的，因此磊晶层110a是自每一岛状物100a的顶面102及每一凹陷结构100b内的底面100d的(0001)面处进行磊晶成长，进而成长形成一未掺杂半导体磊晶层110a。在此，未掺杂半导体磊晶层110a的主要成长方向为垂直于每一岛状物100a的顶面102及每一凹陷结构100b的底面100d的方向。
请参照图20，接着继续施行磊晶成长程序108，且随着磊晶成长程序108的施行时间的延长，高于介电遮蔽层106与岛状物100a的未掺杂半导体磊晶层110a(见于图19)除了继续朝向垂直于每一岛状物100a的顶面102及每一凹陷结构100b的底面100d的方向，其亦朝向水平于每一岛状物100a的顶面102及每一凹陷结构100b的底面100d的方向，进而与高于相邻岛状物110a的顶面102上的未掺杂半导体磊晶层110a产生侧合并最后形成如图20所示的具有平坦表面的一未掺杂半导体磊晶层110。
如图20所示，相邻岛状物100a之间的凹陷结构100b此时则为此未掺杂半导体磊晶层110所填满，而未掺杂半导体磊晶层110与相邻岛状物100a间的每一凹陷结构100b与邻近的介电遮蔽层106以及未掺杂半导体磊晶层110之间则不会存在有空隙。
如图20所示，所形成的未掺杂半导体磊晶层110是自如图18所示的一图案化基板内的每一岛状物100a的顶面102及每一凹陷结构100b的底面100d的(0001)面处进行磊晶成长，因此所形成的未掺杂半导体磊晶层110内的磊晶方向可受到控制，进而减少了未掺杂半导体磊晶层110的材料与基板100的材料之间因晶格不匹配问题所造成的线差排(threading dislocations)问题。另外，因未掺杂半导体磊晶层110的材料仅自部分(0001)面处进行磊晶成长，因而可减少未掺杂半导体磊晶层110内的缺陷密度(defect density)的产生。如此，由于形成于图20所示的一图案化基板上的未掺杂半导体磊晶层110的缺陷问题较少，故可具有较佳的磊晶品质，因此有利于改善形成在其上的如发光二极管的电子组件与光电组件的发光效率与可靠度。
请参照图21，接着可采用现有制程(未显示)，在未掺杂半导体磊晶层110之上形成前述实施例的发光组件170。由于发光组件170下方为未掺杂半导体磊晶层110，具有较少的缺陷问题及较佳的磊晶品质，如此便可改善形成在未掺杂半导体磊晶层110上的发光组件170的效能与可靠度。另外，由于未掺杂半导体磊晶层110下方形成有多个介电遮蔽层106，由于介电遮蔽层106与基板100与未掺杂半导体磊晶层110之间存在有相异的折射系数，故来自于发光层152所发出的光线可经由此些介电遮蔽层106的散射而提升了发光组件170的光萃取效率。
图22为本发明另一实施例的一堆栈发光二极管结构示意图，其为图16所示的实施例之一变化情形。在此实施例中，堆栈发光二极管结构中的凹陷结构100b的轮廓并不以图16所示的拔椎状(tapered)为限，其可具有近似半圆形的一轮廓，而介电遮蔽层106则可形成在此近似半圆形的凹陷结构100b的侧壁面上，而未掺杂半导体磊晶层110则自邻近每一凹陷结构100b的岛状物100a的顶面102处成长并与凹陷结构100b之间存在有空隙112。在如图22所示的堆栈发光二极管结构中，亦可在未掺杂半导体磊晶层110之上形成前述的发光组件170(在此未显示)，而形成在未掺杂半导体磊晶层110之上的发光组件亦可具有如前述实施例般所述的相同优点。
图23-图27为本发明又一实施例的一堆栈发光二极管结构的制作示意图。在此，如图23-图27所示的实施例为图1-图4所示实施例的一变化情形，故在此相同标号代表相同组件。
请参照图23，首先提供表面平整的一基板100，其具有一顶面102。基板100可包括如蓝宝石、硅、碳化硅的材质。接着，通过适当图案化屏蔽(未显示)的应用以及蚀刻制程(未显示)的施行自顶面102处部分去除基板100的多个部分，进而在基板100上形成多个相分隔的岛状物100a。此些相分隔岛状物100a则在其间定义出了多个间隔排列的凹陷结构100b。此些凹陷结构100b可为一凹槽(trench)或一凹口(opening)，其是由相邻的多个岛状物100a的侧壁100c及位于相邻岛状物100a的多个侧壁100c所环绕的一底面100d所定义形成。在此，每一岛状物100a的顶面102以及每一凹陷结构100b的底面100d的结晶表面为一(0001)面。
请参照图24，接着在基板100之上沉积一层介电材料，例如：二氧化硅，此层介电材料顺应地覆盖了每一岛状物的顶面102以及底面100d。接着，通过适当图案化屏蔽(未显示)的应用以及蚀刻制程(未显示)的施行，让介电材料层只覆盖在每一岛状物的顶面102以及底面100d，进而仅部分露出了每一岛状物100a的侧壁100c，并分别形成了一介电遮蔽层106在每一岛状物100a的顶面102以及每一凹陷结构的底面100d之上。在此，介电遮蔽层106仅覆盖了每一岛状物100a的顶面102以及每一凹陷结构的底面100d，而并未完全覆盖每一岛状物100a的侧壁100c。介电遮蔽层106可包括如二氧化硅、氮化硅或二氧化钛的介电材料，且其可通过如有机金属化学气相沉积法(MOCVD)、氢化物气相沉积法(HVPE)的沉积程序所形成。
请参照图25，接着施行一磊晶成长程序108，例如有机金属化学气相沉积法(MOCVD)、氢化物气相沉积法(HVPE)的沉积程序所形成，以在基板100之上成长如氮化铝材质的一未掺杂半导体磊晶层110b。在此，由于仅每一岛状物100a的侧壁100c为部分露出的，因此未掺杂半导体磊晶层110a是自每一岛状物100a的侧壁100c的斜面处进行磊晶成长，进而成长形成一未掺杂半导体磊晶层110b。在此，未掺杂半导体磊晶层110b的主要成长方向为垂直于每一岛状物100a的斜面的方向。
请参照图26，接着继续施行磊晶成长程序108，且随着磊晶成长程序108的施行时间的延长，高于介电遮蔽层106与岛状物100a的未掺杂半导体磊晶层110b(见于图25)除了继续朝垂直于每一岛状物100a的斜面的方向，未掺杂半导体磊晶层110b其亦朝向水平于相邻的岛状物100b的未掺杂半导体磊晶层110b侧合成平坦表面的一未掺杂半导体磊晶层110。
如图26所示，相邻岛状物100a之间的凹陷结构100b此时则为此未掺杂半导体磊晶层110所填满，而未掺杂半导体磊晶层110与相邻岛状物100a间的每一凹陷结构100b与邻近的介电遮蔽层106以及未掺杂半导体磊晶层110之间则不会存在有空隙。
如图26所示，所形成的未掺杂半导体磊晶层110自如图24所示的一图案化基板内的每一岛状物100a的侧壁100c的斜面处进行磊晶成长，因此所形成的未掺杂半导体磊晶层110内的磊晶方向可受到控制，进而减少了未掺杂半导体磊晶层110的材料与基板100的材料之间的缺陷密度。如此，由于形成于图26所示的一图案化基板上的未掺杂半导体磊晶层110的缺陷问题较少，故可具有较佳的磊晶品质，因此有利于改善形成在其上的如发光二极管的电子组件与光电组件的光电效率与可靠度。
请参照图27，接着可采用现有制程(未显示)，在未掺杂半导体磊晶层110之上形成前述实施例中的发光组件170。由于发光组件170下方为未掺杂半导体磊晶层110，具有较少的缺陷问题及较佳的磊晶品质，如此便可改善形成在未掺杂半导体磊晶层110上的发光组件170的效能与可靠度。另外，由于未掺杂半导体磊晶层110下方形成有多个介电遮蔽层106，由于介电遮蔽层106与基板100与未掺杂半导体磊晶层110之间存在有相异的折射系数，故来自于发光层152所发出的光线可经由此些介电遮蔽层106的折射及反射而提升了发光组件170的光萃取效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (12)
1.一种图案化基板，其特征在于，包括：
一基板，含有一(0001)面，具有多个间隔排列的凹陷结构形成于其中，进而使该基板具多个间隔排列的顶面，其中每一凹陷结构具有一底面与多个侧壁环绕该底面；以及
一介电遮蔽层，覆盖该些凹陷结构的底面及/或侧壁。
2.根据权利要求1所述的图案化基板，其特征在于，该介电遮蔽层还覆盖该基板的每一该顶面的全部表面或部分表面。
3.根据权利要求2所述的图案化基板，其特征在于，该顶面实质是一平坦表面或是一弧形表面。
4.根据权利要求1所述的图案化基板，其特征在于，该底面为一(0001)面。
5.根据权利要求1所述的图案化基板，其特征在于，该介电遮蔽层材质为二氧化硅、氮化硅、二氧化钛。
6.根据权利要求1所述的图案化基板，其特征在于，该基板材质为蓝宝石、硅、碳化硅的材质。
7.一种堆栈发光二极管结构，其特征在于，包括：
权利要求1-6任一所述的图案化基板；
一未掺杂半导体磊晶层，设置在该介电遮蔽层与该基板上；以及
一发光组件，位在该未掺杂半导体磊晶层上。
8.根据权利要求7所述的堆栈发光二极管结构，其特征在于，该未掺杂半导体磊晶层位在该基板的该些顶面上而与该些凹陷结构之间形成多个空隙。
9.根据权利要求7所述的堆栈发光二极管结构，其特征在于，该未掺杂半导体磊晶层位在该基板上且填满该些凹陷结构。
10.根据权利要求8-9任一所述的堆栈发光二极管结构，其特征在于，该发光组件包括：
一n型半导体磊晶层，位在该未掺杂半导体磊晶层上；一发光层，位在该n型半导体磊晶层的一部分上而裸露该n型半导体磊晶层的部分区域；
一p型半导体磊晶层，位在该发光层上；
一第一电极，位在裸露的该n型半导体磊晶层的部分区域上；以及
一第二电极，位在该p型半导体磊晶层上。
11.根据权利要求10所述的堆栈发光二极管结构，其特征在于，该n型半导体磊晶层是一硅(Si)掺杂的n型半导体磊晶层，该p型半导体磊晶层是一镁(Mg)掺杂的p型半导体磊晶层。
12.根据权利要求10所述的堆栈发光二极管结构，其特征在于，还包括一透明导电层位在该第二电极与该p型半导体磊晶层之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101102782 | 2012-01-30 | ||
| TW101102782A TWI455304B (zh) | 2012-01-30 | 2012-01-30 | 圖案化基板及堆疊發光二極體結構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103227258A true CN103227258A (zh) | 2013-07-31 |
Family
ID=48837628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012102620283A Pending CN103227258A (zh) | 2012-01-30 | 2012-07-26 | 图案化基板及堆栈发光二极管结构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130193448A1 (zh) |
| CN (1) | CN103227258A (zh) |
| TW (1) | TWI455304B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824919A (zh) * | 2012-11-15 | 2014-05-28 | 财团法人工业技术研究院 | 发光二级管 |
| CN105355739A (zh) * | 2015-10-23 | 2016-02-24 | 安徽三安光电有限公司 | 图形化衬底、制备方法及发光二极管 |
| CN107452839A (zh) * | 2017-07-11 | 2017-12-08 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片及其制作方法 |
| CN108023002A (zh) * | 2017-11-30 | 2018-05-11 | 武汉大学 | 一种图形化衬底及其制作方法 |
| CN110429160A (zh) * | 2019-08-13 | 2019-11-08 | 黄山博蓝特半导体科技有限公司 | 一种高亮度pss复合衬底及其制作方法 |
| CN113257970A (zh) * | 2021-07-15 | 2021-08-13 | 广东中图半导体科技股份有限公司 | 一种用于led生长的图形化衬底、外延片和制备方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103811592A (zh) * | 2012-11-12 | 2014-05-21 | 展晶科技(深圳)有限公司 | 发光二极管制造方法 |
| TWI597863B (zh) * | 2013-10-22 | 2017-09-01 | 晶元光電股份有限公司 | 發光元件及其製造方法 |
| CN104485402B (zh) * | 2014-12-29 | 2017-02-22 | 厦门市三安光电科技有限公司 | 图形化蓝宝石衬底的制作方法 |
| WO2016107412A1 (zh) | 2014-12-29 | 2016-07-07 | 厦门市三安光电科技有限公司 | 图形化蓝宝石衬底及发光二极管 |
| US20190198709A1 (en) | 2017-12-22 | 2019-06-27 | Lumileds Llc | Iii-nitride multi-color on wafer micro-led enabled by tunnel junctions |
| US11211527B2 (en) | 2019-12-19 | 2021-12-28 | Lumileds Llc | Light emitting diode (LED) devices with high density textures |
| US11264530B2 (en) | 2019-12-19 | 2022-03-01 | Lumileds Llc | Light emitting diode (LED) devices with nucleation layer |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040113166A1 (en) * | 2001-03-21 | 2004-06-17 | Kazuyuki Tadatomo | Semiconductor light-emitting device |
| TW200943577A (en) * | 2008-04-01 | 2009-10-16 | Epileds Technologies Inc | A formation method for LED |
| US20110068347A1 (en) * | 2009-09-18 | 2011-03-24 | Palo Alto Research Center Incorporated | Nitride Semiconductor Structure and Method of Making Same |
| CN102479898A (zh) * | 2010-11-30 | 2012-05-30 | 乐金显示有限公司 | 发光二极管和用于制造该发光二极管的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112005003841B4 (de) * | 2004-12-14 | 2016-03-03 | Seoul Viosys Co., Ltd. | Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen |
| US20070295951A1 (en) * | 2006-06-26 | 2007-12-27 | Jen-Inn Chyi | Light-emitting diode incorporating an array of light extracting spots |
| US8507304B2 (en) * | 2009-07-17 | 2013-08-13 | Applied Materials, Inc. | Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE) |
-
2012
- 2012-01-30 TW TW101102782A patent/TWI455304B/zh active
- 2012-07-26 CN CN2012102620283A patent/CN103227258A/zh active Pending
-
2013
- 2013-01-28 US US13/752,370 patent/US20130193448A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040113166A1 (en) * | 2001-03-21 | 2004-06-17 | Kazuyuki Tadatomo | Semiconductor light-emitting device |
| TW200943577A (en) * | 2008-04-01 | 2009-10-16 | Epileds Technologies Inc | A formation method for LED |
| US20110068347A1 (en) * | 2009-09-18 | 2011-03-24 | Palo Alto Research Center Incorporated | Nitride Semiconductor Structure and Method of Making Same |
| CN102479898A (zh) * | 2010-11-30 | 2012-05-30 | 乐金显示有限公司 | 发光二极管和用于制造该发光二极管的方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824919A (zh) * | 2012-11-15 | 2014-05-28 | 财团法人工业技术研究院 | 发光二级管 |
| CN103824919B (zh) * | 2012-11-15 | 2018-01-02 | 财团法人工业技术研究院 | 发光二极管 |
| CN105355739A (zh) * | 2015-10-23 | 2016-02-24 | 安徽三安光电有限公司 | 图形化衬底、制备方法及发光二极管 |
| WO2017067333A1 (zh) * | 2015-10-23 | 2017-04-27 | 厦门市三安光电科技有限公司 | 图形化衬底、制备方法及发光二极管 |
| CN107452839A (zh) * | 2017-07-11 | 2017-12-08 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片及其制作方法 |
| CN107452839B (zh) * | 2017-07-11 | 2019-05-14 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片及其制作方法 |
| CN108023002A (zh) * | 2017-11-30 | 2018-05-11 | 武汉大学 | 一种图形化衬底及其制作方法 |
| CN110429160A (zh) * | 2019-08-13 | 2019-11-08 | 黄山博蓝特半导体科技有限公司 | 一种高亮度pss复合衬底及其制作方法 |
| CN110429160B (zh) * | 2019-08-13 | 2020-06-02 | 黄山博蓝特半导体科技有限公司 | 一种高亮度pss复合衬底及其制作方法 |
| CN113257970A (zh) * | 2021-07-15 | 2021-08-13 | 广东中图半导体科技股份有限公司 | 一种用于led生长的图形化衬底、外延片和制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201332102A (zh) | 2013-08-01 |
| TWI455304B (zh) | 2014-10-01 |
| US20130193448A1 (en) | 2013-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103227258A (zh) | 图案化基板及堆栈发光二极管结构 | |
| KR101258583B1 (ko) | 나노 로드 발광 소자 및 그 제조 방법 | |
| KR101269053B1 (ko) | 나노 로드 발광 소자 및 그 제조 방법 | |
| JP5475833B2 (ja) | 垂直型発光素子 | |
| US8330173B2 (en) | Nanostructure having a nitride-based quantum well and light emitting diode employing the same | |
| CN102064245A (zh) | 发光二极管制造方法 | |
| EP2495773A1 (en) | Light-emitting diode and method for manufacturing same | |
| CN104733579A (zh) | 半导体发光器件及其制备方法 | |
| KR20130025716A (ko) | 나노로드 발광소자 | |
| KR20130025856A (ko) | 나노로드 발광소자 | |
| TW201034238A (en) | Semiconductor optoelectronic device with enhanced light extraction efficiency and fabricating method thereof | |
| US7781248B2 (en) | Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method | |
| US20120080707A1 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| CN102437170A (zh) | 一种蓝光激发tft-led阵列显示基板及其制造方法 | |
| TWI437731B (zh) | 一種具有提升光取出率之半導體光電元件及其製造方法 | |
| KR102453545B1 (ko) | 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치 | |
| KR101742518B1 (ko) | 초소형 수직 방식 led 모듈 및 그 제조 방법 | |
| KR20110093006A (ko) | 질화물 반도체 발광소자 | |
| CN102255009A (zh) | Led芯片的制造方法 | |
| KR101360882B1 (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| EP4026170A1 (en) | Light emitting diode and method of forming a light emitting diode | |
| Kim et al. | Enhanced light output power of GaN-based light emitting diodes with overcut sideholes formed by wet etching | |
| CN202363462U (zh) | 一种蓝光激发tft-led阵列显示基板 | |
| KR102687081B1 (ko) | 발광 다이오드 및 발광 다이오드 형성 방법 | |
| KR100734374B1 (ko) | 수직형 발광 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130731 |