CN103222037A - 薄膜晶体管基板、具有它的显示装置和薄膜晶体管基板的制造方法 - Google Patents

薄膜晶体管基板、具有它的显示装置和薄膜晶体管基板的制造方法 Download PDF

Info

Publication number
CN103222037A
CN103222037A CN2011800555688A CN201180055568A CN103222037A CN 103222037 A CN103222037 A CN 103222037A CN 2011800555688 A CN2011800555688 A CN 2011800555688A CN 201180055568 A CN201180055568 A CN 201180055568A CN 103222037 A CN103222037 A CN 103222037A
Authority
CN
China
Prior art keywords
electrode
gate
source electrode
resist pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800555688A
Other languages
English (en)
Other versions
CN103222037B (zh
Inventor
富安一秀
木村知洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103222037A publication Critical patent/CN103222037A/zh
Application granted granted Critical
Publication of CN103222037B publication Critical patent/CN103222037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

TFT(20)包括：由氧化物半导体构成的半导体层(12sl)；在半导体层(12sl)上相互分离地设置的源极电极(13sd)和漏极电极(13dd)；覆盖源极电极(13sd)与漏极电极(13dd)之间的半导体层部分的栅极绝缘膜(15)；和隔着栅极绝缘膜(15)与半导体层(12sl)重叠的栅极电极(18gd)，其中，源极电极(13sd)与源极配线(13sl)形成为一体，栅极电极(18gd)与栅极配线(18gl)形成为一体，半导体层(12sl)还延伸至源极配线(13sl)的下层，源极配线(13sl)和源极电极(13sd)以及漏极电极(13dd)整体配置在半导体层(12sl)上。

Description

薄膜晶体管基板、具有它的显示装置和薄膜晶体管基板的制造方法
技术领域
本发明涉及薄膜晶体管(Thin Film Transistor，以下称为TFT)基板、具有它的显示装置和TFT基板的制造方法，特别涉及使用了由氧化物半导体构成的半导体层的TFT基板、具有该TFT基板的显示装置和TFT基板的制造方法。
背景技术
近年来，在构成液晶显示装置等显示装置的TFT基板中，作为图像最小单位的像素的开关元件，提出了使用由氧化物半导体构成的半导体层(以下称为氧化物半导体层)的具有高迁移率、高度可靠性和低截止(off)电流等良好特性的TFT，来代替使用由非晶硅(a-Si)构成的半导体层的现有的TFT。
通常的底栅结构的TFT，例如包括设置于玻璃基板等绝缘性基板上的栅极电极、以覆盖该栅极电极的方式设置的栅极绝缘膜、以与栅极电极重叠的方式设置在该栅极绝缘膜上的半导体层、以一部分相互分离地与该半导体层重叠的方式设置在栅极绝缘膜上的源极电极和漏极电极，在这些源极电极与漏极电极之间露出的半导体层部分，设置有沟道区域。
为了避免信号延迟、抑制电阻，而确保源极电极和漏极电极具有规定的膜厚。另外，用于驱动TFT的阈值电压依赖于半导体层的膜厚，当增厚半导体层时，TFT的驱动需要高出相应量的栅极电压。因此，在能够实现TFT所需的阈值电压的范围内，该半导体层尽可能形成得薄，相对于源极电极和漏极电极而言较薄。这种结构，在使用氧化物半导体层的TFT中也一样。
另外，在TFT基板中，上述TFT被保护绝缘膜所覆盖，经形成于该保护绝缘膜的接触孔，形成在该绝缘膜上的像素电极与漏极电极连接。
具有这种底栅结构的TFT的TFT基板例如能够通过反复进行以下操作来制造，即，在绝缘性基板上依次通过溅射法或化学气相沉积(Chemical Vapor Deposition，以下称为CVD)法等形成被刻蚀膜，通过涂敷法形成感光性树脂膜，并且通过在隔着光掩模使该感光性树脂膜曝光之后使其显影来形成抗蚀剂图案，通过干式刻蚀或湿式刻蚀对从该抗蚀剂图案露出的被刻蚀膜进行图案化的一系列工序。
具体而言，作为具有底栅结构的TFT的TFT基板的制造方法，广泛采用使用五个光掩模制造的方法。在该制造方法中，例如使用第一个光掩模，在玻璃基板上形成栅极电极，以覆盖该栅极电极的方式形成栅极绝缘膜，之后，使用第二个光掩模形成氧化物半导体层，接着，使用第三个光掩模形成源极电极和漏极电极，然后，以覆盖上述源极电极和漏极电极的方式形成保护绝缘膜，并且使用第四个光掩模在该保护绝缘膜形成接触孔，最后，使用第五个光掩模形成像素电极。
这样制成的TFT基板除了花费准备五个光掩模和维持管理这五个光掩模的费用之外，在使用各个光掩模形成抗蚀剂图案时，均需要进行感光性树脂材料的涂敷、曝光、显影等多个工序。因此，制造所要求的工序多，制造成本高。因而，以往提出了一种能够减少TFT基板的制造所需的光掩模的数量的TFT结构。
例如，在专利文献1中，公开了一种顶栅结构的TFT，该TFT包括在基底基板的上表面以相互分离的方式设置的源极电极和漏极电极、以覆盖上述源极电极和漏极电极的彼此相对的侧端部的方式设置在两个电极间的氧化物半导体层、以及依次层叠在该氧化物半导体层的上表面的栅极绝缘膜和栅极电极，其中，TFT构成为：氧化物半导体层、栅极绝缘膜和栅极电极投影到基底基板上表面的投影轮廓图案相同。并且，在同一篇文献中记载：根据该结构，能够通过用于形成源极电极和漏极电极的第一光掩模和用于形成氧化物半导体层、栅极绝缘膜和栅极电极的第二光掩模的两个光掩模来形成TFT。
现有技术文献
专利文献
专利文献1：日本特开2010-129556号公报
发明内容
发明要解决的技术问题
然而，专利文献1所公开的TFT中，氧化物半导体层是覆盖相对较厚的源极电极和漏极电极的侧端部的结构，因此，在形成时，有可能会没有完全覆盖基底基板表面与两个电极的台阶部而中断，导致与源极电极和漏极电极的接触不良。如若这样，TFT就无法正常工作，导致设置有该TFT的TFT基板的制造效率和成品率降低。
本发明是鉴于上述问题而完成的，其目的在于，在能够正常工作的状态下可靠地得到使用了氧化物半导体的具有良好特性的TFT，并且以较少数量的光掩模，低成本地制造具有该TFT的TFT基板。
解决技术问题的技术方案
为了实现上述目的，在本发明中，设法实现如下的TFT结构：在氧化物半导体层上配置源极电极和漏极电极，并且能够使用一个多灰度等级掩模形成这两个电极和氧化物半导体层。
具体而言，本发明的对象为：具有基底基板、在该基底基板上以相互平行地延伸方式设置的多个源极配线、在与各上述源极配线交叉的方向上以相互平行地延伸的方式设置的多个栅极配线、以及在各上述源极配线与各上述源极配线的每个交叉部设置的TFT和像素电极的TFT基板、具有该TFT基板的显示装置以及TFT基板的制造方法，并且研究出以下解决技术方案。
具体而言，第一发明为一种TFT基板，其特征在于：各上述TFT包括：氧化物半导体层；在该氧化物半导体层上相互分离地设置的源极电极和漏极电极；覆盖这些源极电极与漏极电极之间的氧化物半导体层部分的栅极绝缘膜；和隔着该栅极绝缘膜与上述氧化物半导体层重叠的栅极电极，其中，各上述源极电极与所对应的上述源极配线形成为一体，上述各栅极电极与所对应的上述栅极配线形成为一体，上述各氧化物半导体层还延伸至所对应的源极配线的下层，上述各源极配线和各源极电极以及各漏极电极整体配置在上述各氧化物半导体层上。
第二发明在第一发明的TFT基板的基础上，特征在于：上述各像素电极与所对应的上述TFT的漏极电极表面连接，上述各栅极配线和各栅极电极具有多个导电层层叠而成的层叠结构，该多个导电层包括与上述各像素电极由相同材料构成的导电层。
第三发明在第一发明的TFT基板的基础上，特征在于：上述各栅极配线和各栅极电极以及上述栅极绝缘膜形成为在上述基底基板上的同一部位以同一形状相互重叠。
第四发明在第一发明至第三发明中的任一个发明的TFT基板的基础上，特征在于：上述各氧化物半导体层由铟镓锌氧化物(IndiumGallium Zinc Oxide，以下称为In-Ga-Zn-O)类的氧化物半导体构成。
第五发明为一种显示装置，其特征在于：包括第一发明至第四发明中的任一个发明的TFT基板。
第六发明为制造第一发明的TFT基板的方法，其特征在于，包括：第一图案化工序，在上述基底基板上依次形成由氧化物半导体构成的半导体膜和第一导电膜而形成第一层叠膜，在该第一层叠膜的半导体层形成部位，使用多灰度等级掩模作为第一光掩模，形成源极配线和源极电极以及漏极电极的形成部位比其它部位厚的第一抗蚀剂图案，之后，以该第一抗蚀剂图案为掩模对上述第一层叠膜进行图案化，由此形成上述各源极配线和被与各上述源极配线一体的第一导电层覆盖的上述各氧化物半导体层；和第二图案化工序，通过使上述第一抗蚀剂图案退去，使上述源极电极和漏极电极的形成部位以外的第一导电层部分露出，并且仅在上述各源极配线上以及源极电极和漏极电极的形成部位，残留抗蚀剂图案而形成第二抗蚀剂图案，之后，以该第二抗蚀剂图案为掩模对上述第一导电层进行图案化，由此形成上述各源极电极和各漏极电极，其中，上述第一图案化工序和第二图案化工序之后，形成上述栅极绝缘膜、各栅极配线和各栅极电极以及各像素电极。
第七发明在第六发明的TFT基板的制造方法的基础上，特征在于，包括：第三图案化工序，在上述第二图案化工序之后，以覆盖上述各氧化物半导体层、各源极配线和各源极电极以及各漏极电极的方式形成上述栅极绝缘膜，在该栅极绝缘膜的与上述各漏极电极的至少一部分重叠的部位以外的部分，使用第二光掩模形成第三抗蚀剂图案，之后，以该第三抗蚀剂图案为掩模对上述栅极绝缘膜进行图案化，由此在上述栅极绝缘膜形成到达上述各漏极电极的接触孔；第四图案化工序，以覆盖上述栅极绝缘膜的方式依次形成第二导电膜和第三导电膜而形成第二层叠膜，在该第二层叠膜的栅极配线和栅极电极以及像素电极的形成部位，使用多灰度等级掩模作为第三光掩模，形成栅极配线和栅极电极的形成部位比其它部位厚的第四抗蚀剂图案，之后，以该第四抗蚀剂图案为掩模对第二层叠膜进行图案化，由此形成上述各栅极配线和上述各栅极电极以及在被第二导电层覆盖的状态下经上述接触孔与漏极电极连接的上述各像素电极；和第五图案化工序，通过使上述第四抗蚀剂图案退去，使上述各像素电极上的第二导电层露出，并且仅在上述各栅极配线和上述各栅极电极上残留抗蚀剂图案而形成第五抗蚀剂图案，之后，以该第五抗蚀剂图案为掩模去除上述第二导电层，由此使上述各像素电极露出。
第八发明在第六发明的TFT基板的制造方法的基础上，特征在于，包括：第三图案化工序，在上述第二图案化工序之后，以覆盖上述各氧化物半导体层、各源极配线和各源极电极以及各漏极电极的方式依次形成栅极绝缘膜和第二导电膜而形成第二层叠膜，在该第二层叠膜的栅极配线和栅极电极的形成部位，使用第二光掩模形成第三抗蚀剂图案，之后，以该第三抗蚀剂图案为掩模对上述第二层叠膜进行图案化，由此在上述基底基板上的同一部位按照以同一形状相互重叠的方式形成上述各栅极配线和各栅极电极以及上述栅极绝缘膜；和第四图案化工序，以覆盖上述各栅极配线和各栅极电极以及各栅极绝缘膜的方式形成第三导电膜，在该第三导电膜的像素电极形成部位，使用第三光掩模形成第四抗蚀剂图案，之后，以该第四抗蚀剂图案为掩模对第三导电膜进行图案化，由此形成上述各像素电极。
-作用-
接着，说明本发明的作用。
在第一发明中，由于具有各源极配线和各源极电极以及各漏极电极整体配置在各氧化物半导体层上的结构，因此，氧化物半导体层在形成时不会被中断而导致与源极电极和漏极电极的连接不良，并且能够可靠地使这两个电极与半导体层连接。而且，能够使用一个多灰度等级掩模兼任用于形成各源极配线和源极电极以及各漏极电极的光掩模和用于形成氧化物半导体层的光掩模，来制造该结构的TFT基板。
也就是说，如第六发明所述，在依次形成由氧化物半导体构成的半导体膜和第一导电膜而形成的第一层叠膜的半导体层形成部位，使用多灰度等级掩模作为第一光掩模，形成源极配线和源极电极以及漏极电极的形成部位比其它部位厚的第一抗蚀剂图案。接着，以该第一抗蚀剂图案为掩模，对第一层叠膜进行图案化，由此形成各源极配线和被与该各源极配线一体的第一导电层覆盖的各氧化物半导体层。接着，使第一抗蚀剂图案退去，由此使源极电极和漏极电极的形成部位以外的第一导电层部分露出，并且仅在各源极配线上以及源极电极和漏极电极的形成部位残留抗蚀剂图案而形成第二抗蚀剂图案，之后，以该第二抗蚀剂图案为掩模对第一导电层进行图案化，由此形成各源极电极和各漏极电极。这样，就能够使用一个光掩模(多灰度等级掩模)形成两种样式的抗蚀剂图案，因此，能够减少TFT基板的制造所需的光掩模的数量。
因此，能够以能够正常工作的状态可靠地得到使用氧化物半导体的具有良好特性的TFT，并且以较少数量的光掩模低成本地制造具有该TFT的TFT基板。
在第二发明中，各栅极配线和各栅极电极具有多个导电层层叠而成的层叠结构，上述多个导电层包括与各像素电极由相同材料构成的导电层。能够使用一个多灰度等级掩模兼任用于形成各栅极配线和各栅极电极的光掩模和用于形成各像素电极的光掩模，来制造该结构的TFT基板。
也就是说，如第七发明所述，在栅极绝缘膜上依次使第二导电膜和第三导电膜层叠而形成的第二层叠膜的栅极配线和栅极电极以及像素电极的形成部位，使用多灰度等级掩模作为第三光掩模，形成栅极配线和栅极电极的形成部位比其它部位厚的第四抗蚀剂图案。接着，通过以该第四抗蚀剂图案为掩模，对第二层叠膜进行图案化，形成各栅极配线和各栅极电极以及被第二导电层覆盖的各像素电极。接着，通过使第四抗蚀剂图案退去，使各像素电极上的第二导电层露出，并且仅在各栅极配线和各栅极电极上残留抗蚀剂图案而形成第五抗蚀剂图案。之后，以该第五抗蚀剂图案为掩模，去除第二导电层，由此使各像素电极露出。这样，就能够使用一个光掩模(多灰度等级掩模)形成两种样式的抗蚀剂图案，因此，能够进一步减少TFT基板的制造所需的光掩模的数量。
在第三发明中，具有各栅极配线和各栅极电极以及各栅极绝缘膜形成为在基底基板上的同一部位以同一形状重叠的结构。能够使用一个光掩模形成各栅极配线和各栅极电极以及各绝缘膜来制造该结构的TFT基板。
也就是说，如第八发明所述，在绝缘膜和第二导电膜依次层叠而形成的第二层叠膜的栅极配线和栅极电极以及栅极绝缘膜的形成部位，使用第二光掩模形成第三抗蚀剂图案。之后，以该第三抗蚀剂图案为掩模对第二层叠膜进行图案化，由此在基底基板上的同一部位以同一形状相互重叠的方式形成各栅极配线和各栅极电极以及栅极绝缘膜。这样，就能够使用一个光掩模，统一地或连续地集中形成栅极配线和栅极电极以及栅极绝缘膜这样的互不相同的结构，因此，能够进一步减少TFT基板的制造所需的光掩模的数量。
在第四发明中，各氧化物半导体层包含In-Ga-Zn-O类的氧化物半导体，因此，在各TFT中能够具体地得到高迁移率、高度可靠性以及低截止电流的良好特性。
在第五发明中，第一至第四的TFT基板具有如下优良的特性，即能够以正常工作的状态可靠得到使用了氧化物半导体的具有良好特性的TFT，并且，能够以较少数量的光掩模低成本地制造具有该TFT的TFT基板，因此，作为液晶显示装置，也能够实现低成本化，而不使制造效率和成品率下降。
发明效果
根据本发明，由于具有各源极配线和各源极电极以及各漏极电极整体配置在各氧化物半导体层上的结构，因此，能够以正常工作的状态可靠得到使用了氧化物半导体的具有良好特性的TFT，并且，能够以较少数量的光掩模低成本地制造具有该TFT的TFT基板。因此，TFT基板及液晶显示装置均能够实现低成本化，而不使制造效率和成品率下降。
附图说明
图1是概略地表示实施方式1的液晶显示装置的平面图。
图2是表示图1的II-II线的截面结构的截面图。
图3是概略地表示实施方式1的TFT基板的一个像素和各配线的端子部的结构的平面图。
图4(a)是表示图3的A-A线的截面结构的截面图，图4(b)是表示图3的B-B线的截面结构的截面图，图4(c)是表示图3的C-C线的截面结构的截面图。
图5是表示实施方式1的TFT基板的制造方法中在第一图案化工序中形成了第一层叠膜的状态的基板的图4对应部位的截面图。
图6是表示实施方式1的TFT基板的制造方法中在第一图案化工序中形成了第一抗蚀剂图案的状态的基板的图4对应部位的截面图。
图7是表示实施方式1的TFT基板的制造方法中在第一图案化工序中形成了氧化物半导体层的状态的基板的图4对应部位的截面图。
图8是表示实施方式1的TFT基板的制造方法中在第二图案化工序中形成了第二抗蚀剂图案的状态的基板的图4对应部位的截面图。
图9是表示实施方式1的TFT基板的制造方法中在第二图案化工序中形成了源极电极和漏极电极的状态的基板的图4对应部位的截面图。
图10是表示实施方式1的TFT基板的制造方法中在第三图案化工序中形成了栅极绝缘膜的状态的基板的图4对应部位的截面图。
图11是表示实施方式1的TFT基板的制造方法中在第四图案化工序中形成了第二层叠膜的状态的基板的图4对应部位的截面图。
图12是表示实施方式1的TFT基板的制造方法中在第四图案化工序中形成了第四抗蚀剂图案的状态的基板的图4对应部位的截面图。
图13是表示实施方式1的TFT基板的制造方法中在第四图案化工序中形成了栅极电极和像素电极的状态的基板的图4对应部位的截面图。
图14是表示实施方式1的TFT基板的制造方法中在第五图案化工序中形成了第五抗蚀剂图案的状态的基板的图4对应部位的截面图。
图15是表示实施方式1的TFT基板的制造方法中在第五图案化工序中使像素电极露出的状态的基板的图4对应部位的截面图。
图16(a)～(c)是分别表示实施方式1的变形例的TFT基板的源极配线的端子部结构的图4(b)相应部位的截面图。
图17是表示实施方式1的变形例的TFT基板的栅极配线的端子部结构的图4(c)相应部位的截面图。
图18是概略地表示实施方式2的TFT基板的一个像素和各配线的端子部的结构的平面图。
图19(a)是表示图18的A-A线的截面结构的截面图，图19(b)是表示图18的B-B线的截面结构的截面图，图19(c)是表示图18的C-C线的截面结构的截面图。
图20是表示实施方式2的TFT基板的制造方法中在第三图案化工序中形成了第二层叠膜的状态的基板的图19对应部位的截面图。
图21是表示实施方式2的TFT基板的制造方法中在第三图案化工序中形成了栅极电极和栅极绝缘膜的状态的基板的图19对应部位的截面图。
图22表示实施方式2的变形例的TFT基板的源极配线的端子部结构的图19(b)相应部位的截面图。
图23表示实施方式2的变形例的TFT基板的栅极配线的端子部结构的图19(c)相应部位的截面图。
具体实施方式
下面，基于附图，详细说明本发明的实施方式。其中，本发明并不限于以下的各实施方式。
《发明的实施方式1》
图1是该实施方式1的液晶显示装置S的概略平面图。图2是表示图2的II-II线的截面结构的概略截面图。其中，图1中省略了图2所示的偏光板58的图示。
<液晶显示装置S的结构>
液晶显示装置S包括：以彼此相对的方式配置的TFT基板10和对置基板50；使上述TFT基板10和对置基板50的两个外周缘部彼此粘接的矩形框状的密封件51；和在TFT基板10与对置基板50之间被封入密封件51的内侧的液晶层52。
该液晶显示装置S是透射型的液晶显示装置，其在TFT基板10与对置基板50重叠的区域且密封件51的内侧，即设置有液晶层52的区域，具有进行图像显示的显示区域D，在该显示区域D的外部，具有TFT基板10从对置基板50突出的例如呈L字状的端子区域10a。
显示区域D例如为矩形状的区域，虽未图示，但其构成为多个作为像素的最小单位的像素排列成矩阵状。另一方面，在端子区域10a的一边侧(图1中左边侧)，通过各个异向导电膜(Anistropic ConductiveFilm，以下称为ACF)，安装有多个栅极驱动器(gate driver)集成电路(Integrated Circuit，以下称为IC)芯片53，在端子区域10a的另一边侧(图1中下边侧)，通过各个ACF安装有多个源极驱动器IC芯片54。另外，在端子区域10a，安装有未图示的配线基板，并且经该配线基板，显示用信号从外部电路供给至各IC芯片53、54或显示区域D。
TFT基板10和对置基板50例如形成为矩形状，如图2所示，在彼此相对的内侧表面，分别设置有取向膜55、56，并且在外侧表面分别设置有偏光板57、58。液晶层52由具有电光学特性的向列型的液晶材料等构成。
<TFT基板10的结构>
图3和图4表示上述TFT基板10的概略结构。图3是表示TFT基板10的一个像素和各配线的端子部的结构的平面图。图4(a)表示图3的A-A线的截面结构的截面图。图4(b)是表示图3的B-B线的截面结构的截面图。图4(c)是表示图3的C-C线的截面结构的截面图。
TFT基板10具有如图4(a)～(c)所示的作为基底基板的绝缘性基板11。该绝缘性基板11上，在显示区域D中，如图3所示，设置有：以相互平行地延伸的方式设置的多个源极配线13sl；按每个上述源极配线13sl以沿着该各源极配线13sl延伸的方式设置的保持电容配线13cl；和在与这些各源极配线13sl和各保持电容配线13cl交叉的方向以相互平行地延伸的方式设置的多个栅极配线18gl。在此，源极配线13sl和栅极配线18gl隔着栅极绝缘膜15交叉，并且以划分各像素的方式，整体形成为格子状。另外，保持电容配线13cl遍及在源极配线13sl延伸的方向排列的多个像素，以纵穿上述各像素的方式延伸。
而且，作为绝缘性基板11，例如能够采用玻璃基板、硅基板、具有耐热性的塑料基板、树脂制基板等。尤其是，作为塑料基板，可以优选使用包含聚对苯二甲酸乙二醇酯(PET：Poly EthyleneTerephthalate)、聚萘二甲酸乙二醇酯(PEN：Poly Ethylene Naphthalate)、或者聚醚砜(PES：Poly Ether Sulphone)的基板，作为树脂制基板，可以优选使用包含丙烯酸类树脂或聚酰亚胺类树脂的基板。
上述TFT基板10在各源极配线13sl与各栅极配线18gl的每个交叉部，即在每个像素中，设置有TFT20、像素电极16pd和保持电容元件21。
各TFT20为具有顶栅结构的TFT，如图4(a)所示，具有：设置在绝缘性基板11上的氧化物半导体层12sl；在该氧化物半导体层12sl上相互分离地设置的源极电极13sd和漏极电极13dd；覆盖上述源极电极13sd与漏极电极13dd之间的氧化物半导体层部分的栅极绝缘膜15；以及隔着该栅极绝缘膜15与氧化物半导体层12sl重叠的栅极电极18gd。
源极电极13sd是构成对应的交叉部的源极配线13sl的在图3中向右侧突出的部分，其与该源极配线13sl形成为一体。这些源极配线13sl和源极电极13sd例如由铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)或钛(Ti)等金属、或它们的合金、氮化物等构成。
氧化物半导体层12sl例如包含In-Ga-Zn-O类的非晶态氧化物半导体，其还延伸至构成对应的交叉部的源极配线13sl的下层。并且，如图4(a)所示，源极电极13sd和漏极电极13dd整体配置在氧化物半导体层12sl上。另外，如图4(b)所示，源极配线13sl也整体配置在氧化物半导体层12sl上。根据该结构，氧化物半导体层12sl在形成时不会中断而导致与源极电极13sd和漏极电极13dd连接不良，能够可靠地使这两个电极13sd、13dd与氧化物半导体层12sl连接。而且，如后详述，能够使用一个多灰度等级掩模兼任用于形成源极配线13sl和源极电极13sd以及漏极电极13dd的光掩模和用于形成氧化物半导体层12sl的光掩模。
而且，氧化物半导体层12sl可以例如由包含铟镓氧化锌的氧化物(InGaO3(ZnO)5)、氧化镁锌(MgxZn1-xO)、氧化镉锌(CdxZn1-xO)或氧化镉(CdO)等构成，来代替In-Ga-Zn-O类的氧化物半导体。另外，也可以包含添加有1族元素、13族元素、14族元素、15族元素或17族元素中的一种或多种杂质元素的氧化锌(ZnO)，该氧化锌(ZnO)为非晶状态或多晶状态，或者非晶状态和多晶状态混合存在的微晶状态，还可以包含未添加杂质元素的氧化锌(ZnO)。
栅极绝缘膜15设置在基板的大致整个表面，使用由在各TFT20中共用的膜构成的栅极绝缘膜。在该栅极绝缘膜15，如图3所示，形成有使各漏极电极13dd的一部分露出的接触孔15h。各像素电极16pd形成在栅极绝缘膜15上，如图4(a)所示，经上述接触孔15h与对应的TFT20的漏极电极13dd表面连接。上述各像素电极16pd例如包含铟锡氧化物(Indium Tin Oxide，以下称为ITO)或铟锌氧化物(IndiumZinc Oxide，以下称为IZO)等透明导电材料。
栅极电极18gd是构成对应的交叉部的栅极配线18gl的一部分，与该栅极配线18gl形成为一体。这些栅极配线18gl和栅极电极18gd具有透明导电层16g和遮光金属层17g层叠而成的层叠结构。透明导电层16g与像素电极16pd由相同的材料(例如ITO或IZO)构成。遮光金属层17g例如由铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)或铜(Cu)等金属、或它们的合金、氮化物等构成。根据这样的结构，能够使用一个多灰度等级掩模兼任用于形成栅极配线18gl和栅极电极18gd的光掩模和用于形成像素电极16pd的光掩模，对此在后面详细叙述。
如图3所示，保持电容元件21具有下部电极13cd与上部电极16cd隔着栅极绝缘膜15相对的结构。下部电极13cd由保持电容配线13cl的在图3中向侧面突出的部分构成。上部电极16cd由与下部电极13cd对应的像素电极部分构成。即，各像素电极16pd也兼任所对应的保持电容元件21的上部电极16cd。
另外，各源极配线13sl引出至用于安装源极驱动器IC芯片54的端子区域10a，其被引出的前端部分构成如图3所示的源极端子部13st。如图4(b)所示，该源极端子部13st经形成在栅极绝缘膜15的接触孔15h，与设置在该绝缘膜15上的岛状的源极连接电极18st连接。该源极连接电极18st与栅极配线18gl和栅极电极18gd同样，具有透明导电层16s和遮光金属层17s层叠而成的层叠结构，构成用于与源极驱动器IC芯片54电连接的电极。
各栅极配线18gl引出至用于安装栅极驱动器IC芯片53的端子区域10a，其被引出的前端部分构成如图3和图4(c)所示的栅极端子部18gt。该栅极端子部18gt构成用于与栅极驱动器IC芯片53电连接的电极。
各保持电容配线13cl，其两端部延伸至设置有密封件51的区域，其两端部与未图示的共用配线连接，通过所谓的共同转移(commontransfer)与后述的对置基板50的共用电极电连接，被施加与该共用电极同样的共用电位。
<对置基板50的结构>
虽未图示，但对置基板50具有：在作为基底基板的玻璃基板等绝缘性基板上以与源极配线13sl和栅极配线18gl对应的方式设置为格子状的黑矩阵；包含在该黑矩阵的格子间以周期性地排列的方式设置的红色层、绿色层和蓝色层的多种颜色的彩色滤光片；以覆盖这些黑矩阵和各彩色滤光片的方式设置并且与像素电极16pd的组相对的共用电极；和在该共用电极上设置为柱状的感光间隔物。
<液晶显示装置S的工作>
在上述结构的液晶显示装置S中，在各像素，栅极信号从栅极驱动器IC芯片53经栅极配线18gl传送至栅极电极18gd，TFT20变成导通状态，这时，源极信号从源极驱动器IC芯片54经源极配线13sl传送至源极电极13sd，从而规定的电荷经氧化物半导体层12sl和漏极电极13dd被写入像素电极16pd，并且保持电容元件21被充电。此时，在TFT10的各像素电极16pd与对置基板50的共用电极之间产生电势差，对液晶层52施加规定的电压。另外，当各TFT20为断开状态时，通过充电至保持电容元件21中的电荷，写入对应的像素电极16pd的电压的下降受到抑制。并且，在液晶显示装置S中，在各像素，通过控制施加在液晶层52上的电压的大小而改变液晶分子的取向状态，调整液晶层52的光透射率，从而显示所希望的图像。
-制造方法-
接着，参照图5～图15举一个例子，说明上述TFT基板10和液晶显示装置S的制造方法。图5～图15是表示TFT基板10的制造方法的各工序的截面图，各图(a)～(c)分别表示图4(a)～(c)对应部位。图5～图7是表示第一图案化工序的图。图8和图9是表示第二图案化工序的图。图10是表示第三图案化工序的图。图11～图13是表示第四图案化工序的图。图14和图15是表示第五图案化工序的图。
液晶显示装置S的制造方法包括TFT基板制造工序、对置基板制造工序、贴合工序和安装工序。
<TFT基板制造工序>
TFT基板制造工序包括第一图案化工序至第五图案化工序。
<第一图案化工序>
首先，在预先准备的玻璃基板等绝缘性基板11上，通过溅射法，形成例如In-Ga-Zn-O类的氧化物半导体膜12(例如厚度为30nm～100nm左右)。接着，在该氧化物半导体膜12上，通过溅射法，作为第一导电膜13(例如，厚度为200nm～500nm左右)形成例如由铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)、钛(Ti)等金属、或它们的合金、氮化物构成的金属膜或它们的层叠膜，由此，如图5所示，形成包括氧化物半导体膜12和第一导电膜13的第一层叠膜14。
接着，在第一层叠膜14的半导体层形成部位，作为第一光掩模，使用中间色调掩模(halftone mask)或灰度色调掩模(Gray tone mask)(多灰度等级掩模)，如图6所示，形成源极配线和源极电极以及漏极电极的形成部位比其它部位厚的第一抗蚀剂图案30。之后，以该第一抗蚀剂图案30为掩模，通过有选择地对第一层叠膜14进行刻蚀而进行图案化，如图7所示，形成各源极配线13sl和被与该各源极配线13sl一体的第一导电层13a覆盖的各氧化物半导体层12sl。
<第二图案化工序>
在形成有被第一导电层13a覆盖的状态的氧化物半导体层12sl的基板中，通过灰化等使第一抗蚀剂图案30退去，从而如图8所示，使源极电极和漏极电极的形成部位以外的第一导电层13a从第一抗蚀剂图案30露出，并且仅在各源极配线13sl上以及源极电极和漏极电极的形成部位，残留抗蚀剂图案，形成第二抗蚀剂图案31。之后，以该第二抗蚀剂图案31为掩模，对第一导电层13a有选择地进行刻蚀而进行图案化，由此如图9所示，形成各源极电极13sd和各漏极电极13dd。之后，通过抗蚀剂剥离液或灰化等去除第二抗蚀剂图案31。
<第三图案化工序>
在形成有源极配线13sl和源极电极13sd以及漏极电极13dd的基板上，通过CVD法，形成例如由氧化硅(SiOx)、氮化硅(SiNx)或氧化氮化硅(SiOxNy(x＞y))构成的绝缘膜、或它们的层叠膜(例如厚度为100nm～500nm左右)，作为栅极绝缘膜15。
接着，在除栅极绝缘膜15的除了接触孔的形成部位以外的部分，即，在与各漏极电极13dd的至少一部分重叠的部位以外的部分，使用第二光掩模形成第三抗蚀剂图案。之后，通过以该第三抗蚀剂图案为掩模，对栅极绝缘膜15有选择地进行刻蚀而进行图案化，如图10所示，在该栅极绝缘膜15形成各接触孔15h。之后通过抗蚀剂剥离液或灰化等去除第三抗蚀剂图案。
<第四图案化工序>
在形成有栅极绝缘膜15的基板上，通过溅射法，如图11所示依次形成作为例如包含ITO或IZO等的第一导电膜的透明导电膜16(例如厚度50nm～200nm左右)和作为第二导电膜的遮光金属膜17(例如厚度为50nm～300nm左右)，该遮光金属膜17为由例如铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属、或者它们的合金或氮化物构成的金属膜或者它们的层叠膜，从而形成包括上述透明导电膜16和遮光金属膜17的第二层叠膜18。
接着，在第二层叠膜18的栅极配线和栅极电极以及像素电极的形成部位，作为第三光掩模使用中间色调掩模或灰度色调掩模(多灰度等级掩模)，如图12所示，形成栅极配线和栅极电极的形成部位比其它部位、即比像素电极的形成部位厚的第四抗蚀剂图案32。之后，以该第四抗蚀剂图案32为掩模，对第二导电膜18有选择地进行刻蚀而进行图案化，由此，如图13所示，形成各栅极配线18gl和各栅极电极18gd，以及在被第二导电层17a覆盖的状态下经接触孔15h与漏极电极13dd连接的各像素电极16pd，并且构成各TFT20和各保持电容元件21。此时，透明导电膜16和遮光金属膜17既可以通过同时刻蚀，统一地进行图案化，也可以通过从上侧层依次进行刻蚀，连续地进行图案化。
<第五图案化工序>
在形成有栅极配线18gl和栅极电极18gd以及被第二导电层17a覆盖的状态的像素电极16pd的基板中，通过利用灰化等使第四抗蚀剂图案32退去，如图14所示，使各像素电极16pd上的第二导电层17a露出，并且，仅在各栅极配线18gl和各栅极电极18gd上，残留抗蚀剂图案，形成第五抗蚀剂图案33。之后，通过以该第五抗蚀剂图案33为掩模，对各第二导电层17a有选择地进行刻蚀并去除，如图15所示，使各像素电极16pd露出。然后，通过抗蚀剂剥离液或灰化等去除第五抗蚀剂图案33。
这样，就能够使用三个光掩模制造TFT基板10。
<对置基板制造工序>
首先，在玻璃基板等绝缘性基板上，通过旋转涂敷法或狭缝涂敷法，涂敷例如着色为黑色的感光性树脂，之后，通过在使用光掩模使该涂敷膜曝光之后显影，来进行图案化，从而形成黑矩阵。
接着，在形成有黑矩阵的基板上，涂敷例如着色为红色、绿色或蓝色的负的丙烯酸类的感光性树脂，并且使该涂敷膜隔着光掩模曝光之后进行显影，由此对该涂敷膜进行图案化，形成所选颜色的着色层(例如红色层)。之后通过反复进行同样的处理，形成另外的两种颜色的着色层(例如绿色层和蓝色层)，从而形成彩色滤光片。
接着，在形成有彩色滤光片的基板上，通过溅射法，形成例如包含ITO或IZO等的透明导电膜，形成共用电极。之后，在形成有共用电极的基板上，通过旋转涂敷法，涂敷正的苯酚酚醛清漆(phenolnovolak)类的感光性树脂，并且使该涂敷膜隔着光掩模进行曝光之后进行显影，由此对该涂敷膜进行图案化，从而形成感光间隔物。
这样，就能够制造对置基板50。
<贴合工序>
首先，在TFT基板10的表面，通过印刷法涂敷聚酰亚胺树脂，之后，对该涂敷膜进行烧制处理，并且根据需要进行研磨处理，由此形成取向膜55。另外，在对置基板50的表面，也与TFT基板10的情况同样地形成取向膜56。
接着，使用分配器(dispenser)等，在设置有取向膜56的对置基板50的表面，将由具有紫外线硬化性和热硬化性的并用型树脂等构成的密封件51描绘为矩形框状。接着，向对置基板50的密封件51的内侧区域，滴下规定量的液晶材料。
并且，在减压状态下，将滴有液晶材料的对置基板50与设置有取向膜55的TFT基板10贴合，之后，通过将该贴合的贴合体置于在大气压下，对贴合体的表面进行加压。进一步，在这个状态下，对贴合体的密封件51照射紫外(UV：Ultra Violet)线，使密封件51暂时硬化之后，对该贴合体进行加热，由此使密封件51正式硬化，从而使TFT基板10与对置基板50粘接。
之后，在贴合体的两个表面，即相互粘接的TFT基板10和对置基板50的外表面，分别贴合偏光板57、58。
<安装工序>
在偏光板57、58贴合而成的贴合体中的端子区域10a，配置有ACF之后，通过使各栅极驱动器IC芯片53和各源极驱动器IC芯片54隔着该ACF与端子区域10a热压接，由此安装到上述贴合体。
通过以上的工序，能够制造液晶显示装置S。
-实施方式1的效果-
根据该实施方式1，由于具有各源极配线13sl和各源极电极13sd以及各漏极电极13dd整体配置在各氧化物半导体层12sl上的结构，因此，不会因氧化物半导体层12sl在形成时被中断而使源极电极13sd与漏极电极13dd连接不良，并且能够使这两个电极13sd、13dd与氧化物半导体层12sl可靠连接。
而且，该实施方式1中的TFT基板10，能够通过以下操作来制造，即，使用一个中间色调掩模或灰度色调掩模(多灰度等级掩模)兼任用于形成源极配线13sl和源极电极13sd以及漏极电极13dd的光掩模和用于形成氧化物半导体层12sl的光掩模，并且能够使用一个中间色调掩模或灰度色调掩模(多灰度等级掩模)兼任用于形成栅极配线18gl和栅极电极18gd的光掩模和用于形成像素电极16pd。
因此，在能够正常工作的状态下，能够可靠地得到使用了氧化物半导体的具有良好特性的TFT20，并且能够使用较少数量的例如三个光掩模，低成本地制造具有该TFT20的TFT基板10。结果，能够使TFT基板10和液晶显示装置S低成本化，而不降低制造效率和成品率。
《实施方式1的变形例》
图16(a)～(c)是表示实施方式1的变形例中的源极配线13sl的端子部结构的截面图。图17是表示实施方式1的变形例中的栅极配线18st的端子部结构的截面图。
在上述实施方式1中，源极端子部13st经接触孔15h与设置在栅极绝缘膜15上的源极连接电极18st连接，但不限于此，也可以如图16(a)所示，源极端子部13st直接构成用于以一部分从形成在栅极绝缘膜15的接触孔15h露出的状态与源极驱动器IC芯片54电连接的电极，而不经其它电极引出至栅极绝缘膜15上。
另外，在上述实施方式1中参照的图4(b)中，图示的是接触孔15h形成为使源极端子部13st的一部分露出的结构，但是该接触孔15h也可以形成为使源极端子部13st全部露出，还可以进一步使整体从栅极绝缘膜15露出的源极端子部13st，如图16(b)所示，直接构成用于与源极驱动器IC芯片54电连接的电极。
并且除此之外，如图16(c)所示，源极连接电极18st也可以仅包括透明导电层16s。
另外，在上述实施方式1中参照的图4(c)中，图示的是在栅极绝缘膜15上形成有栅极端子部18gt的结构，但是，如图17所示，该栅极端子部18gt也可以直接形成在绝缘性基板11上。
《发明的实施方式2》
图18是表示该实施方式2中的TFT基板10的一个像素和各配线的端子部的结构的平面图。图19(a)是表示图18的A-A线的截面结构的截面图，图19(b)是表示图18的B-B线的截面结构的截面图，图19(c)是表示图18的C-C线的截面结构的截面图。在本实施方式中，除了TFT基板10的结构与上述实施方式1不同之外，均与上述实施方式1相同，因此，只对结构不同的TFT基板10进行说明。其中，在以下的实施方式中，对与图1～图15相同的结构部分标注相同符号，省略其详细的说明，说明具体可参照上述实施方式1。
在该实施方式2中，如图18和图19所示，各栅极配线18gl和各栅极电极18gd以及栅极绝缘膜15在绝缘性基板11上的同一部位形成为以同一形状相互重叠。根据该结构，如后所述，使用一个光掩模就能够形成各栅极配线18gl和各栅极电极18gd以及栅极绝缘膜15。
如图19(b)所示，源极端子部13st被与像素电极16pd由相同材料构成的岛状的源极连接电极16st覆盖。另一方面，如图19(c)所示，栅极端子部18gt在栅极绝缘膜15上露出，直接构成用于与栅极驱动器IC芯片53电连接的电极。
-制造方法-
接着，参照图20和图21举出一个例子说明本实施方式的TFT基板10的制造方法。图20和图21是表示第二图案化工序的图19对应部位的截面图。本实施方式的TFT基板制造工序包括第一图案化工序至第四图案化工序。其中，第一图案化工序和第二图案化工序与上述实施方式1相同，因此省略其详细说明。
<第三图案化工序>
在形成有源极配线13sl和源极电极13sd以及漏极电极13dd的基板上，通过CVD法，形成例如包含氧化硅(SiOx)、氮化硅(SiNx)或氧化氮化硅(SiOxNy(x＞y))的绝缘膜、或它们的层叠膜(例如厚度为100nm～500nm左右)，作为栅极绝缘膜15。
接着，在栅极绝缘膜15上，通过溅射法，作为第二导电膜的遮光金属膜18(例如厚度为50nm～300nm左右)，依次形成例如由铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属、它们的合金或氮化物构成的金属膜或它们的层叠膜，从而如图20所示，形成包括上述栅极绝缘膜15和遮光金属膜18的第二层叠膜19。
接着，在第二层叠膜19的栅极配线和栅极电极的形成部位，使用第二光掩模形成第三抗蚀剂图案。之后，以该第三抗蚀剂图案为掩模，对第二层叠膜19有选择地进行刻蚀并进行图案化，之后，通过抗蚀剂剥离液或灰化等去除第三抗蚀剂图案，由此，如图21所示，在绝缘性基板11上的同一部位以同一形状相互重叠的方式形成各栅极配线18gl和各栅极电极18gd以及栅极绝缘膜15，并且构成各TFT20。此时，遮光金属膜18和栅极绝缘膜15既可以通过同时刻蚀来统一地进行图案化，也可以通过从上侧层依次进行刻蚀，来连续地进行图案化。
<第四图案化工序>
形成有栅极配线18gl和栅极电极18gd的基板上，通过溅射法，形成例如包含ITO或IZO等的作为第三导电膜的透明导电膜16(例如厚度为50nm～200nm左右)。
接着，在透明导电膜16上的像素电极的形成部位，使用第三光掩模形成第四抗蚀剂图案。之后，通过以该第四抗蚀剂图案为掩模有选择地对透明导电膜16进行刻蚀而进行图案化，形成各像素电极16pd，并且构成各保持电容元件21。然后，通过抗蚀剂剥离液或灰化等去除第四抗蚀剂图案。
这样，使用三个光掩模就能够制造TFT基板10。
-实施方式2的效果-
根据该实施方式2，由于构成为：各栅极配线18gl和各栅极电极18gd与栅极绝缘膜15形成为在绝缘性基板11上的同一部位以同一形状相互重叠，因此，能够统一地或连续地，集中形成各栅极配线18gl和栅极电极18gd以及栅极绝缘膜15这样的互不相同的层的结构。因此，与上述实施方式1同样，能够使用较少数量的光掩模例如三个光掩模，低成本地制造TFT基板10，结果能够使TFT基板10以及液晶显示装置S低成本化。除此之外，能够得到与上述实施方式1同样的效果。
《实施方式2的变形例》
图22是表示实施方式2的变形例中的源极配线13sl的端子部结构的截面图。图23是表示实施方式2的变形例中的栅极配线18gl的端子部结构的截面图。
在上述实施方式2中，源极端子部13st被源极连接电极16st覆盖，但是，也可以如图22所示，源极端子部13st直接构成用于与源极驱动器IC芯片54电连接的电极，而不被其它电极覆盖。
另外，在上述实施方式2中，栅极端子部18gt在栅极绝缘膜15上露出，但是也可以如图23所示，栅极端子部18gt被与像素电极16pd由相同的材料构成的岛状的栅极连接电极16gt覆盖。
《其它实施方式》
在上述实施方式1和2中，举例说明了透射型的液晶显示装置S，但本发明不限于此，也能够适用于半透射型或反射型的液晶显示装置S。
本发明中的半透射型的液晶显示装置例如具有在上述实施方式1或2的TFT基板10中，在各像素电极(透明导电层)16pd的一部分层叠有反射导电层的结构。反射导电层例如由铝(Al)或银(Ag)等反射金属材料构成。
在上述实施方式1的TFT基板10中，在各像素电极16pd上具有反射导电层的半透射型液晶显示装置，能够通过以下操作制造，即，在上述实施方式1的第四图案化工序中，以像素电极的形成部位的一部分也比其它部位厚的方式形成第四抗蚀剂图案32，在第五图案化工序中，通过使第四抗蚀剂图案32退去，还在各像素电极16pd上的一部分形成第五抗蚀剂图案33，并且以该第五抗蚀剂图案33为掩模进行蚀刻，对第二导电层17a进行图案化，从而在各像素电极16pd上的一部分形成反射导电层。另外，除此之外，也可以在实施方式1的第五图案化工序之后，与栅极配线18gl和像素电极16pd分开地通过光刻法形成反射导电层。
在上述实施方式2的TFT基板10中在各像素电极(透明导电层)16pd上具有反射导电层的半透射型液晶显示装置能够通过以下操作来制造，即，在上述实施方式2的第四图案化工序之后，在各像素电极16pd上的一部分利用光刻法形成反射导电层。
本发明的反射型液晶显示装置中，例如在上述实施方式1或2的TFT基板10中，各像素电极16pd由铝(Al)或银(Ag)等反射导电材料构成，代替透明导电材料。
在上述实施方式1或2的TFT基板10中，各像素电极16pd由反射金属材料构成的反射型液晶显示装置，能够通过以下操作来制造，即，在上述实施方式1或2的第四图案化工序中，形成包含铝(Al)或银(Ag)等的反射导电膜来代替透明导电膜16，并且与透明导电膜16同样地对该反射导电膜进行图案化。
另外，除此之外，本发明也能够适用于有机EL(ElectroLuminescence：电致发光)显示装置、等离子体显示装置等其它显示装置，而不限于液晶显示装置，只要是具有TFT的电子设备，就能够广泛适用。
以上，说明了本发明的优选实施方式及其变形例，但本发明的技术范围不限于上述实施方式及其变形例。上述实施方式和变形例是示例性的，本领域技术人员应该理解，上述各结构部件或各处理工艺的组合还能够具有各种各样的变形例，并且这样的变形例也在本发明的范围内。
工业上的可利用性
如以上所说明，本发明适用于TFT基板和具有TFT基板的显示装置以及TFT基板的制造方法，特别适用于要求以能够正常工作的状态可靠得到使用了氧化物半导体的具有良好特性的TFT，并且使用较少数量的光掩模以低成本制造具有该TFT的TFT基板的、TFT基板和具有该TFT基板的显示装置以及TFT基板的制造方法。
附图符号
S 液晶显示装置
10  TFT基板(薄膜晶体管基板)
11  绝缘性基板(基底基板)
12sl  氧化物半导体层
13sl  源极配线
13sd  源极电极
13dd  漏极电极
15  栅极绝缘膜
16pd  像素电极
16g  透明导电层
17g  遮光金属膜
18gl  栅极配线
18gd  栅极电极
20  TFT(薄膜晶体管)
30  第一抗蚀剂图案
31  第二抗蚀剂图案
32  第四抗蚀剂图案
33  第五抗蚀剂图案

Claims (8)

1.一种薄膜晶体管基板，其特征在于：
所述薄膜晶体管基板包括：
基底基板；
在所述基底基板上以相互平行地延伸的方式设置的多个源极配线；
在与所述各源极配线交叉的方向上以相互平行地延伸的方式设置的多个栅极配线；和
在所述各源极配线与所述各栅极配线的每个交叉部设置的薄膜晶体管和像素电极，
所述各薄膜晶体管包括：
由氧化物半导体构成的半导体层；
在该半导体层上相互分离地设置的源极电极和漏极电极；
覆盖这些源极电极与漏极电极之间的半导体层部分的栅极绝缘膜；和
隔着该栅极绝缘膜与所述半导体层重叠的栅极电极，
所述各源极电极与所对应的所述源极配线形成为一体，所述各栅极电极与所对应的所述栅极配线形成为一体，所述各半导体层还延伸至所对应的所述源极配线的下层，
所述各源极配线和各源极电极以及各漏极电极整体配置在所述各半导体层上。
2.如权利要求1所述的薄膜晶体管基板，其特征在于：
所述各像素电极与所对应的所述薄膜晶体管的漏极电极表面连接，
所述各栅极配线和各栅极电极具有多个导电层层叠而成的层叠结构，该多个导电层包括与所述各像素电极由相同材料构成的导电层。
3.如权利要求1所述的薄膜晶体管基板，其特征在于：
所述各栅极配线和各栅极电极以及所述栅极绝缘膜形成为在所述基底基板上的同一部位以同一形状相互重叠。
4.如权利要求1～3中任一项所述的薄膜晶体管基板，其特征在于：
所述各半导体层由铟镓锌氧化物类的氧化物半导体构成。
5.一种显示装置，其特征在于：
包括权利要求1～4中任一项所述的薄膜晶体管基板。
6.一种薄膜晶体管基板的制造方法，其特征在于：
所述制造方法是制造权利要求1所述的薄膜晶体管基板的方法，
所述制造方法包括：
第一图案化工序，在所述基底基板上依次形成由氧化物半导体构成的半导体膜和第一导电膜而形成第一层叠膜，在该第一层叠膜的半导体层形成部位，使用多灰度等级掩模作为第一光掩模，形成源极配线和源极电极以及漏极电极的形成部位比其它部位厚的第一抗蚀剂图案，之后，以该第一抗蚀剂图案为掩模对所述第一层叠膜进行图案化，由此形成所述各源极配线和被与该各源极配线一体的第一导电层覆盖的所述各半导体层；和
第二图案化工序，通过使所述第一抗蚀剂图案退去，使所述源极电极和漏极电极的形成部位以外的第一导电层部分露出，并且仅在所述各源极配线上以及源极电极和漏极电极的形成部位，残留抗蚀剂图案而形成第二抗蚀剂图案，之后，以该第二抗蚀剂图案为掩模对所述第一导电层进行图案化，由此形成所述各源极电极和各漏极电极，
在所述第一图案化工序和第二图案化工序之后，形成所述栅极绝缘膜、各栅极配线和各栅极电极以及各像素电极。
7.如权利要求6所述的薄膜晶体管基板的制造方法，其特征在于，包括：
第三图案化工序，在所述第二图案化工序之后，以覆盖所述各半导体层、各源极配线和各源极电极以及各漏极电极的方式形成所述栅极绝缘膜，在该栅极绝缘膜的与所述各漏极电极的至少一部分重叠的部位以外的部分，使用第二光掩模形成第三抗蚀剂图案，之后，以该第三抗蚀剂图案为掩模对所述栅极绝缘膜进行图案化，由此在该栅极绝缘膜形成到达所述各漏极电极的接触孔；
第四图案化工序，以覆盖所述栅极绝缘膜的方式依次形成第二导电膜和第三导电膜而形成第二层叠膜，在该第二层叠膜的栅极配线和栅极电极以及像素电极的形成部位，使用多灰度等级掩模作为第三光掩模，形成栅极配线和栅极电极的形成部位比其它部位厚的第四抗蚀剂图案，之后，以该第四抗蚀剂图案为掩模对所述第二层叠膜进行图案化，由此形成所述各栅极配线和各栅极电极以及在被第二导电层覆盖的状态下经所述接触孔与漏极电极连接的所述各像素电极；和
第五图案化工序，通过使所述第四抗蚀剂图案退去，使所述各像素电极上的第二导电层露出，并且仅在所述各栅极配线和各栅极电极上残留抗蚀剂图案而形成第五抗蚀剂图案，之后，以该第五抗蚀剂图案为掩模去除所述第二导电层，由此使所述各像素电极露出。
8.如权利要求6所述的薄膜晶体管基板的制造方法，其特征在于，包括：
第三图案化工序，在所述第二图案化工序之后，以覆盖所述各半导体层、各源极配线和各源极电极以及各漏极电极的方式依次形成栅极绝缘膜和第二导电膜而形成第二层叠膜，在该第二层叠膜的栅极配线和栅极电极的形成部位，使用第二光掩模形成第三抗蚀剂图案，之后，以该第三抗蚀剂图案为掩模对所述第二层叠膜进行图案化，由此在所述基底基板上的同一部位按照以同一形状相互重叠的方式形成所述各栅极配线和各栅极电极以及所述栅极绝缘膜；和
第四图案化工序，以覆盖所述各栅极配线和各栅极电极以及栅极绝缘膜的方式形成第三导电膜，在该第三导电膜的像素电极形成部位，使用第三光掩模形成第四抗蚀剂图案，之后，以该第四抗蚀剂图案为掩模对第三导电膜进行图案化，由此形成所述各像素电极。
CN201180055568.8A 2010-11-17 2011-11-10 薄膜晶体管基板、具有它的显示装置和薄膜晶体管基板的制造方法 Active CN103222037B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-257067 2010-11-17
JP2010257067 2010-11-17
PCT/JP2011/006295 WO2012066755A1 (ja) 2010-11-17 2011-11-10 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法

Publications (2)

Publication Number Publication Date
CN103222037A true CN103222037A (zh) 2013-07-24
CN103222037B CN103222037B (zh) 2014-10-29

Family

ID=46083707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180055568.8A Active CN103222037B (zh) 2010-11-17 2011-11-10 薄膜晶体管基板、具有它的显示装置和薄膜晶体管基板的制造方法

Country Status (5)

Country Link
US (1) US8580623B2 (zh)
JP (1) JP5275524B2 (zh)
KR (1) KR101357480B1 (zh)
CN (1) CN103222037B (zh)
WO (1) WO2012066755A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890386A (zh) * 2018-09-11 2020-03-17 夏普株式会社 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置
CN113474830A (zh) * 2019-02-27 2021-10-01 夏普株式会社 显示装置及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014021249A1 (ja) * 2012-08-02 2014-02-06 シャープ株式会社 半導体装置およびその製造方法
KR102067669B1 (ko) * 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI618252B (zh) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
TWI663726B (zh) * 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004355022A (ja) * 1992-11-04 2004-12-16 Seiko Epson Corp 表示装置
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP2010074148A (ja) * 2008-08-20 2010-04-02 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
CN101826521A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3615556B2 (ja) 1992-11-04 2005-02-02 セイコーエプソン株式会社 アクティブマトリックス基板とその製造方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR101137865B1 (ko) * 2005-06-21 2012-04-20 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
JP5221082B2 (ja) * 2007-08-28 2013-06-26 三菱電機株式会社 Ｔｆｔ基板
KR101392276B1 (ko) * 2007-10-31 2014-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2010129556A (ja) 2008-11-25 2010-06-10 Dainippon Printing Co Ltd トランジスタ素子およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004355022A (ja) * 1992-11-04 2004-12-16 Seiko Epson Corp 表示装置
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP2010074148A (ja) * 2008-08-20 2010-04-02 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
CN101826521A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890386A (zh) * 2018-09-11 2020-03-17 夏普株式会社 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置
CN110890386B (zh) * 2018-09-11 2023-08-25 夏普株式会社 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置
CN113474830A (zh) * 2019-02-27 2021-10-01 夏普株式会社 显示装置及其制造方法

Also Published As

Publication number Publication date
JPWO2012066755A1 (ja) 2014-05-12
KR20130070656A (ko) 2013-06-27
JP5275524B2 (ja) 2013-08-28
KR101357480B1 (ko) 2014-02-03
US20130234137A1 (en) 2013-09-12
WO2012066755A1 (ja) 2012-05-24
CN103222037B (zh) 2014-10-29
US8580623B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
CN103222037B (zh) 薄膜晶体管基板、具有它的显示装置和薄膜晶体管基板的制造方法
KR101363555B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US20170090229A1 (en) Semiconductor device, display device and method for manufacturing semiconductor device
US20160197107A1 (en) Thin film transistor substrate having metal oxide semiconductor and manufacturing the same
US9646523B2 (en) Display device having pixel electrode and common electrode on one display panel and manufacturing method thereof
CN107093583A (zh) 一种阵列基板及其制备方法、显示装置
KR20150076405A (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
US11302718B2 (en) Active matrix substrate and production method therefor
CN109952532B (zh) 阵列基板、显示装置和制造阵列基板的方法
CN111722446B (zh) 有源矩阵基板的制造方法
US11721704B2 (en) Active matrix substrate
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
US20230307465A1 (en) Active matrix substrate and method for manufacturing same
KR20170080047A (ko) 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법
EP3754637B1 (en) Pixel unit, array substrate and display device
CN109698205B (zh) 有源矩阵基板及其制造方法
US8357937B2 (en) Thin film transistor liquid crystal display device
KR20160001851A (ko) 평판 표시장치용 박막 트랜지스터 어레이 기판
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
US20190198679A1 (en) Thin film transistor substrate, liquid crystal display device including same, and method for producing thin film transistor substrate
US20150048360A1 (en) Semiconductor device and semiconductor device manufacturing method
KR20150061256A (ko) 화소 박막트랜지스터와 구동 박막트랜지스터를 포함하는 표시기판 및 그 제조방법
US20160322470A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20180004860A (ko) 표시 기판 및 이의 제조 방법
KR20160062322A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant