CN103210456A - 陶瓷器件和用于制造陶瓷器件的方法 - Google Patents
陶瓷器件和用于制造陶瓷器件的方法 Download PDFInfo
- Publication number
- CN103210456A CN103210456A CN2011800424412A CN201180042441A CN103210456A CN 103210456 A CN103210456 A CN 103210456A CN 2011800424412 A CN2011800424412 A CN 2011800424412A CN 201180042441 A CN201180042441 A CN 201180042441A CN 103210456 A CN103210456 A CN 103210456A
- Authority
- CN
- China
- Prior art keywords
- ceramic component
- pathway electrode
- electrode
- pathway
- described ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/1006—Thick film varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
陶瓷器件(100)包括基体(101),所述基体(101)具有两个安装在其上的连接接触部(102、103)。该器件(100)具有第一(104)和第二(105)纵向延伸的通路电极,它们分别与连接接触部(102、103)之一耦合。在纵向方向上投影时,第一(104)和第二(105)通路电极分别具有延伸的面(106、107)。为了制造,多个陶瓷层(117、118、119)堆叠成构成基体(101)的层堆,并且两个通路电极(104、105)垂直于层序列地被置入到层堆中。
Description
技术领域
本发明涉及陶瓷器件、例如压敏电阻器,以及涉及用于制造此类器件的方法。
背景技术
为了保护高频电路免受由于静电放电造成的损坏,可以使用压敏电阻器。在此类电子构件中,电阻取决于电压,并且高于特定的阈电压会突然变小。由此,在施加高电压情况下的负荷可以经由压敏电阻器引开。
传统的多层压敏电阻器具有外部连接接触部,梳子状的内电极从这些外部连接接触部延伸到陶瓷基体中。例如在DE19931056中示出了此类多层压敏电阻器。
此类构件的电容不能被任意减少,因为尤其是外电极在具有高介电常数的陶瓷基体情况下会导致比较高的总电容值。此外,安置梳子状的内电极(例如借助于丝网印刷法)时的精确性会受到限制,由此在构件的电容中会形成公差。这还例如适用于陶瓷基体的各层的受过程决定的波动,所述陶瓷基体例如是陶瓷薄膜。
发明内容
值得期待的是说明一种陶瓷器件,它具有小的电容,并且在该陶瓷器件中受制造决定的公差可以得到平衡。此外,值得期待的是说明一种用于制造此类陶瓷器件的方法。
在本发明的实施方式中,陶瓷器件包括基体,该基体具有两个安装在该基体上的连接接触部。此外,该陶瓷器件包括第一和第二纵向延伸的通路电极,它们分别与一个连接接触部耦合。第一和第二通路电极分别在纵向方向上投影时具有延伸的面。
通过借助于通路电极来接触陶瓷器件的内部区域可以将陶瓷器件的电容设置得非常小。该陶瓷器件尤其是具有<3 pF的电容。
在一实施方式中,第一通路电极的投影和第二通路电极的投影分别在纵向方向上重叠在共同的投影平面上。尤其是投影的投影重叠部分比投影未重叠部分大。在其它实施方式中,在共同的投影平面上第一通路电极的投影的面比第二通路电极的投影的面小。在投影平面上,第一通路电极的投影布置在第二通路电极的投影内部。因此可以平衡受制造决定的公差。
在本发明的一实施方式中,用于制造陶瓷器件的方法包括将多个陶瓷层堆叠成层堆,该层堆构成陶瓷器件的基体。两个通路电极垂直于层序列地从层堆的两个位置相对的侧面被置入到层堆中。两个连接接触部被安装到层堆上,使得连接接触部分别与一个通路电极电气耦合。在实施方式中,为了置入通路电极,在层堆中冲压出凹槽,并且利用导电材料填充这些凹槽。
因此,可以制造一种陶瓷器件,它具有小的电容,并且在该陶瓷器件中受制造决定的公差可以得到平衡。
附图说明
其他优点、特征和改进方案从以下结合附图阐述的实施例中得出。在附图中,相同的、类型相同的和作用相同的元件配以相同的附图标记。示出的元件和它们彼此的尺寸比例原则上并不视为按照比例的,更确切地说,各元件—例如层或区域—为了更好的展示性和/或更好的理解而被尺寸夸张地较厚或较大地示出。
其中:
图1A和1B示出了按照一实施方式的陶瓷器件的示意图;
图2示出了按照另一实施方式的陶瓷器件的示意图;
图3示出了按照另一实施方式的陶瓷器件的示意图;
图4A和4B示出了按照一实施方式的陶瓷器件的示意图;
图5A和5B示出了按照一实施方式的陶瓷器件的示意图;
图6示出了按照一实施方式的陶瓷器件的示意图;
图7示出了按照一实施方式的透视显示的陶瓷器件的示意性透视图;
图8示出了具有四个连接接触部的陶瓷器件的示意图;和
图9示出了按照一实施方式具有八个连接接触部的陶瓷器件的示意图。
具体实施方式
图1A以横截面视图示出了陶瓷器件100。该陶瓷器件具有基体101,它由陶瓷层构成。在两个位置相对的侧面126、127上分别安装有用于与器件100电子接触的连接接触部102、103。纵向延伸的通路电极104从侧面126开始延伸到基体101中。另一通路电极105从侧面127开始延伸到基体101中。通路电极一直伸展到有源区域125处,在该有源区域125中例如布置有压敏电阻器陶瓷。通路电极104和105分别在端部具有垂直于纵向方向延伸的面106和107,所述端部分别背离连接接触部102和103,连接接触部102和103分别与通路电极104和105电气耦合。
基体101的陶瓷层布置成层堆。这些层在图1的Y方向上平面式延伸和在图1的X方向上彼此重叠地堆叠。这些层垂直于连接接触部102、103的平面式延伸地彼此重叠布置。通路电极104和105垂直于层堆的堆叠方向地延伸。通路电极104和105穿过多个陶瓷层、尤其是多于两个陶瓷层。
图1B示出了图1A的器件沿着平面A-A′的剖面图。在通路电极的纵向方向上投影到投影平面时、例如投影到平面A-A′时,面106和面107具有彼此重叠的区域。投影优选完全重叠,如在图1B中示出的。通路电极104和通路电极105垂直于纵向拓宽的直径115是同样大的。
在示出的实施例中,在两个通路电极104和105的投影平面上的投影面积是同样大的。通路电极104和105的投影面积例如分别约在3500 μm2和6500 μm2之间。当投影具有圆形形状时,这与约65 μm至约90 μm的直径相应。
当通路电极104和105例如具有圆柱体形状时,通路电极的投影分别是圆形的。圆柱体形状的底面和覆盖面与通路电极104的面106和通路电极的面向连接接触部102的面相应。在实施方式中,通路电极具有圆柱体形状,然而,它们也可以具有其它形状、例如椭圆的底面或矩形的底面。
与陶瓷器件的电气功能、尤其是压敏电阻器功能优先相关的区域125布置在通路电极104和105的面106和107之间。因此可以减少公差范围、例如构件的电容的公差范围,并且公差范围例如基本上仅还取决于面106和107之间距离的波动。
在陶瓷层彼此重叠地布置后,通路电极被置入层堆中。例如通路电极被冲压到层堆中,并且接着利用导电材料、例如膏进行填充。
图2示出了器件100的另一实施例。与图1A和1B的视图不同,通路电极104和105具有彼此间不同的直径115和116。在纵向方向上投影时,通路电极105的面积比通路电极104的面积大。两个通路电极优选是同轴的。尤其是具有较小的面积的投影完全在具有较大的面积的投影的内部。至少,两个投影的彼此重叠的部分比彼此未重叠的部分大。
因为电极105垂直于纵向拓宽方向地比通路电极104延伸得更多,因此减少了对器件的电气特性的影响,这些影响由于通路电极相对于彼此的位移出现。在两个通路电极104和105彼此间的垂直于纵向拓宽方向的相对位移情况下,通路电极104在纵向方向上的投影也位于通路电极105的投影的内部。在此,器件的电容特性优先由具有垂直于纵向方向的较小延伸的通路电极104确定。
图3示出了器件100的另一实施方式。与前面的图不同,该器件100具有另一通路电极108,它布置在通路电极104和通路电极105之间。附加的通路电极108优选布置成与通路电极104和105同轴。在通路电极的纵向拓宽方向上投影时,三个通路电极104、105和108的投影重叠、优选完全重叠。在通路电极104的面106和通路电极108的位置相对的面109之间布置有压敏电阻陶瓷。在通路电极105的面107和通路电极108的位置相对的面110之间布置有包括压敏电阻陶瓷的另一层。
通过两个有源区域的串联布置,一个在通路电极104和通路电极108之间以及一个在通路电极108和通路电极105之间,器件的电容被减小。
图4A和4B示出了器件100的另一实施方式,在所述器件100中,与前面的实施例不同,两个通路电极分别与一个连接接触部耦合。通路电极104和另一通路电极111与连接接触部102电气耦合。通路电极105和另一通路电极112与连接接触部103电气耦合。
通路电极104和111或105和112走向设置成相同,优选平行,从相应的连接接触部开始在纵向方向上延伸到基体101的内部直到有源区域。
在图4B中示出了沿着图4A的平面A-A′的剖面图。通路电极105和112的到平面A-A′上的投影虚线式地示出。通路电极104和112的投影分别包围通路电极104和通路电极111的横截面。通路电极104和105或111和112的投影分别完全地重叠。通路电极104或111的具有较小面积的投影,分别完全地布置在通路电极104或111的投影内部。
在图5A和5B示出了器件100的另一实施方式,在该器件100中基体包括彼此不同的介电常数的材料。
基体101的面向连接接触部102并与其具有共同接触面(侧面126)的区域117比起基体101的区域118具有更小的介电常数,区域118在远离连接接触部102的方向上连接到区域117。基体101的面向连接接触部103并与其具有共同接触面(侧面127)的区域119比起区域118再次具有更小的介电常数、优选具有与区域117相同的介电常数。区域117和119的材料120比起区域118的材料121具有更小的介电常数。区域117或区域119例如具有约为εr =5的介电常数。区域117和119的介电常数越小,器件的穿过连接接触部的电容越小。区域117、118和119分别由多个陶瓷层构成。区域117、118和119的陶瓷层垂直于通路电极的纵向方向彼此重叠地堆叠。
通过在与连接接触部邻接的区域117和119中以及在有源区域125和通路电极104和105的端面106和107位于其中的区域118中使用具有不同介电常数的材料,器件100具有小的电容、尤其是<5 pF的电容、优选<3 pF的电容。因为通路电极104和105在区域117和119中被具有小的介电常数的材料120包围,因此可以减少来自区域117和119的电气散射效应。为了减少、优选阻止具有较大和较小介电常数的层之间的化学反应,区域118构成为更厚。尤其是通路电极的一部分被布置在区域118中。
图5B示出了沿着图5A的平面A-A′的剖面图。通路电极105沿着平面A-A′被具有比较小的介电常数的材料120包围。
图6示出了器件100的另一实施例,在该器件100中,通路电极104和105分别沿着它们的纵向拓宽方向具有垂直于纵向拓宽方向的不同的延伸。在分别与连接接触部102和103邻接的区域117和119中,通路电极105的被材料120包围的区域123比起通路电极105的连接区域124具有更大的垂直于纵向拓宽的延伸。尤其是区域124具有直径115和区域123具有直径122,直径122比直径115大。
通过通路电极104或通路电极105的具有比较大的延伸的区域123,通路电极104和105可以分别良好地电气耦合到相应的连接接触部102和103。为了屏蔽和为了将器件的电容保持地很小,区域123布置在材料120中。在具有材料121的区域118中,该材料121比材料120具有更大的介电常数,与区域123中的相比通路电极以更小的横截面构成。
图7以透视图示出了器件100。该器件例如具有二氧化锆、ZnO-BI和/或ZnO-PR作为压敏电阻陶瓷。在其它实施方式中,该器件可以包括电容器材料、尤其是C0G、X7R、Z5U、Y5V和/或HQM。
图8以透视图示出了器件100的另一实施方式,在该器件100中,在基体101处布置有四个连接接触部。在基体101的侧面127处布置有两个连接接触部103。在位置相对的侧面126处布置有两个连接接触部102。对于每个连接接触部,一个通路电极在位置相对的连接接触部方向上延伸穿过部分基体。按照图8的实施方式的器件100例如具有≤5.12 mm2的器件面积、优选为2.5 mm2的器件面积。
图9示出了按照另一实施方式具有八个连接接触部102或103的器件100。对于每个侧面126或127布置有四个连接接触部102或103。对于每个连接接触部,一个通路电极延伸到基体101的内部。在其它实施方式中,对于每个连接接触部,多个通路电极、例如两个通路电极延伸到基体101的内部。按照图9的实施方式的器件100例如具有≤ 8mm2的器件面积、尤其是为5.12 mm2的器件面积。
利用图8和9的实施方式构成压敏电阻器阵列,它包括多个单独的压敏电阻器。
本发明并不受到根据实施例的描述的限制。更确切地说,本发明包括每一新特征以及特征的每种组合,尤其是在专利权利要求书中所含的特征的每种组合,即使该特征或组合本身未在专利权利要求书或实施例中明确进行说明。
Claims (13)
1.一种陶瓷器件,包括:
- 基体(101),具有两个安装在所述基体上的连接接触部(102、103),
- 第一(104)和第二(105)纵向延伸的通路电极,它们分别与连接接触部(102、103)之一耦合,
- 其中第一(104)和第二(105)通路电极分别在纵向方向上投影时具有延伸的面(106、107)。
2.根据权利要求1所述的陶瓷器件,在所述陶瓷器件中,第一通路电极(104)的投影和第二通路电极(105)的投影至少部分重叠。
3.根据权利要求1或2所述的陶瓷器件,在所述陶瓷器件中,投影的面(106、107)是同样大的。
4.根据权利要求1或2所述的陶瓷器件,在所述陶瓷器件中,第一通路电极(104)的投影的面(106)比第二通路电极(105)的投影的面(107)小。
5.根据权利要求1至4之一所述的陶瓷器件,在所述陶瓷器件中,第一(104)和第二(105)通路电极分别具有圆柱体形状。
6.根据权利要求1至5之一所述的陶瓷器件,在所述陶瓷器件中,通路电极(104、105)之一具有带有第一直径(122)的第一区域(123),以及带有与第一直径(122)不同的第二直径(115)的第二区域(124)。
7.根据权利要求1至6之一所述的陶瓷器件,在所述陶瓷器件中,基体(101)具有两个具有彼此不同的介电常数的区域(117、118)。
8.根据权利要求7所述的陶瓷器件,在所述陶瓷器件中,基体(101)的面向连接接触部(102、103)的区域(117、119)分别比布置在各自面向所述连接接触部(102、103)的区域(117、119)之间的区域(118)具有更小的介电常数。
9.根据权利要求8所述的陶瓷器件,只要该权利要求回引权利要求6,在所述陶瓷器件中,第一直径(122)比第二直径(115)大,并且通路电极(104、105)的第一区域(123)包围基体(101)的具有较小的介电常数的区域(117、119)。
10.根据权利要求1至9之一所述的陶瓷器件,在所述陶瓷器件中,在第一(104)和第二(105)通路电极的背离连接接触部(102、103)的端部之间布置有另一通路电极(108)。
11.根据权利要求1至10之一所述的陶瓷器件,在所述陶瓷器件中,在第一(104)和第二(105)通路电极之间布置有压敏电阻陶瓷(125)。
12.一种用于制造陶瓷器件的方法,包括:
- 将多个陶瓷层(117、118、119)堆叠成层堆,所述层堆构成陶瓷器件的基体(101),
- 将两个通路电极(104、105)垂直于层序列地从层堆的两个位置相对的侧面置入到层堆中,
- 将两个连接接触部(102、103)安装到层堆上,使得连接接触部(102、103)分别与通路电极(104、105)之一电气耦合。
13.根据权利要求12所述的方法,在所述方法中,通路电极(104、105)的置入包括:
- 分别在层堆(101)中冲压出凹槽;
- 利用导电材料填充凹槽。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102010036270.0A DE102010036270B4 (de) | 2010-09-03 | 2010-09-03 | Keramisches Bauelement und Verfahren zur Herstellung eines keramischen Bauelements |
DE102010036270.0 | 2010-09-03 | ||
PCT/EP2011/065049 WO2012028659A2 (de) | 2010-09-03 | 2011-08-31 | Keramisches bauelement und verfahren zur herstellung eines keramischen bauelements |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103210456A true CN103210456A (zh) | 2013-07-17 |
CN103210456B CN103210456B (zh) | 2016-08-10 |
Family
ID=44651704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180042441.2A Active CN103210456B (zh) | 2010-09-03 | 2011-08-31 | 陶瓷器件和用于制造陶瓷器件的方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP2612333B1 (zh) |
JP (1) | JP5716092B2 (zh) |
CN (1) | CN103210456B (zh) |
DE (1) | DE102010036270B4 (zh) |
WO (1) | WO2012028659A2 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105493211A (zh) * | 2013-09-02 | 2016-04-13 | 株式会社村田制作所 | 可变电容元件 |
CN107112102A (zh) * | 2015-05-07 | 2017-08-29 | 摩达伊诺琴股份有限公司 | 防止触电的装置以及包含防止触电的装置的电子装置 |
CN107251178A (zh) * | 2015-02-27 | 2017-10-13 | 株式会社村田制作所 | 可变电容元件 |
CN107408459A (zh) * | 2015-02-27 | 2017-11-28 | 株式会社村田制作所 | 可变电容元件 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016108604A1 (de) * | 2016-05-10 | 2017-11-16 | Epcos Ag | Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0644101U (ja) * | 1992-11-09 | 1994-06-10 | 株式会社村田製作所 | チップ型正特性サーミスタ素子 |
JPH11297508A (ja) * | 1998-04-09 | 1999-10-29 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品 |
JP2002246752A (ja) * | 2001-02-19 | 2002-08-30 | Murata Mfg Co Ltd | セラミック多層基板のビアホール構造 |
JP2006222442A (ja) * | 2002-10-30 | 2006-08-24 | Kyocera Corp | コンデンサ、及び配線基板 |
JP2006245367A (ja) * | 2005-03-04 | 2006-09-14 | Matsushita Electric Ind Co Ltd | バリスタおよびその製造方法 |
US20060249758A1 (en) * | 2003-03-27 | 2006-11-09 | Thomas Feichtinger | Electric multilayer component |
DE102005028498A1 (de) * | 2005-06-20 | 2006-12-28 | Epcos Ag | Elektrisches Vielschichtbauelement |
US20070271782A1 (en) * | 2004-07-01 | 2007-11-29 | Christian Block | Electrical Multilayer Component with Solder Contact |
JP2009152348A (ja) * | 2007-12-20 | 2009-07-09 | Panasonic Corp | 静電気対策部品 |
US20100014213A1 (en) * | 2005-10-20 | 2010-01-21 | Uwe Wozniak | Electrical component |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6049621U (ja) * | 1983-09-14 | 1985-04-08 | 松下電器産業株式会社 | 積層セラミックコンデンサ |
US5075665A (en) | 1988-09-08 | 1991-12-24 | Murata Manufacturing Co., Ltd. | Laminated varistor |
JPH06314602A (ja) * | 1993-04-28 | 1994-11-08 | Tdk Corp | セラミック電子部品 |
JPH1050548A (ja) * | 1996-08-01 | 1998-02-20 | Nippon Chemicon Corp | 積層セラミックコンデンサ |
DE19931056B4 (de) | 1999-07-06 | 2005-05-19 | Epcos Ag | Vielschichtvaristor niedriger Kapazität |
JP2001043954A (ja) * | 1999-07-30 | 2001-02-16 | Tokin Corp | サージ吸収素子及びその製造方法 |
JP2001185440A (ja) * | 1999-12-24 | 2001-07-06 | Kyocera Corp | 積層セラミックコンデンサ |
JP4961885B2 (ja) * | 2006-08-03 | 2012-06-27 | Tdk株式会社 | 積層電子部品 |
JP2010123613A (ja) * | 2008-11-17 | 2010-06-03 | Murata Mfg Co Ltd | セラミック電子部品及びセラミック電子部品の実装構造 |
DE102009007316A1 (de) | 2009-02-03 | 2010-08-05 | Epcos Ag | Elektrisches Vielschichtbauelement |
-
2010
- 2010-09-03 DE DE102010036270.0A patent/DE102010036270B4/de active Active
-
2011
- 2011-08-31 EP EP11757223.0A patent/EP2612333B1/de active Active
- 2011-08-31 WO PCT/EP2011/065049 patent/WO2012028659A2/de active Application Filing
- 2011-08-31 CN CN201180042441.2A patent/CN103210456B/zh active Active
- 2011-08-31 JP JP2013526461A patent/JP5716092B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0644101U (ja) * | 1992-11-09 | 1994-06-10 | 株式会社村田製作所 | チップ型正特性サーミスタ素子 |
JPH11297508A (ja) * | 1998-04-09 | 1999-10-29 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品 |
JP2002246752A (ja) * | 2001-02-19 | 2002-08-30 | Murata Mfg Co Ltd | セラミック多層基板のビアホール構造 |
JP2006222442A (ja) * | 2002-10-30 | 2006-08-24 | Kyocera Corp | コンデンサ、及び配線基板 |
US20060249758A1 (en) * | 2003-03-27 | 2006-11-09 | Thomas Feichtinger | Electric multilayer component |
US20070271782A1 (en) * | 2004-07-01 | 2007-11-29 | Christian Block | Electrical Multilayer Component with Solder Contact |
JP2006245367A (ja) * | 2005-03-04 | 2006-09-14 | Matsushita Electric Ind Co Ltd | バリスタおよびその製造方法 |
DE102005028498A1 (de) * | 2005-06-20 | 2006-12-28 | Epcos Ag | Elektrisches Vielschichtbauelement |
US20100014213A1 (en) * | 2005-10-20 | 2010-01-21 | Uwe Wozniak | Electrical component |
JP2009152348A (ja) * | 2007-12-20 | 2009-07-09 | Panasonic Corp | 静電気対策部品 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105493211A (zh) * | 2013-09-02 | 2016-04-13 | 株式会社村田制作所 | 可变电容元件 |
US10128051B2 (en) | 2013-09-02 | 2018-11-13 | Murata Manufacturing Co., Ltd. | Variable capacitance component |
CN105493211B (zh) * | 2013-09-02 | 2019-01-18 | 株式会社村田制作所 | 可变电容元件及其制造方法 |
CN107251178A (zh) * | 2015-02-27 | 2017-10-13 | 株式会社村田制作所 | 可变电容元件 |
CN107408459A (zh) * | 2015-02-27 | 2017-11-28 | 株式会社村田制作所 | 可变电容元件 |
US10262805B2 (en) | 2015-02-27 | 2019-04-16 | Murata Manufacturing Co., Ltd. | Variable capacitance element |
CN107112102A (zh) * | 2015-05-07 | 2017-08-29 | 摩达伊诺琴股份有限公司 | 防止触电的装置以及包含防止触电的装置的电子装置 |
CN107112102B (zh) * | 2015-05-07 | 2019-12-24 | 摩达伊诺琴股份有限公司 | 防止触电的装置以及包含防止触电的装置的电子装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2612333B1 (de) | 2016-07-13 |
JP5716092B2 (ja) | 2015-05-13 |
CN103210456B (zh) | 2016-08-10 |
EP2612333A2 (de) | 2013-07-10 |
DE102010036270B4 (de) | 2018-10-11 |
WO2012028659A3 (de) | 2012-07-26 |
JP2013536989A (ja) | 2013-09-26 |
WO2012028659A2 (de) | 2012-03-08 |
DE102010036270A1 (de) | 2012-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103210456A (zh) | 陶瓷器件和用于制造陶瓷器件的方法 | |
KR100916476B1 (ko) | 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 | |
CN101310348B (zh) | 叠层电容器 | |
US6657848B2 (en) | Multilayer electronic device and method for producing same | |
KR101761937B1 (ko) | 전자 부품 및 그 제조 방법 | |
KR102076147B1 (ko) | 적층 세라믹 커패시터 | |
CN103871735B (zh) | 多层陶瓷电容器及制造该多层陶瓷电容器的方法 | |
KR102319596B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
CN101308727A (zh) | 焊盘格栅穿心低等效串联电感技术 | |
CN110729127A (zh) | 多层陶瓷电容器和具有多层陶瓷电容器的板 | |
ITTO20130541A1 (it) | Dispositivo a semiconduttore integrante un partitore resistivo e procedimento di fabbricazione di un dispositivo a semiconduttore | |
CN100570773C (zh) | 层叠电容器 | |
US6850404B2 (en) | Component and interference suppression circuit | |
KR20120058128A (ko) | 적층 세라믹 캐패시터 | |
US20150022948A1 (en) | Capacitor structure | |
US20080165469A1 (en) | Multilayer chip capacitor | |
US10943741B2 (en) | High capacitance tunable multilayer capacitor and array | |
KR102076152B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
CN101154504B (zh) | 叠层电容器 | |
KR20230040972A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
CN206471231U (zh) | 具有多个端电极的积层电容器 | |
KR102132794B1 (ko) | 커패시터 부품 | |
EP2839362B1 (en) | Projected capacitive touch sensor with asymmetric bridge pattern | |
KR20190024083A (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
CN206877310U (zh) | 触摸感应装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Munich, Germany Patentee after: TDK Electronics Co.,Ltd. Address before: Munich, Germany Patentee before: EPCOS AG |