CN103187525A - 相变存储器中的相变电阻及其形成方法 - Google Patents
相变存储器中的相变电阻及其形成方法 Download PDFInfo
- Publication number
- CN103187525A CN103187525A CN2011104595506A CN201110459550A CN103187525A CN 103187525 A CN103187525 A CN 103187525A CN 2011104595506 A CN2011104595506 A CN 2011104595506A CN 201110459550 A CN201110459550 A CN 201110459550A CN 103187525 A CN103187525 A CN 103187525A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- phase change
- phase
- change resistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种相变存储器中的相变电阻及其形成方法，相变存储器中相变电阻的形成方法包括：提供衬底，衬底中形成有底部电极，底部电极的上表面与衬底的上表面相平；在衬底上依次形成第一介质层和第二介质层；在第一介质层中形成通孔，在第二介质层中形成沟槽，通孔底部暴露出部分底部电极，沟槽暴露出通孔，沟槽宽度大于通孔的孔径，沟槽沿相变存储器的位线方向延伸；在通孔和沟槽中填充相变材料形成相变电阻，相变电阻的上表面和第二介质层的上表面相平。本技术方案相邻存储单元之间由介质层隔离，可以避免相邻存储单元之间相互影响的问题，而且相变材料容易填充，另外，不会产生相变材料剥离的问题。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及相变存储器中的相变电阻及其形成方法。
背景技术
随着信息技术的发展，存储器件的需要越来越大，因此促进了存储器件朝着高性能、低压、低功耗、高速及高密度方向发展。相变存储器(PCRAM，phase change Random Access Memory)是在CMOS集成电路基础上发展起来的新一代非易失性存储器，其使用元素周期表中V族或VI族的一种或一种以上元素的合金作为相变电阻，用相变电阻作为存储单元，相变电阻在以电脉冲的形式集中加热的情况下，能够从有序的晶态(电阻低)快速转变为无序的非晶态(电阻高得多)。典型的相变存储器使用硫族化物合金(比如GST，GeSbTe)作为相变电阻，存储单元是一种极小的硫族合金颗粒，相变电阻的非晶(a-GST，a-GeSbTe)和结晶(c-GST，c-GeSbTe)状态具有不同的电阻率，结晶状态具有大约为千欧姆(kΩ)的典型电阻，而非晶状态具有大约为兆欧姆(MΩ)的典型电阻，因此通常利用硫族化物合金材料(比如GST，GeSbTe)制作相变电阻。通过测量PCRAM存储单元的电阻值(即相变电阻的电阻值)来读取PCRAM单元。
随着半导体技术的发展，为了降低存储器件的功耗以及增大存储能力，存储器件的存储单元的特征尺寸(CD)越来越小，这将对相变存储器带来一些负面的影响。图1为现有技术的一种相变存储器中相变电阻与底部电极沿位线方向的结构示意图，参考图1，相变电阻11沿位线方向，底部电极12与相变电阻11接触，通过底部电极12对相变电阻11加热。随着存储单元的特征尺寸越来越小，相邻两存储单元之间的距离越来越小，在其中一些底部电极12供电以加热其接触的相变电阻11时，会影响相邻的存储单元的存储状态，导致相邻存储单元0/1的状态发生改变。
图2为现有技术的另一种相变存储器中相变电阻与底部电极沿字线方向的结构示意图，参考图2，相变电阻21的形成方法为：提供衬底；在衬底上形成介质层，在介质层中形成底部电极22；然后，在介质层上形成氧化硅层，对氧化硅层进行刻蚀形成沟槽，然后在沟槽内填充相变材料并对相变材料进行化学机械抛光(CMP)形成相变电阻21；之后，在相变电阻21上形成顶部电极23。在该方法中，考虑到对相变材料进行CMP工艺时会损失一些氧化硅，因此通常在介质层上形成氧化硅层时，氧化硅层的厚度比较厚，这样对氧化硅层进行刻蚀形成的沟槽的深度将变大，造成沟槽的深宽比变大，从而导致在沟槽内利用沉积工艺填充相变材料时，影响相变材料的填充。
现有技术中，还有一种形成相变电阻的方法为：直接在具有底部电极的氧化硅层或氮化硅层上沉积一层相变材料，然后在相变材料层上形成图形化的光刻胶层，以图形化的光刻胶层为掩膜对相变材料进行刻蚀形成相变电阻，之后去除图形化的光刻胶层。由于相变材料与氧化硅层或氮化硅层的粘附性差，相变电阻容易和下层的氧化硅层或氮化硅层产生剥离现象；另外，在刻蚀相变材料后，去除图形化的光刻胶层时，通常使用的方法为灰化加清洗，清洗时由于相变材料比较活泼，容易与清洗时用到的溶液发生反应，从而导致相变电阻被腐蚀。
现有技术中有许多关于相变存储器的专利文献，例如2011年6月23日公开的公开号为2011//0149645A1公开的“multi-level programmable PCRAMmemory(多级别可编程相变存储器)”，然而均没有解决上述问题。
发明内容
本发明解决的问题是现有技术的形成相变电阻的方法，相邻的存储单元的存储状态容易受到影响；沟槽的深宽比变大影响相变材料的填充；相变电阻容易和下层的氧化硅层或氮化硅层产生剥离现象而且易在去除光刻胶时被腐蚀。
为解决上述问题，本发明提供一种相变存储器中相变电阻的形成方法，包括：
提供衬底，所述衬底中形成有底部电极，所述底部电极的上表面与所述衬底的上表面相平；
在所述衬底上依次形成第一介质层和第二介质层；
在所述第一介质层中形成通孔，在所述第二介质层中形成沟槽，所述通孔底部暴露出部分所述底部电极，所述沟槽暴露出所述通孔，所述沟槽宽度大于所述通孔的孔径，所述沟槽沿相变存储器的位线方向延伸；
在所述通孔和沟槽中填充相变材料形成相变电阻，所述相变电阻的上表面和所述第二介质层的上表面相平。
可选地，所述在所述第一介质层中形成通孔，在所述第二介质层中形成沟槽包括：
在所述第一介质层和第二介质层中形成通孔；
刻蚀所述第二介质层及第二介质层中的通孔，在第二介质层中形成沟槽。
可选地，所述在所述第一介质层和第二介质层中形成通孔包括：
在所述第二介质层上形成图形化的光刻胶层，定义出通孔的位置；
以所述图形化的光刻胶层为掩膜，刻蚀所述第一介质层和第二介质层形成通孔；
去除所述图形化的光刻胶层。
可选地，所述刻蚀所述第二介质层及第二介质层中的通孔，在第二介质层中形成沟槽包括：
在所述第二介质层上形成图形化的光刻胶层，定义出沟槽；
以所述图形化的光刻胶层为掩膜，刻蚀所述第二介质层形成沟槽；
去除所述图形化的光刻胶层。
可选地，在形成图形化的光刻胶层之前，还包括：
形成抗反射层，覆盖所述第二介质层且填满所述通孔；
在所述抗反射层上形成第三介质层；
所述图形化的光刻胶层形成于所述第三介质层上，刻蚀所述第二介质层之前依次刻蚀所述第三介质层、抗反射层。
可选地，所述第三介质层为低温氧化硅层。
可选地，所述在所述通孔和沟槽中填充相变材料形成相变电阻包括：
沉积相变材料，覆盖所述第二介质层且填满所述通孔和沟槽；
利用平坦化工艺去除第二介质层上表面的相变材料以及高出沟槽的相变材料，形成相变电阻。
可选地，所述第一介质层为氮化硅层。
可选地，所述第二介质层为氧化硅层。
可选地，所述相变材料为硫族化合物合金。
本发明还提供一种相变存储器中的相变电阻，包括：
衬底，所述衬底中具有底部电极，所述底部电极的上表面与所述衬底的上表面相平；
位于所述衬底上的第一介质层和第二介质层，所述相变电阻包括位于所述第一介质层中的柱状部和位于所述第二介质层中的条状部，所述相变电阻为一体结构，所述条状部沿相变存储器的位线方向延伸，所述柱状部的底部暴露出部分所述底部电极，所述条状部的宽度大于所述柱状部的宽度，所述条状部的上表面与所述第二介质层的上表面相平。
可选地，所述第一介质层为氮化硅层。
可选地，所述第二介质层为氧化硅层。
可选地，所述相变电阻的材料为硫族化合物合金。
本发明第一技术方案的相变存储器中相变电阻的形成方法，相变电阻分为两部分，包括位于第一介质层通孔内的一个个分离的柱状部和第二介质层中沟槽内的条状部，而非像现有技术那样只有一个条状部，柱状部的相变电阻作为存储单元，因此相邻存储单元之间由介质层隔离，相应的也就可以避免相邻存储单元之间相互影响的问题；而且，可以通过控制第一介质层中的通孔的孔径控制柱状部的宽度，因此与底部电极接触的位于第一介质层通孔内的相变电阻的孔径可以非常小，小于沟槽内相变电阻的宽度，这样可以增大相邻存储单元之间的隔离，更好的避免相邻存储单元之间相互影响的问题。
另外，可以通过第一介质层的厚度控制通孔的高度，从而可以控制通孔的深宽比变小，相变材料的填充容易进行，并且，在对相变材料进行平坦化工艺时，被平坦化去除的是第二介质层沟槽上的相变材料，不会影响相变电阻的性能，因此不必将第二介质层的厚度增厚，相应的，相变材料的填充容易进行。
而且，第一技术方案形成相变电阻的方法，没有采用直接沉积相变材料层，对相变材料层进行刻蚀形成相变电阻的方法，而是将相变材料填充在第二介质层的沟槽和第一介质层的通孔内，因此不会产生现有技术中相变电阻和氧化硅层剥离的现象；进而，由于相变材料填充在通孔和沟槽内，对填充的相变材料进行平坦化采用的是CMP工艺，仅在顶部非关键区域接触抛光液，因此不存在像刻蚀所产生的侧壁甚至底部的化学腐蚀，对相变电阻的腐蚀非常小。
本发明还提供另一种相变存储器中相变电阻的形成方法，包括：
提供衬底，所述衬底中形成有底部电极，所述底部电极的上表面与所述衬底的上表面相平；
在所述衬底上形成具有接触电极的第一介质层，所述接触电极的底部与所述底部电极接触，顶部与所述第一介质层的上表面相平；
形成具有沟槽的第二介质层，所述沟槽暴露出所述接触电极且沿相变存储器的位线方向延伸，所述沟槽的宽度大于所述接触电极的孔径；
去除部分所述接触电极，在所述第一介质层中形成与所述沟槽连通的通孔；
在所述通孔和沟槽中填充相变材料形成相变电阻，所述相变电阻的上表面和所述第二介质层的上表面相平。
可选地，所述第一介质层为双层结构。
可选地，所述双层结构包括氮化硅层和位于氮化硅层上的氧化硅层。
可选地，所述第二介质层为双层结构。
可选地，所述双层结构包括氮化硅层和位于氮化硅层上的氧化硅层。
可选地，所述在所述衬底上形成具有接触电极的第一介质层包括：
在所述衬底上形成第一介质层；
在所述第一介质层上形成图形化的光刻胶层，定义出接触电极的位置；
以所述图形化的光刻胶层为掩膜，刻蚀所述第一介质层形成暴露出部分所述底部电极的开口；
去除图形化的光刻胶层；
在所述开口中填充导电材料形成接触电极。
可选地，所述形成具有沟槽的第二介质层包括：
形成第二介质层，覆盖所述第一介质层和接触电极；
在所述第二介质层上形成图形化的光刻胶层，定义出沟槽的位置；
以所述图形化的光刻胶层为掩膜，刻蚀所述第二介质层形成沟槽；
去除图形化的光刻胶层。
可选地，所述接触电极的材料为钨。
可选地，去除部分所述接触电极的方法为干法刻蚀。
可选地，所述在所述通孔和沟槽中填充相变材料形成相变电阻包括：
沉积相变材料，覆盖所述第二介质层且填满所述通孔和沟槽；
利用平坦化工艺去除第二介质层上表面的相变材料以及高出沟槽的相变材料，形成相变电阻。
可选地，所述相变材料为硫族化合物合金。
本发明还提供另一种相变存储器中的相变电阻，包括：
衬底，所述衬底中具有底部电极，所述底部电极的上表面与所述衬底的上表面相平；
位于所述衬底上的第一介质层，所述第一介质层具有接触电极，所述接触电极的底部与所述底部电极接触，所述接触电极的高度小于所述第一介质层的厚度；
位于所述第一介质层上的第二介质层，所述相变电阻包括位于所述第一介质层中且位于接触电极上的柱状部、位于所述第二介质层中的条状部，所述相变电阻为一体结构，所述条状部沿相变存储器的位线方向延伸，所述条状部的宽度大于所述柱状部的宽度，所述条状部的上表面与所述第二介质层的上表面相平。
可选地，所述第一介质层为双层结构。
可选地，所述双层结构包括氮化硅层和位于氮化硅层上的氧化硅层。
可选地，所述第二介质层为双层结构。
可选地，所述双层结构包括氮化硅层和位于氮化硅层上的氧化硅层。
本发明第二技术方案的相变存储器中相变电阻的形成方法，在衬底上形成具有接触电极的第一介质层，所述接触电极的底部与底部电极接触，顶部与所述第一介质层的上表面相平；形成具有沟槽的第二介质层，所述沟槽暴露出所述接触电极且沿相变存储器的位线方向延伸，所述沟槽的宽度大于所述接触电极的孔径；去除部分所述接触电极，在所述第一介质层中形成与所述沟槽连通的通孔；在所述通孔和沟槽中填充相变材料形成相变电阻，所述相变电阻的上表面和所述第二介质层的上表面相平。相变电阻分为两部分，包括位于第一介质层中、接触电极上的通孔内的一个个分离的柱状部和第二介质层中沟槽内的条状部，而非像现有技术那样只有一个条状部，柱状部的相变电阻作为存储单元，因此相邻存储单元之间由介质层隔离，相应的也就可以避免相邻存储单元之间相互影响的问题；而且，可以通过控制第一介质层中的通接触电极的孔径控制柱状部的宽度，因此位于第一介质层通孔内的相变电阻的孔径可以非常小，小于沟槽内相变电阻的宽度，这样可以增大相邻存储单元之间的隔离，更好的避免相邻存储单元之间相互影响的问题。
另外，可以通过去除的部分接触电极的高度控制通孔的高度，从而可以控制通孔的深宽比变小，相变材料的填充容易进行，并且，在对相变材料进行平坦化工艺时，被平坦化去除的是第二介质层沟槽上的相变材料，不会影响相变电阻的性能，因此不必将第二介质层的厚度增厚，相应的，相变材料的填充容易进行。
而且，第二技术方案形成相变电阻的方法，没有采用直接沉积相变材料层，对相变材料层进行刻蚀形成相变电阻的方法，而是将相变材料填充在第二介质层的沟槽和第一介质层的通孔内，因此不会产生现有技术中相变电阻和氧化硅层剥离的现象；进而，由于相变材料填充在通孔和沟槽内，对填充的相变材料进行平坦化采用的是CMP工艺，仅在顶部非关键区域接触抛光液，因此不存在像刻蚀所产生的侧壁甚至底部的化学腐蚀，对相变电阻的腐蚀非常小。
在具体实施例中，接触电极和底部电极的材料为钨，钨的散热性非常好，在底部电极直接与相变电阻接触时，热量损失比较快，在底部电极上形成孔径小的接触电极后，接触电极的热量损失比较慢，可以提高存储器的性能。
附图说明
图1为现有技术的一种相变存储器中相变电阻与底部电极沿位线方向的结构示意图；
图2为现有技术的另一种相变存储器中相变电阻与底部电极沿字线方向的结构示意图；
图3为本发明第一实施例的相变存储器中相变电阻的形成方法的流程图；
图4～图10为本发明第一实施例的相变存储器中相变电阻的形成方法沿字线方向的剖面结构示意图；
图11为第一实施例形成的相变存储器中相变电阻的平面示意图；
图12为本发明第二实施例的相变存储器中相变电阻的形成方法的流程图；
图13～图18为本发明第二实施例的相变存储器中相变电阻的形成方法沿字线方向的剖面结构示意图；
图19为第二实施例形成的相变存储器中相变电阻的平面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图3为本发明第一实施例的相变存储器中相变电阻的形成方法的流程图，参考图3，本发明第一实施例的相变存储器中相变电阻的形成方法包括：
步骤S31，提供衬底，所述衬底中形成有底部电极，所述底部电极的上表面与所述衬底的上表面相平；
步骤S32，在所述衬底上依次形成第一介质层和第二介质层；
步骤S33，在所述第一介质层中形成通孔，在所述第二介质层中形成沟槽，所述通孔底部暴露出部分所述底部电极，所述沟槽暴露出所述通孔，所述沟槽宽度大于所述通孔的孔径，所述沟槽沿相变存储器的位线方向延伸；
步骤S34，在所述通孔和沟槽中填充相变材料形成相变电阻，所述相变电阻的上表面和所述第二介质层的上表面相平。
图4～图10为本发明第一实施例的相变存储器中相变电阻的形成方法沿字线方向的剖面结构示意图，结合参考图3和图4～图10详细说明本发明第一实施例的相变存储器中相变电阻的形成方法。
结合参考图3和图4，执行步骤S31，提供衬底30，所述衬底30中形成有底部电极31，所述底部电极31的上表面与所述衬底30的上表面相平。需要说明的是，本发明中，底部电极31的上表面与衬底30的上表面相平并不意味着底部电极31的上表面与衬底30的上表面完全相平，在一定的工艺条件内允许两者的表面存在一定的误差不完全相平。本发明具体实施例中，衬底30的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在衬底30内形成有其他器件结构，例如晶体管，与底部电极31电连接，向底部电极31提供电压。
结合参考图3和图5，执行步骤S32，在所述衬底30上依次形成第一介质层32和第二介质层33。形成第一介质层32和第二介质层33的方法为气相沉积方法。本发明具体实施例中，第一介质层32为氮化硅层，但本发明中，第一介质层32不限于氮化硅层，也可以为本领域技术人员公知的其他介质材料，第一介质层32的厚度范围可以选择小于50nm。第二介质层33为氧化硅层，但本发明中，第二介质层33不限于氧化硅层，也可以为本领域技术人员公知的其他介质材料，第二介质层33的厚度范围可以选择20-100nm。
结合参考图3和图8，执行步骤S33，在所述第一介质层32中形成通孔41，在所述第二介质层33中形成沟槽42，所述通孔41底部暴露出部分所述底部电极31，所述沟槽42暴露出所述通孔41，所述沟槽42宽度d1大于所述通孔的孔径d2，所述沟槽42沿相变存储器的位线方向延伸。本发明具体实施例中，在所述第一介质层32中形成通孔41，在所述第二介质层33中形成沟槽42的方法包括：参考图6，在所述第一介质层32和第二介质层33中形成通孔41，具体方法为：在所述第二介质层33上形成图形化的光刻胶层，定义出通孔41的位置；之后，以所述图形化的光刻胶层为掩膜，刻蚀所述第一介质层32和第二介质层33形成通孔41，刻蚀第一介质层32和第二介质层33的方法为干法刻蚀；之后，利用灰化工艺去除图形化的光刻胶层，并进行清洗，以去除残留物。形成通孔41后，参考图7，形成抗反射层34，覆盖所述第二介质层33且填满所述通孔41；然后，在所述抗反射层34上形成第三介质层35，第三介质层35为低温氧化硅层，但不限于低温氧化硅层；之后，在第三介质层35上形成图形化的光刻胶层36，定义出沟槽的位置。接着，结合参考图7和图8，以图形化的光刻胶层36为掩膜，依次刻蚀第三介质层35、抗反射层34和第二介质层33，在第二介质层33中形成沟槽42，之后，灰化去除图形化的光刻胶层36，湿法去除抗反射层34和第三介质层35。
需要说明的是，在本发明中，也可以不用形成第三介质层35、抗反射层34，而是直接在第二介质层33上形成图形化的光刻胶层，定义出沟槽的位置；之后，以图形化的光刻胶层为掩膜，干法刻蚀第二介质层33形成沟槽42，最后，灰化去除图形化的光刻胶层，并进行清洗。
本发明具体实施例中，由于对光刻胶层进行曝光过程中一些光学效应的影响，造成光刻胶层的曝光分辨率低，使用抗反射层的目的是抵消光学效应的影响，提高光刻胶层的曝光分辨率；另外，在光刻胶层的厚度不够，被干法刻蚀中的离子消耗完后，第三介质层可以作为硬掩膜使用。
结合参考图3和图9，执行步骤S34，在所述通孔41和沟槽42中填充相变材料形成相变电阻43，所述相变电阻43的上表面和所述第二介质层33的上表面相平。需要说明的是，本发明中，相变电阻43的上表面和所述第二介质层33的上表面相平并不意味着相变电阻43的上表面和所述第二介质层33的上表面完全相平，在一定的工艺条件内允许两者的表面存在一定的误差不完全相平。
之后，参考图10，在相变电阻43上形成位线45，在位线45和相变电阻43之间形成有刻蚀阻挡层44。形成位线45以及刻蚀阻挡层44的方法为本领域技术人员公知技术，在此不做赘述。
本发明具体实施例中，在所述通孔41和沟槽42中填充相变材料形成相变电阻43包括：沉积相变材料，覆盖所述第二介质层且填满所述通孔和沟槽；利用平坦化工艺去除第二介质层上表面的相变材料以及高出沟槽的相变材料，形成相变电阻43。图11为第一实施例形成的相变存储器中相变电阻的平面示意图，结合参考图9和图11，形成的相变电阻43分为两部分，包括：位于第一介质层32的通孔中的柱状部431，位于第二介质层33的沟槽中的条状部432，其中条状部432沿位线方向，柱状部431的孔径小于底部电极31的孔径，且柱状部431的孔径小于条状部432的宽度。
所述相变材料为硫族化合物合金，可以为GexSbyTez(0＜x、y、z＜1，x+y+z＝1)、Ag-In-Sb-Te或者Ge-Bi-Te或者其他相变材料。
本发明第一实施例的相变存储器中相变电阻的形成方法，相变电阻分为两部分，包括位于第一介质层通孔内的一个个分离的柱状部和第二介质层中沟槽内的条状部，而非像现有技术那样只有一个条状部，柱状部的相变电阻作为存储单元，因此相邻存储单元之间由介质层隔离，相应的也就可以避免相邻存储单元之间相互影响的问题；而且，可以通过控制第一介质层中的通孔的孔径控制柱状部的宽度，因此与底部电极接触的位于第一介质层通孔内的相变电阻的孔径可以非常小，小于沟槽内相变电阻的宽度，这样可以增大相邻存储单元之间的隔离，更好的避免相邻存储单元之间相互影响的问题。
另外，可以通过第一介质层的厚度控制通孔的高度，从而可以控制通孔的深宽比变小，相变材料的填充容易进行，并且，在对相变材料进行平坦化工艺时，被平坦化去除的是第二介质层沟槽上的相变材料，不会影响相变电阻的性能，因此不必将第二介质层的厚度增厚，相应的，相变材料的填充容易进行。
并且，第一实施例的形成相变电阻的方法，没有采用直接沉积相变材料层，对相变材料层进行刻蚀形成相变电阻的方法，而是将相变材料填充在第二介质层的沟槽和第一介质层的通孔内，因此不会产生现有技术中相变电阻和氧化硅层剥离的现象，而且，由于相变材料填充在通孔和沟槽内，对填充的相变材料进行平坦化采用的是CMP工艺，仅在顶部非关键区域接触抛光液，因此不存在像刻蚀所产生的侧壁甚至底部的化学气体腐蚀，对相变电阻的腐蚀非常小。
图12为本发明第二实施例的相变存储器中相变电阻的形成方法的流程图，参考图12本发明第二实施例的相变存储器中相变电阻的形成方法包括：
步骤S51，提供衬底，所述衬底中形成有底部电极，所述底部电极的上表面与所述衬底的上表面相平；
步骤S52，在所述衬底上形成具有接触电极的第一介质层，所述接触电极的底部与所述底部电极接触，顶部与所述第一介质层的上表面相平；
步骤S53，形成具有沟槽的第二介质层，所述沟槽暴露出所述接触电极且沿相变存储器的位线方向延伸，所述沟槽的宽度大于所述接触电极的孔径；
步骤S54，去除部分所述接触电极，在所述第一介质层中形成与所述沟槽连通的通孔；
步骤S55，在所述通孔和沟槽中填充相变材料形成相变电阻，所述相变电阻的上表面和所述第二介质层的上表面相平。
图13～图18为本发明第二实施例的相变存储器中相变电阻的形成方法沿字线方向的剖面结构示意图，结合参考图12和图13～图18详述本发明第二实施例的相变存储器中相变电阻的形成方法。
结合参考图12和图13，执行步骤S51，提供衬底50，所述衬底50中形成有底部电极51，所述底部电极51的上表面与所述衬底50的上表面相平。需要说明的是，本发明中，底部电极51的上表面与衬底50的上表面相平并不意味着底部电极51的上表面与衬底50的上表面完全相平，在一定的工艺条件内允许两者的表面存在一定的误差不完全相平。本发明具体实施例中，衬底50的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在衬底50内形成有其他器件结构，例如晶体管，与底部电极51电连接，向底部电极51提供电压。
结合参考图12和图14，执行步骤S52，在所述衬底50上形成具有接触电极61的第一介质层52，所述接触电极61的底部与所述底部电极51接触，顶部与所述第一介质层52的上表面相平。需要说明的是，本发明中，接触电极61的顶部与第一介质层52的上表面相平并不意味着接触电极61的顶部与第一介质层52的上表面完全相平，在一定的工艺条件内允许两者的表面存在一定的误差不完全相平。
本发明具体实施例中，第一介质层52为双层结构，包括氮化硅层521和位于氮化硅层521上的氧化硅层522。本发明具体实施例中，所述衬底50上形成具有接触电极61的第一介质层52包括：在所述衬底50上形成第一介质层52，具体为，在衬底50上形成氮化硅层521，在氮化硅层521上形成氧化硅层522；在所述第一介质层52上形成图形化的光刻胶层，定义出接触电极的位置；以所述图形的光刻胶层为掩膜，刻蚀所述第一介质层52形成暴露出部分所述底部电极51的开口，具体为依次刻蚀氮化硅层521和氧化硅层522形成暴露出部分所述底部电极51的开口；之后，利用灰化工艺去除图形化的光刻胶层，并清洗去除残留物；然后，在所述开口中填充导电材料形成接触电极61。本发明具体实施例中，底部电极51的材料为钨，接触电极61的材料为钨。但本发明中，底部电极51的、接触电极61的材料不限于钨，也可以为本领域技术人员公知的其他导电材料。
在本发明中，第一介质层52不限于双层结构，也可以为单层结构，以及其他多层结构，可以根据实际需求确定。双层结构不限于氮化硅层和氧化硅层，也可以为其他介质材料的双层结构。如采用双层结构下层介质层作为刻蚀阻挡层，可以减少工艺不稳定造成刻蚀深度的波动，增加工艺稳定性。
结合参考图12和图15，执行步骤S53，形成具有沟槽62的第二介质层53，所述沟槽62暴露出所述接触电极61且沿相变存储器的位线方向延伸，所述沟槽62的宽度d2大于所述接触电极61的孔径d1。
该第二实施例中，第二介质层53为双层结构，包括氮化硅层531和位于氮化硅层531上的氧化硅层532。该第二实施例中，形成具有沟槽62的第二介质层53包括：形成第二介质层53，覆盖所述第一介质层52和接触电极61，具体为，先形成氮化硅层531，覆盖第一介质层52和接触电极61，然后在氮化硅层531上形成氧化硅层532；在所述第二介质层53上形成图形化的光刻胶层，定义出沟槽的位置；以所述图形化的光刻胶层为掩膜，刻蚀所述第二介质层53形成沟槽62，具体为，以图形化的光刻胶层为掩膜，依次刻蚀氮化硅层531、氧化硅层532形成沟槽62；之后，利用灰化工艺去除图形化的光刻胶层，并清洗去除残留物。
在本发明中，第二介质层53不限于双层结构，也可以为单层结构，以及其他多层结构，可以根据实际需求确定。双层结构不限于氮化硅层和氧化硅层，也可以为其他介质材料的双层结构。同样如采用双层结构下层介质层作为刻蚀阻挡层，可以减少工艺不稳定造成刻蚀深度的波动，增加工艺稳定性。
在该第二实施例中，也可以在第二介质层上形成抗反射层，在抗反射层上形成第三介质层，将图形化的光刻胶层形成在第三介质层上，然后以图形化的光刻胶层为掩膜依次刻蚀第三介质层、抗反射层和第二介质层形成沟槽，之后灰化去除图形化的光刻胶层，湿法刻蚀去除图形化之后的抗反射层和第三介质层。在该实施例中，使用抗反射层的目的是抵消光学效应的影响，提高光刻胶层的曝光分辨率；另外，在光刻胶层的厚度不够，被干法刻蚀中的离子消耗完后，第三介质层可以作为硬掩膜使用。
结合参考图12和图16，执行步骤S54，去除部分所述接触电极61，在所述第一介质层52中形成与所述沟槽连通的通孔63。其中，去除部分所述接触电极的方法选用对钨具有选择性高的刻蚀气体对电极进行的回刻，其中，去除的接触电极61的高度可以根据实际需求进行限定，通过控制刻蚀的时间来控制去除的接触电极61的高度，本发明具体实施例中，去除的接触电极61的高度也就是通孔63的高度范围为＜50nm。
结合参考图12和图17，执行步骤S55，在所述通孔62和沟槽63中填充相变材料形成相变电阻64，所述相变电阻64的上表面和所述第二介质层53的上表面相平。需要说明的是，本发明中，接相变电阻64的上表面和所述第二介质层53的上表面相平并不意味着相变电阻64的上表面和所述第二介质层53的上表面相平完全相平，在一定的工艺条件内允许两者的表面存在一定的误差不完全相平。本发明具体实施例中，在所述通孔63和沟槽62中填充相变材料形成相变电阻64包括：沉积相变材料，覆盖所述第二介质层53且填满所述通孔和沟槽；利用平坦化工艺去除第二介质层53上表面的相变材料以及高出沟槽的相变材料，形成相变电阻65。图19为第二实施例形成的相变存储器中相变电阻的平面示意图，结合参考图17和图19，形成的相变电阻64分为两部分，包括：位于第一介质层52的通孔中的柱状部641，位于第二介质层53的沟槽中的条状部642，其中条状部642沿位线方向，柱状部641的孔径小于底部电极51的孔径，且柱状部641的孔径小于条状部642的宽度。所述相变材料可为硫族化合物合金，可以为GexSbyTez(0＜x、y、z＜1，x+y+z＝1)、Ag-In-Sb-Te，Ge-Bi-Te或者其他相变材料。
之后，参考图18，在相变电阻64上形成位线66，在位线66和相变电阻64之间形成有刻蚀阻挡层65。形成位线66以及刻蚀阻挡层65的方法为本领域技术人员公知技术，在此不做赘述。
本发明第二实施例的相变存储器中相变电阻的形成方法，在衬底上形成具有接触电极的第一介质层，所述接触电极的底部与底部电极接触，顶部与所述第一介质层的上表面相平；形成具有沟槽的第二介质层，所述沟槽暴露出所述接触电极且沿相变存储器的位线方向延伸，所述沟槽的宽度大于所述接触电极的孔径；去除部分所述接触电极，在所述第一介质层中形成与所述沟槽连通的通孔；在所述通孔和沟槽中填充相变材料形成相变电阻，所述相变电阻的上表面和所述第二介质层的上表面相平。相变电阻分为两部分，包括位于第一介质层中、接触电极上的通孔内的一个个分离的柱状部和第二介质层中沟槽内的条状部，而非像现有技术那样只有一个条状部，柱状部的相变电阻作为存储单元，因此相邻存储单元之间由介质层隔离，相应的也就可以避免相邻存储单元之间相互影响的问题；而且，可以通过控制第一介质层中的通接触电极的孔径控制柱状部的宽度，因此位于第一介质层通孔内的相变电阻的孔径可以非常小，小于沟槽内相变电阻的宽度，这样可以增大相邻存储单元之间的隔离，更好的避免相邻存储单元之间相互影响的问题。
另外，可以通过去除的部分接触电极的高度控制通孔的高度，从而可以控制通孔的深宽比变小，相变材料的填充容易进行，并且，在对相变材料进行平坦化工艺时，被平坦化去除的是第二介质层沟槽上的相变材料，不会影响相变电阻的性能，因此不必将第二介质层的厚度增厚，相应的，相变材料的填充容易进行；
而且，第二实施例形成相变电阻的方法，没有采用直接沉积相变材料层，对相变材料层进行刻蚀形成相变电阻的方法，而是将相变材料填充在第二介质层的沟槽和第一介质层的通孔内，因此不会产生现有技术中相变电阻和氧化硅层剥离的现象；进而，由于相变材料填充在通孔和沟槽内，对填充的相变材料进行平坦化采用的是CMP工艺，仅在顶部非关键区域接触抛光液，因此不存在像刻蚀所产生的侧壁甚至底部的化学气体腐蚀，对相变电阻的腐蚀非常小。
在第二实施例中，接触电极和底部电极的材料为钨，钨的散热性非常好，在底部电极直接与相变电阻接触时，热量损失比较快，在底部电极上形成孔径小的接触电极后，接触电极的热量损失比较慢，可以提高存储器的性能。
结合参考图9和图11，本发明还提供第一实施例相变存储器中的相变电阻，包括：衬底30，所述衬底30中具有底部电极31，所述底部电极31的上表面与所述衬底30的上表面相平；位于所述衬底30上的第一介质层32和第二介质层32，所述相变电阻43包括位于所述第一介质层32中的柱状部431和位于所述第二介质层33中的条状部432，所述相变电阻43为一体结构，所述条状部432沿相变存储器的位线方向延伸，所述柱状部431的底部暴露出部分所述底部电极31，所述条状部432的宽度大于所述柱状部431的宽度，所述条状部432的上表面与所述第二介质层33的上表面相平。本发明第一实施例中，形成变存储器中相变电阻方法中关于结构和材料的内容可以援引于此，在此不做赘述。
结合参考图17和图19，本发明还提供第二实施例的相变存储器中的相变电阻，包括：衬底50，所述衬底50中具有底部电极51，所述底部电极51的上表面与所述衬底50的上表面相平；位于所述衬底50上的第一介质层52，所述第一介质层52具有接触电极61，所述接触电极61的底部与所述底部电极51接触，所述接触电极61的高度小于所述第一介质层52的厚度；位于所述第一介质层52上的第二介质层53，所述相变电阻64包括位于所述第一介质层52中且位于接触电极61上的柱状部641、位于所述第二介质层53中的条状部642，所述相变电阻为一体结构，所述条状部642沿相变存储器的位线方向延伸，所述条状部642的宽度大于所述柱状部641的宽度，所述条状部642的上表面与所述第二介质层53的上表面相平。本发明第二实施例中，形成变存储器中相变电阻方法中关于结构和材料的内容可以援引于此，在此不做赘述。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (30)
1.一种相变存储器中相变电阻的形成方法，其特征在于，包括：
提供衬底，所述衬底中形成有底部电极，所述底部电极的上表面与所述衬底的上表面相平；
在所述衬底上依次形成第一介质层和第二介质层；
在所述第一介质层中形成通孔，在所述第二介质层中形成沟槽，所述通孔底部暴露出部分所述底部电极，所述沟槽暴露出所述通孔，所述沟槽宽度大于所述通孔的孔径，所述沟槽沿相变存储器的位线方向延伸；
在所述通孔和沟槽中填充相变材料形成相变电阻，所述相变电阻的上表面和所述第二介质层的上表面相平。
2.如权利要求1所述的相变存储器中相变电阻的形成方法，其特征在于，在所述第一介质层中形成通孔，在所述第二介质层中形成沟槽包括：
在所述第一介质层和第二介质层中形成通孔；
刻蚀所述第二介质层及第二介质层中的通孔，在第二介质层中形成沟槽。
3.如权利要求2所述的相变存储器中相变电阻的形成方法，其特征在于，所述在所述第一介质层和第二介质层中形成通孔包括：
在所述第二介质层上形成图形化的光刻胶层，定义出通孔的位置；
以所述图形化的光刻胶层为掩膜，刻蚀所述第一介质层和第二介质层形成通孔；
去除所述图形化的光刻胶层。
4.如权利要求2所述的相变存储器中相变电阻的形成方法，其特征在于，所述刻蚀所述第二介质层及第二介质层中的通孔，在第二介质层中形成沟槽包括：
在所述第二介质层上形成图形化的光刻胶层，定义出沟槽；
以所述图形化的光刻胶层为掩膜，刻蚀所述第二介质层形成沟槽；
去除所述图形化的光刻胶层。
5.如权利要求4所述的相变存储器中相变电阻的形成方法，其特征在于，在形成图形化的光刻胶层之前，还包括：
形成抗反射层，覆盖所述第二介质层且填满所述通孔；
在所述抗反射层上形成第三介质层；
所述图形化的光刻胶层形成于所述第三介质层上，刻蚀所述第二介质层之前依次刻蚀所述第三介质层、抗反射层。
6.如权利要求5所述的相变存储器中相变电阻的形成方法，其特征在于，所述第三介质层为低温氧化硅层。
7.如权利要求1所述的相变存储器中相变电阻的形成方法，其特征在于，所述在所述通孔和沟槽中填充相变材料形成相变电阻包括：
沉积相变材料，覆盖所述第二介质层且填满所述通孔和沟槽；
利用平坦化工艺去除第二介质层上表面的相变材料以及高出沟槽的相变材料，形成相变电阻。
8.如权利要求1所述的相变存储器中相变电阻的形成方法，其特征在于，所述第一介质层为氮化硅层。
9.如权利要求1所述的相变存储器中相变电阻的形成方法，其特征在于，所述第二介质层为氧化硅层。
10.如权利要求1所述的相变存储器中相变电阻的形成方法，其特征在于，所述相变材料为硫族化合物合金。
11.一种相变存储器中相变电阻的形成方法，其特征在于，包括：
提供衬底，所述衬底中形成有底部电极，所述底部电极的上表面与所述衬底的上表面相平；
在所述衬底上形成具有接触电极的第一介质层，所述接触电极的底部与所述底部电极接触，顶部与所述第一介质层的上表面相平；
形成具有沟槽的第二介质层，所述沟槽暴露出所述接触电极且沿相变存储器的位线方向延伸，所述沟槽的宽度大于所述接触电极的孔径；
去除部分所述接触电极，在所述第一介质层中形成与所述沟槽连通的通孔；
在所述通孔和沟槽中填充相变材料形成相变电阻，所述相变电阻的上表面和所述第二介质层的上表面相平。
12.如权利要求11所述的相变存储器中相变电阻的形成方法，其特征在于，所述第一介质层为双层结构。
13.如权利要求12所述的相变存储器中相变电阻的形成方法，其特征在于，所述双层结构包括氮化硅层和位于氮化硅层上的氧化硅层。
14.如权利要求11所述的相变存储器中相变电阻的形成方法，其特征在于，所述第二介质层为双层结构。
15.如权利要求14所述的相变存储器中相变电阻的形成方法，其特征在于，所述双层结构包括氮化硅层和位于氮化硅层上的氧化硅层。
16.如权利要求11所述的相变存储器中相变电阻的形成方法，其特征在于，所述在所述衬底上形成具有接触电极的第一介质层包括：
在所述衬底上形成第一介质层；
在所述第一介质层上形成图形化的光刻胶层，定义出接触电极的位置；
以所述图形化的光刻胶层为掩膜，刻蚀所述第一介质层形成暴露出部分所述底部电极的开口；
去除图形化的光刻胶层；
在所述开口中填充导电材料形成接触电极。
17.如权利要求11所述的相变存储器中相变电阻的形成方法，其特征在于，所述形成具有沟槽的第二介质层包括：
形成第二介质层，覆盖所述第一介质层和接触电极；
在所述第二介质层上形成图形化的光刻胶层，定义出沟槽的位置；
以所述图形化的光刻胶层为掩膜，刻蚀所述第二介质层形成沟槽；
去除图形化的光刻胶层。
18.如权利要求11所述的相变存储器中相变电阻的形成方法，其特征在于，所述接触电极的材料为钨。
19.如权利要求11所述的相变存储器中相变电阻的形成方法，其特征在于，去除部分所述接触电极的方法为干法刻蚀。
20.如权利要求11所述的相变存储器中相变电阻的形成方法，其特征在于，所述在所述通孔和沟槽中填充相变材料形成相变电阻包括：
沉积相变材料，覆盖所述第二介质层且填满所述通孔和沟槽；
利用平坦化工艺去除第二介质层上表面的相变材料以及高出沟槽的相变材料，形成相变电阻。
21.如权利要求11所述的相变存储器中相变电阻的形成方法，其特征在于，所述相变材料为硫族化合物合金。
22.一种相变存储器中的相变电阻，其特征在于，包括：
衬底，所述衬底中具有底部电极，所述底部电极的上表面与所述衬底的上表面相平；
位于所述衬底上的第一介质层和第二介质层，所述相变电阻包括位于所述第一介质层中的柱状部和位于所述第二介质层中的条状部，所述相变电阻为一体结构，所述条状部沿相变存储器的位线方向延伸，所述柱状部的底部暴露出部分所述底部电极，所述条状部的宽度大于所述柱状部的宽度，所述条状部的上表面与所述第二介质层的上表面相平。
23.如权利要求22所述的相变存储器中的相变电阻，其特征在于，所述第一介质层为氮化硅层。
24.如权利要求22所述的相变存储器中的相变电阻，其特征在于，所述第二介质层为氧化硅层。
25.如权利要求22所述的相变存储器中的相变电阻，其特征在于，所述相变电阻的材料为硫族化合物合金。
26.一种相变存储器中的相变电阻，其特征在于，包括：
衬底，所述衬底中具有底部电极，所述底部电极的上表面与所述衬底的上表面相平；
位于所述衬底上的第一介质层，所述第一介质层具有接触电极，所述接触电极的底部与所述底部电极接触，所述接触电极的高度小于所述第一介质层的厚度；
位于所述第一介质层上的第二介质层，所述相变电阻包括位于所述第一介质层中且位于接触电极上的柱状部、位于所述第二介质层中的条状部，所述相变电阻为一体结构，所述条状部沿相变存储器的位线方向延伸，所述条状部的宽度大于所述柱状部的宽度，所述条状部的上表面与所述第二介质层的上表面相平。
27.如权利要求26所述的相变存储器中的相变电阻，其特征在于，所述第一介质层为双层结构。
28.如权利要求27所述的相变存储器中的相变电阻，其特征在于，所述双层结构包括氮化硅层和位于氮化硅层上的氧化硅层。
29.如权利要求26所述的相变存储器中的相变电阻，其特征在于，所述第二介质层为双层结构。
30.如权利要求29所述的相变存储器中的相变电阻，其特征在于，所述双层结构包括氮化硅层和位于氮化硅层上的氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110459550.6A CN103187525B (zh) | 2011-12-31 | 2011-12-31 | 相变存储器中的相变电阻及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110459550.6A CN103187525B (zh) | 2011-12-31 | 2011-12-31 | 相变存储器中的相变电阻及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103187525A true CN103187525A (zh) | 2013-07-03 |
| CN103187525B CN103187525B (zh) | 2016-03-16 |
Family
ID=48678592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110459550.6A Active CN103187525B (zh) | 2011-12-31 | 2011-12-31 | 相变存储器中的相变电阻及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103187525B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911555A (zh) * | 2019-10-18 | 2020-03-24 | 华中科技大学 | 基于电化学沉积的深孔超晶格填充方法 |
| CN111081869A (zh) * | 2019-10-18 | 2020-04-28 | 华中科技大学 | 一种使用电化学沉积进行相变存储单元集成的方法 |
| WO2022241635A1 (en) * | 2021-05-18 | 2022-11-24 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | Three-dimensional phase-change memory devices and methods for forming the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1860595A (zh) * | 2001-03-30 | 2006-11-08 | 兰姆研究公司 | 等离子体刻蚀低k有机硅酸盐材料的方法 |
| US20080173858A1 (en) * | 2007-01-23 | 2008-07-24 | Samsung Electronics Co., Ltd. | Phase change memory devices including carbon-containing adhesive pattern, and methods of fabricating the same |
| CN101276880A (zh) * | 2007-01-07 | 2008-10-01 | 国际商业机器公司 | 存储单元及其制造方法 |
| CN101677080A (zh) * | 2007-09-14 | 2010-03-24 | 旺宏电子股份有限公司 | 一种存储单元阵列的制造方法与存储装置 |
-
2011
- 2011-12-31 CN CN201110459550.6A patent/CN103187525B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1860595A (zh) * | 2001-03-30 | 2006-11-08 | 兰姆研究公司 | 等离子体刻蚀低k有机硅酸盐材料的方法 |
| CN101276880A (zh) * | 2007-01-07 | 2008-10-01 | 国际商业机器公司 | 存储单元及其制造方法 |
| US20080173858A1 (en) * | 2007-01-23 | 2008-07-24 | Samsung Electronics Co., Ltd. | Phase change memory devices including carbon-containing adhesive pattern, and methods of fabricating the same |
| CN101677080A (zh) * | 2007-09-14 | 2010-03-24 | 旺宏电子股份有限公司 | 一种存储单元阵列的制造方法与存储装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911555A (zh) * | 2019-10-18 | 2020-03-24 | 华中科技大学 | 基于电化学沉积的深孔超晶格填充方法 |
| CN111081869A (zh) * | 2019-10-18 | 2020-04-28 | 华中科技大学 | 一种使用电化学沉积进行相变存储单元集成的方法 |
| CN111081869B (zh) * | 2019-10-18 | 2021-09-28 | 华中科技大学 | 一种使用电化学沉积进行相变存储单元集成的方法 |
| CN110911555B (zh) * | 2019-10-18 | 2021-10-01 | 华中科技大学 | 基于电化学沉积的深孔超晶格填充方法 |
| WO2022241635A1 (en) * | 2021-05-18 | 2022-11-24 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | Three-dimensional phase-change memory devices and methods for forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103187525B (zh) | 2016-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067837B2 (en) | Phase-change memory devices | |
| CN105118917B (zh) | 相变化存储器单元的形成方法 | |
| EP2455971B1 (en) | Memory devices and methods of forming the same | |
| US9276202B2 (en) | Phase-change storage unit containing TiSiN material layer and method for preparing the same | |
| US20080035961A1 (en) | Phase-change memory and fabrication method thereof | |
| US7935564B2 (en) | Self-converging bottom electrode ring | |
| CN103069603A (zh) | 单掩模相变存储器工艺集成 | |
| CN103137863B (zh) | 相变随机存取存储器件及其制造方法 | |
| CN107086269B (zh) | 存储器结构 | |
| US20130099188A1 (en) | Phase-change memory device having multi-level cell and a method of manufacturing the same | |
| CN103187523B (zh) | 半导体器件及其制造方法 | |
| CN103187525B (zh) | 相变存储器中的相变电阻及其形成方法 | |
| CN111146340A (zh) | 一种相变存储器单元及其制备方法 | |
| US9276208B2 (en) | Phase change memory cell with heat shield | |
| KR20200026343A (ko) | 가변 저항 메모리 장치 | |
| CN108074871B (zh) | 动态随机存储器及其形成方法 | |
| CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
| CN102479922A (zh) | 双层相变电阻以及相变存储器的形成方法 | |
| US7696510B2 (en) | Integrated circuit including memory having reduced cross talk | |
| CN103187524B (zh) | 相变存储器中相变电阻的形成方法 | |
| CN102544363A (zh) | 相变存储器底电极结构的制备方法 | |
| CN102903844A (zh) | 底部电极和相变电阻的形成方法 | |
| CN102856491B (zh) | 形成底部电极和相变电阻的方法 | |
| CN109659430A (zh) | 包括数据存储图案的半导体装置 | |
| CN101997082B (zh) | 自会聚底部电极环 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |