CN103187378A - 功率半导体器件及其制造方法 - Google Patents

功率半导体器件及其制造方法 Download PDF

Info

Publication number
CN103187378A
CN103187378A CN2012105853001A CN201210585300A CN103187378A CN 103187378 A CN103187378 A CN 103187378A CN 2012105853001 A CN2012105853001 A CN 2012105853001A CN 201210585300 A CN201210585300 A CN 201210585300A CN 103187378 A CN103187378 A CN 103187378A
Authority
CN
China
Prior art keywords
electrodes
hole
electrode pad
insulating barrier
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012105853001A
Other languages
English (en)
Inventor
李宪福
金基世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103187378A publication Critical patent/CN103187378A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种功率半导体器件及其制造方法，所述功率半导体器件包括：多个第一电极和多个第二电极、在第一绝缘层上并且与所述多个第一电极接触的多个第一通孔电极、在所述第一绝缘层上并且与所述多个第二电极接触的多个第二通孔电极、与所述多个第一通孔电极接触的第一电极焊盘、与所述多个第二通孔电极接触的第二电极焊盘、在第二绝缘层上并且与所述第一电极焊盘接触的多个第三通孔电极、在所述第二绝缘层上并且与所述第二电极焊盘接触的多个第四通孔电极、与所述多个第三通孔电极接触的第三电极焊盘、以及与所述多个第四通孔电极接触的第四电极焊盘。

Description

功率半导体器件及其制造方法
相关申请的交叉引用
本申请要求于2011年12月29日在韩国知识产权局提交的题为“功率半导体器件及其制造方法”的韩国专利申请第10-2011-1046206号的优先权，其全部内容通过引用并入本文。
技术领域
本发明涉及功率半导体器件及其制造方法。
背景技术
功率半导体器件可以由硅制成。由于硅的物理限制，使用氮化镓（GaN）基材料的功率半导体器件可以被使用。GaN基材料具有比硅的能隙几乎大三倍的能隙。此外，GaN基材料可以具有高热稳定性、高化学稳定性、高电子饱和速度等。因此，GaN基材料不仅可以适于光学器件也可以适于用于高频和高输出的电子器件。
发明内容
各实施例涉及功率半导体器件及其制造方法。
可以通过提供一种功率半导体器件来实现各实施例，所述功率半导体器件包括：多个第一电极和多个第二电极，交替布置在外延结构上；第一绝缘层，其在所述外延结构之上，所述第一绝缘层包括彼此交替布置的至少一个第一区域和至少一个第二区域；多个第一通孔电极，其在所述第一绝缘层的所述第一区域上，所述多个第一通孔电极与所述多个第一电极接触；多个第二通孔电极，其在所述第一绝缘层的所述第二区域上，所述多个第二通孔电极与所述多个第二电极接触；至少一个第一电极焊盘，其在所述第一区域上，所述至少一个第一电极焊盘与所述多个第一通孔电极接触；至少一个第二电极焊盘，其在所述第二区域上，所述至少一个第二电极焊盘与所述多个第二通孔电极接触；第二绝缘层，其在所述至少一个第一电极焊盘和所述至少一个第二电极焊盘之上，所述第二绝缘层包括第三区域和第四区域；多个第三通孔电极，其在所述第二绝缘层的所述第三区域上，所述多个第三通孔电极与所述至少一个第一电极焊盘接触；多个第四通孔电极，其在所述第二绝缘层的所述第四区域上，所述多个第四通孔电极与所述至少一个第二电极焊盘接触；至少一个第三电极焊盘，其在所述第三区域上，所述至少一个第三电极焊盘与所述多个第三通孔电极接触；以及至少一个第四电极焊盘，其布置在所述第四区域上，所述至少一个第四电极焊盘与所述多个第四通孔电极接触。
所述多个第一通孔电极和所述多个第二通孔电极的每一个可以具有第一尺寸，并且所述多个第三通孔电极和所述多个第四通孔电极的每一个可以具有第二尺寸，所述第二尺寸大于所述第一尺寸。
所述多个第一通孔电极和所述多个第二通孔电极的每一个可以具有第一尺寸，所述多个第三通孔电极的每一个可以具有第二尺寸，所述第二尺寸大于所述第一尺寸，并且所述多个第四通孔电极的每一个可以具有第三尺寸，所述第三尺寸大于所述第一尺寸并且不同于所述第二尺寸。
所述多个第一电极的每一个可以具有从所述外延结构的一边到相对边变宽的锥形结构。
所述多个第二电极的每一个可以具有从所述外延结构的所述相对边到所述一边变宽的锥形结构。
所述多个第二通孔电极的每一个可以具有在所述第二区域内向所述一边变宽并且与所述多个第二电极的锥形结构相对应的梯形形状。
所述多个第一通孔电极的每一个可以具有在所述第一区域内朝向所述相对边变宽并且与所述多个第一电极的锥形结构相对应的梯形形状。
所述第一区域和所述第二区域可以关于经过所述外延结构的中心的第一直线彼此对称地布置。
所述第三区域和所述第四区域可以关于经过所述外延结构的中心的第二直线彼此对称地布置，所述第二直线与所述第一直线垂直。
所述第一区域和所述第二区域的每一个可以具有主轴，该主轴在所述第一绝缘层中与所述多个第一电极和所述多个第二电极的主轴交叉的方向上延伸。
所述第三区域和所述第四区域的每一个可以具有主轴，该主轴在所述第二绝缘层中与所述至少一个第一电极焊盘和所述至少一个第二电极焊盘的主轴交叉的方向上延伸。
还通过提供一种用于功率半导体器件的制造方法来实现各实施例，所述方法包括步骤：形成多个第一电极和多个第二电极，使得所述多个第一电极和所述多个第二电极交替布置在外延结构上；在所述外延结构上形成第一绝缘层，使得所述第一绝缘层包括彼此交替布置的至少一个第一区域和至少一个第二区域；在所述第一绝缘层的所述第一区域中形成多个第一通孔，以便暴露所述多个第一电极；在所述第一绝缘层的所述第二区域中形成多个第二通孔，以便暴露所述多个第二电极；通过在所述多个第一通孔中浇注金属材料来形成多个第一通孔电极；通过在所述多个第二通孔中浇注金属材料来形成多个第二通孔电极；形成与所述第一区域上的所述多个第一通孔电极接触的至少一个第一电极焊盘；形成与布置在所述第二区域上的所述多个第二通孔电极接触的至少一个第二电极焊盘；在所述至少一个第一电极焊盘和所述至少一个第二电极焊盘上形成第二绝缘层，所述第二绝缘层包括第三区域和第四区域；在所述第二绝缘层的所述第三区域中形成多个第三通孔，以便暴露所述至少一个第一电极焊盘；在所述第二绝缘层的所述第四区域中形成多个第四通孔，以便暴露所述至少一个第二电极焊盘；通过在所述多个第三通孔中浇注金属材料来形成多个第三通孔电极；通过在所述多个第四通孔中浇注金属材料来形成多个第四通孔电极；形成与所述第三区域上的所述多个第三通孔电极接触的至少一个第三电极焊盘；以及形成与所述第四区域上的所述多个第四通孔电极接触的至少一个第四电极焊盘。
形成所述多个第一通孔和所述多个第二通孔的步骤可以包括形成每一个具有第一尺寸的所述多个第一通孔和所述多个第二通孔，形成所述多个第三通孔和所述多个第四通孔的步骤可以包括形成每一个具有第二尺寸的所述多个第三通孔和所述多个第四通孔，所述第二尺寸大于所述第一尺寸。
形成所述多个第一通孔和所述多个第二通孔的步骤可以包括形成每一个具有第一尺寸的所述多个第一通孔和所述多个第二通孔，形成所述多个第三通孔和所述多个第四通孔的步骤可以包括：形成每一个具有第二尺寸的所述多个第三通孔，所述第二尺寸大于所述第一尺寸，以及形成每一个具有第三尺寸的所述多个第四通孔，所述第三尺寸大于所述第一尺寸并且不同于所述第二尺寸。
形成所述多个第一电极和所述多个第二电极的步骤可以包括：形成所述多个第一电极，使得所述多个第一电极的每一个具有从所述外延结构的一边到相对边变宽的锥形结构，形成所述多个第二电极，使得所述多个第二电极的每一个具有从所述外延结构的所述相对边到所述一边变宽的锥形结构。
形成所述多个第一通孔和所述多个第二通孔的步骤可以包括：形成所述多个第一通孔，使得所述多个第一通孔的每一个具有在从所述外延结构的所述一边到所述外延结构的所述相对边的方向上变宽并且与所述多个第一电极的锥形结构相对应的梯形形状，以及形成所述多个第二通孔，使得所述多个第二通孔的每一个具有在从所述外延结构的所述相对边到所述外延结构的所述一边的方向上变宽并且与所述多个第二电极的锥形结构相对应的梯形形状。
所述第一区域和所述第二区域可以关于经过所述外延结构的中心的第一直线彼此对称地布置。
所述第三区域和所述第四区域可以关于经过所述外延结构的中心的第二直线彼此对称地布置，所述第二直线与所述第一直线垂直。
所述第一区域和所述第二区域的每一个可以具有主轴，该主轴在所述第一绝缘层中与所述多个第一电极和所述多个第二电极的主轴交叉的方向上延伸。
所述第三区域和所述第四区域的每一个可以具有主轴，该主轴在所述第二绝缘层中与所述至少一个第一电极焊盘和所述至少一个第二电极焊盘的主轴交叉的方向上延伸。
附图说明
通过参照附图来详细描述示例实施例，本发明的特征对于本领域技术人员来说是显而易见的，其中：
图1至图9示出了根据一个实施例的功率半导体器件的制造方法中的各阶段的示图；
图10示出了图9所示的功率半导体器件的沿A-A'线的截面图；
图11示出了图9所示的功率半导体器件的沿B-B'线的截面图；
图12至图14示出了根据一个实施例的功率半导体器件的制造方法中的各阶段的示图；
图15示出了图14所示的功率半导体器件的沿C-C'线的截面图；
图16示出了图14所示的功率半导体器件的沿D-D'线的截面图；
图17至图37示出了根据一个实施例的功率半导体器件的制造方法中的各阶段的示图；以及
图38示出了根据一个实施例的功率半导体器件的平面图。
具体实施方式
在下文中将参照附图来更全面地描述示例实施例；然而，它们可以按不同形式实施，并且不应当被解释为限于本文中阐述的实施例。相反，提供这些实施例使得本公开是彻底和完整的，并且向本领域技术人员全面传达了示例性的实现。
在附图中，为了说明的清楚，层和区域的尺寸可能被夸大。应理解，当一个层或元件被称为在另一层或衬底上时，其可以直接在另一层或衬底上，或者也可以存在中间层。此外，应理解，当一个层被称为在两个层之间时，其可以是在该两个层之间的唯一层，或者可以存在一个或更多的中间层。相同的附图标记始终指的是相同的元件。
下面要使用的术语是基于其在实施例中的功能而定义的，并且其可以根据用户、用户的目的或实践而变化。因此，应基于整个说明书来确定术语的定义。
图1至图9示出了根据一个实施例的功率半导体器件的制造方法中的各阶段。例如，图1至图9示出了用于实现多层电极焊盘的处理。功率半导体器件例如可以是肖特基二极管、半导体晶体管器件等。
参照图1，首先，制造方法可以包括在外延结构110上形成多个第一电极111和多个第二电极112。
虽然图1中没有详细示出，但是外延结构110可以包括在基衬底（例如，硅（Si）衬底、碳化硅（SiC）衬底、氮化铝（AlN）衬底、氮化镓（GaN）衬底或蓝宝石衬底）上的至少一个氮基半导体层。
多个第一电极111和多个第二电极112可以在外延结构110上。在一种实现中，多个第一电极111可以是阳极而多个第二电极112可以是阴极。
多个第一电极111和多个第二电极112可以交替布置，并且可以按彼此相隔预定距离的方式布置。可以例如通过在外延结构110上气相淀积用于形成电极的金属材料并执行图案化来形成多个第一电极111和多个第二电极112。
如图1所示，多个第一电极111和多个第二电极112的结构可以是具有第一长度的手指结构。在多个第一电极111和多个第二电极112交替布置的状态下，当邻接的长度（例如，第一长度）增加时，可以实现更大的电流。然而，当第一长度增加时，器件尺寸会需要增加，并且在多个第一电极111和多个第二电极112之间会产生电阻。因此，会很难实现等电位（equipotential）和等电流（equicurrent）状态以及高耐受电压。于是，本发明的实施例将通过在多个第一电极111和多个第二电极112上形成多层电极焊盘来提出一种能够实现等电位和等电流状态以及高耐受电压的功率半导体器件。
参照图2，制造方法可以包括（通过在外延结构110上气相淀积绝缘材料）形成第一绝缘层120以覆盖多个第一电极111和多个第二电极112。
参照图3，制造方法可以包括在第一绝缘层120中形成多个第一通孔H1和多个第二通孔H2。
在形成第一绝缘层120之后，第一绝缘层120的上部可以被分割成至少交替一次的第一区域R1和第二区域R2。参照图3，第一区域R1和第二区域R2可以关于经过外延结构110的中心的第一直线L1彼此对称地布置。
第一区域R1可以是要形成第一电极焊盘的区域。第二区域R2可以是要形成第二电极焊盘的区域。例如，第一区域R1和第二区域R2可以根据其中要形成第一电极焊盘和第二电极焊盘的区域来定义。此外，如图3所示，第一区域R1和第二区域R2可以在实施中交替一次或至少两次。
多个第一通孔H1可以形成在第一绝缘层120的第一区域R1中，以便暴露多个第一电极111。多个第二通孔H2可以形成在第一绝缘层120的第二区域R2中，以便暴露多个第二电极112。可以通过选择性刻蚀第一绝缘层120来形成多个第一通孔H1和多个第二通孔H2。
多个第一通孔H1和多个第二通孔H2的每一个可以具有第一尺寸，例如第一宽度、第一长度、第一面积等。第一尺寸可以包括与多个第一电极111和多个第二电极112的每一个的宽度相比较小的宽度。此外，可以按正方形或矩形形状设置多个第一电极111和多个第二电极112。
参照图4，制造方法可以包括通过在多个第一通孔H1中浇注金属材料来形成多个第一通孔电极131，以及通过在多个第二通孔H2中浇注金属材料来形成多个第二通孔电极132。例如，多个第一通孔电极131可以在第一绝缘层120的第一区域R1中，并且可以与多个第一电极111接触。多个第二通孔电极132可以在第一绝缘层120的第二区域R2中，并且可以与多个第二电极112接触。
参照图5，制造方法可以包括在第一绝缘层120的第一区域R1上形成第一电极焊盘141以及在第一绝缘层120的第二区域R2上形成第二电极焊盘142。作为此操作的结果，第一电极焊盘141可以与暴露在第一区域R1上的多个第一通孔电极131接触，并且第二电极焊盘142可以与暴露在第二区域R2上的多个第二通孔电极132接触。
多个第一通孔电极131可以用作用于将多个第一电极111与第一电极焊盘141电连接的线路。多个第二通孔电极132可以用作用于将多个第二电极112与第二电极焊盘142电连接的线路。
参照图6，制造方法可以包括通过气相淀积绝缘材料来形成第二绝缘层150以覆盖第一电极焊盘141和第二电极焊盘142。
参照图7，制造方法可以包括在第二绝缘层150中形成多个第三通孔H3和多个第四通孔H4。
例如，在形成第二绝缘层150之后，第二绝缘层150可以被分割成第三区域R3和第四区域R4，其至少交替一次，即存在至少一个第三区域R3和至少一个第四区域R4。例如，参照图7，第三区域R3和第四区域R4可以关于经过外延结构110的中心的第一直线L1彼此对称地布置。例如，第三区域R3可以对应于第一区域R1，而第四区域R4可以对应于第二区域R2。
第三区域R3可以是要形成第三电极焊盘的区域。第四区域R4可以是要形成第四电极焊盘的区域。例如，第三区域R3和第四区域R4可以根据其中要形成第三电极焊盘和第四电极焊盘的区域来定义。
多个第三通孔H3可以形成在第二绝缘层150的第三区域R3中，以便暴露第一电极焊盘141的至少一部分。多个第四通孔H4可以形成在第二绝缘层150的第四区域R4中，以便暴露第二电极焊盘142的至少一部分。
多个第三通孔H3和多个第四通孔H4可以具有第二尺寸，例如第二宽度、第二长度、第二面积等，第二尺寸比多个第一通孔H1和多个第二通孔H2的第一尺寸更大。在实施中，多个第三通孔H3和多个第四通孔H4可以被设置为或具有正方形或矩形形状。
在实施中，多个第三通孔H3可以具有比多个第一通孔H1和多个第二通孔H2的第一尺寸更大的第二尺寸，并且多个第四通孔H4可以具有第三尺寸，例如第三宽度、第三长度、第三面积等，第三尺寸大于第一尺寸并且不同于第二尺寸。例如，第三尺寸可以大于或小于第二尺寸。
参照图8，制造方法可以包括通过在多个第三通孔H3中浇注金属材料来形成多个第三通孔电极161，以及通过在多个第四通孔H4中浇注金属材料来形成多个第四通孔电极162。例如，多个第三通孔电极161可以形成在第二绝缘层150的第三区域R3中，并且可以与第一电极焊盘141接触。多个第四通孔电极162可以形成在第二绝缘层150的第四区域R4中，并且可以与第二电极焊盘142接触。
参照图9，制造方法可以包括在第二绝缘层150的第三区域R3上形成第三电极焊盘171以及在第二绝缘层150的第四区域R4上形成第四电极焊盘172。作为此操作的结果，第三电极焊盘171可以与暴露在第三区域R3上的多个第三通孔电极161接触，并且第四电极焊盘172可以与暴露在第四区域R4上的多个第四通孔电极162接触。
多个第三通孔电极161可以用作用于将第一电极焊盘141与第三电极焊盘171电连接的线路。多个第四通孔电极162可以用作用于将第二电极焊盘142与第四电极焊盘172电连接的线路。
参照图9，功率半导体器件可以具有多层结构。例如，第一电极焊盘141和第二电极焊盘142可以分别布置在多个第一电极111和多个第二电极112上，并且布置在第一绝缘层120的同一平面上，例如，第一电极焊盘141和第二电极焊盘142可以具有面对第一绝缘层120并与第一绝缘层120共用一个平面的一侧，从而构成第一层电极焊盘。
第三电极焊盘171和第四电极焊盘172可以分别布置在第一电极焊盘141和第二电极焊盘142上，并且可以布置在第二绝缘层150的同一平面上，例如，第三电极焊盘171和第四电极焊盘172可以具有面对第二绝缘层150并与第二绝缘层150共用一个平面的一侧，从而构成第二层电极焊盘。
图10示出了图9所示的功率半导体器件的沿A-A'线的截面图。图11示出了图9所示的功率半导体器件的沿B-B'线的截面图。将参照图10和图11来详细描述功率半导体器件的电极结构。
例如，图10示出了图9所示的功率半导体器件的第三区域R3的沿A-A'线的截面图。图10示出了多个第一电极111、第一电极焊盘141和第三电极焊盘171的电连接结构。
如图10所示，多个第一电极111和多个第二电极112可以交替布置在外延结构110上。第一绝缘层120可以在多个第一电极111和多个第二电极112之上。第一绝缘层120可以包括或包围与多个第一电极111接触的多个第一通孔电极131。多个第一通孔电极131可以具有第一尺寸。
第一电极焊盘141可以在第一绝缘层120之上，并且可以与穿过第一绝缘层120而暴露的多个第一通孔电极131接触。例如，多个第一通孔电极131可以用作用于将多个第一电极111和第一电极焊盘141电连接的线路。
第二绝缘层150可以在第一电极焊盘141之上，并且可以包括或包围与第一电极焊盘141接触的多个第三通孔电极161。多个第三通孔电极161可以具有比第一尺寸更大的第二尺寸。
第三电极焊盘171可以在第二绝缘层150之上，并且可以与穿过第二绝缘层150而暴露的多个第三通孔电极161接触。例如，多个第三通孔电极161可以用作用于将第一电极焊盘141和第三电极焊盘171电连接的线路。
图11示出了图9所示的功率半导体器件的第四区域R4的沿B-B'线的截面图。图11示出了多个第二电极112、第二电极焊盘142和第四电极焊盘172的电连接结构。
多个第一电极111和多个第二电极112可以交替布置在外延结构110上。第一绝缘层120可以在多个第一电极111和多个第二电极112之上，并且可以包括或包围与多个第二电极112接触的多个第二通孔电极132。多个第二通孔电极132可以具有第一尺寸。
第二电极焊盘142可以在第一绝缘层120之上，并且可以与穿过第一绝缘层120而暴露的多个第二通孔电极132接触。例如，多个第二通孔电极132可以用作用于将多个第二电极112和第二电极焊盘142电连接的线路。
第二绝缘层150可以在第二电极焊盘142之上，并且可以包括或包围与第二电极焊盘142接触的多个第四通孔电极162。多个第四通孔电极162可以具有比第一尺寸更大的第二尺寸，或者可以具有大于第一尺寸且不同于第二尺寸的第三尺寸。
第四电极焊盘172可以在第二绝缘层150之上，并且可以与穿过第二绝缘层150而暴露的多个第四通孔电极162接触。例如，多个第四通孔电极162可以用作用于将第二电极焊盘142和第四电极焊盘172电连接的线路。
如图10和图11所示，第一电极焊盘141和第二电极焊盘142可以在同一平面上，例如，在第一绝缘层120上，从而构成第一层电极焊盘。第三电极焊盘171和第四电极焊盘172可以在同一平面上，例如第二绝缘层150上，从而构成第二层电极焊盘。
如上所述，功率半导体器件的电极焊盘可以配置成具有多层结构。因此，遍布功率半导体器件的整个表面可以实现等电位和等电流状态，而与功率半导体器件的尺寸无关。
此外，在功率半导体器件的操作期间可以减小感应的电阻。而且，可以实现高电流和高耐受电压。例如，当通孔电极减小在朝上部的方向上的尺寸时，可以使电流散布的电阻最小化。
此外，当在多个第一电极111与多个第二电极112之间的电阻减小时，多个第一电极111和多个第二电极112的尺寸（例如，宽度）可以减小。因此，多个第一电极111和多个第二电极112的集成度可以提高。
图12至图14示出了根据一个实施例的用于功率半导体器件的制造方法中的各阶段。根据图1至图6所示的工艺，第二绝缘层150可以形成在外延结构110之上。然而，根据本实施例，第三区域R3'和第四区域R4'可以按不同于图7所示的方式被定义在第二绝缘层150上。
在图7中，第三区域R3被定义为对应于第一区域R1并且第四区域R4被定义为对应于第二区域R2。然而，在本实施例中，在绝缘层150上第三区域R3'和第四区域R4'可以被定义为跨越第一区域R1和第二区域R2。
例如，第三区域R3'和第四区域R4'可以关于经过外延结构110的中心的并且与第一直线L1垂直的第二直线L2彼此对称地布置。
参考图12，制造方法可以包括在第二绝缘层150上形成多个第三通孔H3'和多个第四通孔H4’。例如，多个第三通孔H3'可以形成在第二绝缘层150的第三区域R3'中，以便暴露第一电极焊盘141的至少一部分。多个第四通孔H4’可以形成在第二绝缘层150的第四区域R4’中，以便暴露第二电极焊盘142的至少一部分。
多个第三通孔H3'和多个第四通孔H4'可以具有比多个第一通孔H1和多个第二通孔H2的第一尺寸更大的第二尺寸，并且可以被设置为或具有正方形或矩形形状。
参照图13，制造方法可以包括通过在多个第三通孔H3'中浇注金属材料来形成多个第三通孔电极181，以及通过在多个第四通孔H4'中浇注金属材料来形成多个第四通孔电极182。多个第三通孔电极181可以在第二绝缘层150的第三区域R3'中，并且可以与第一电极焊盘141接触。多个第四通孔电极182可以在第二绝缘层150的第四区域R4'中，并且可以与第二电极焊盘142接触。
例如，多个第三通孔电极181可以在第三区域R3'（穿过第一区域R1）中，并且可以与第一电极焊盘141接触。多个第四通孔电极182可以在第四区域R4’（穿过第二区域R2）中，并且可以与第二电极焊盘142接触。
参照图14，制造方法可以包括在第二绝缘层150的第三区域R3'上形成第三电极焊盘191，以及在第二绝缘层150的第四区域R4'上形成第四电极焊盘192。作为此操作的结果，第三电极焊盘191可以与多个第三通孔电极181（暴露在第二绝缘层150的第三区域R3'上）接触，并且第四电极焊盘192可以与多个第四通孔电极182（暴露在第二绝缘层150的第四区域R4'上）接触。
参照图14，在功率半导体器件中，第一电极焊盘141和第二电极焊盘142可以分别在多个第一电极111和多个第二电极112之上，并且可以在第一绝缘层120的同一平面上，即，第一电极焊盘141和第二电极焊盘142可以具有面对第一绝缘层120并与第一绝缘层120共用一个平面的一侧，从而构成第一层电极焊盘。
此外，第三电极焊盘191和第四电极焊盘192可以分别在第一电极焊盘141和第二电极焊盘142之上，并且可以在第二绝缘层150的同一平面上，即，第三电极焊盘191和第四电极焊盘192可以具有面对第二绝缘层150并与第二绝缘层150共用一个平面的一侧，从而构成第二层电极焊盘。
图15示出了图14所示的功率半导体器件的沿C-C'线的截面图。图16示出了图14所示的功率半导体器件的沿D-D'线的截面图。将参照图15和图16来详细描述功率半导体器件的电极结构。
图15示出了图14所示的功率半导体器件的第三区域R3'的沿C-C'线的截面图。图15示出了多个第一电极111、第一电极焊盘141和第三电极焊盘191的电连接结构。
多个第一电极111可以在外延结构110上。第一绝缘层120可以在多个第一电极111之上。第一绝缘层120可以被分割成第一区域R1和第二区域R2，并且可以包括或包围与第一区域R1中的多个第一电极111接触的多个第一通孔电极131。
第一电极焊盘141可以布置在第一绝缘层120的第一区域R1上，并且可以与穿过第一绝缘层120而暴露的多个第一通孔电极131接触。例如，多个第一通孔电极131可以用作用于将多个第一电极111和第一电极焊盘141电连接的线路。
第二电极焊盘142可以在第一绝缘层120的第二区域R2上。然而，与第一电极焊盘141的情况不同，第二区域R2可以不包括多个第一通孔电极131。因此，第二电极焊盘142可以通过第一绝缘层120与多个第一电极111电绝缘。
第二绝缘层150可以在第一电极焊盘141和第二电极焊盘142之上。第二绝缘层150可以包括或包围在第三区域R3'的一部分（例如，与第一区域R1重叠的部分）中的多个第三通孔电极181。因此，多个第三通孔电极181可以与第一电极焊盘141接触。
第三电极焊盘191可以在第二绝缘层150之上，并且可以与穿过第二绝缘层150而暴露的多个第三通孔电极181接触。多个第三通孔电极181可以用作用于将第一电极焊盘141和第三电极焊盘191电连接的线路。
图16示出了图14所示的功率半导体器件的第四区域R4'的沿D-D'线的截面图。图16示出了多个第二电极112、第二电极焊盘142和第四电极焊盘192的电连接结构。
多个第二电极112在外延结构110上。第一绝缘层120可以在多个第二电极112之上。第一绝缘层120可以被分割成R1和第二区域R2。第二区域R2可以包括与多个第二电极112接触的多个第二通孔电极132。
第一电极焊盘141可以在第一绝缘层120的第一区域R1上，并且可以与多个第二电极112电绝缘。
第二电极焊盘142可以与穿过第一绝缘层120而暴露的多个第二通孔电极132接触。例如，多个第二通孔电极132可以用作用于将多个第二电极112和第二电极焊盘142电连接的线路。
第二绝缘层150可以在第一电极焊盘141和第二电极焊盘142之上。第二绝缘层150可以包括或包围在第四区域R4’的一部分（例如，与第二区域R2重叠的部分）中的多个第四通孔电极182。因此，多个第四通孔电极182可以与第二电极焊盘142接触。
第四电极焊盘192可以在第二绝缘层150之上，并且可以与穿过第二绝缘层150而暴露的多个第四通孔电极182接触。多个第四通孔电极182可以用作用于将第二电极焊盘142和第四电极焊盘192电连接的线路。
在图15和图16中，第一电极焊盘141和第二电极焊盘142可以在同一平面上，从而构成第一层电极焊盘。第三电极焊盘191和第四电极焊盘192可以在同一平面上，从而构成第二层电极焊盘。
图17至图37示出了根据一个实施例的功率半导体器件的制造方法中的各阶段的示图。
首先，根据图1和图2所示的相同工艺可以在外延结构210上形成多个第一电极211和多个第二电极212。然后，第一绝缘层220可以被形成以覆盖多个第一电极211和多个第二电极212。
图17至图19示出了在第一绝缘层220上形成多个第一通孔H1和多个第二通孔H2的工艺中的阶段。
参照图17，制造方法可以包括在第一绝缘层220上或在第一绝缘层220中形成多个第一通孔H1和多个第二通孔H2。
第一绝缘层220可以被分割为第一区域R1和第二区域R2，其彼此交替例如四次而布置。例如，四个第一区域R1和四个第二区域R2可以交替布置在第一绝缘层220中。第一区域R1是要形成第一电极焊盘的区域，而第二区域R2是要形成第二电极焊盘的区域。在第一绝缘层220上，可以在跨越多个第一电极211和多个第二电极212的方向上定义第一区域R1和第二区域R2。
多个第一通孔H1形成在第一绝缘层220的第一区域R1中，以便暴露多个第一电极211的至少一部分。多个第二通孔H2形成在第一绝缘层220的第二区域R2中，以便暴露多个第二电极212的至少一部分。多个第一通孔H1和多个第二通孔H2可以具有第一尺寸。
图18示出了图17所示的功率半导体器件的第一区域R1中的一个的沿E-E'线的截面图。
多个第一电极211和多个第二电极212可以交替布置在外延结构210上。第一绝缘层220可以布置在多个第一电极211和多个第二电极212之上，并且可以包括穿过其中的多个第一通孔H1。多个第一通孔H1可以暴露第一区域R1中的多个第一电极211的至少一部分。
图19示出了图17所示的功率半导体器件的第二区域R2中的一个的沿F-F'线的截面图。
多个第一电极211和多个第二电极212可以交替布置在外延结构210上。第一绝缘层220可以在多个第一电极211和多个第二电极212之上，并且可以包括穿过其中的多个第二通孔H2。多个第二通孔H2可以暴露第二区域R2中的多个第二电极212的至少一部分。
图20至图22示出了形成多个通孔电极231和多个通孔电极232的工艺中的阶段。
参照图20，制造方法可以包括通过在多个第一通孔H1中浇注金属材料来形成多个第一通孔电极231，以及通过在多个第二通孔H2中浇注金属材料来形成多个第二通孔电极232。例如，多个第一通孔电极231可以形成在第一绝缘层220的第一区域R1中，并且可以与多个第一电极211接触。多个第二通孔电极232可以形成在第一绝缘层220的第二区域R2中，并且可以与多个第二电极212接触。
图21示出了图20所示的功率半导体器件的第一区域R1中的一个的沿G-G'线的截面图。
第一绝缘层220可以包括或包围布置在第一区域R1中的多个第一通孔电极231。多个第一通孔电极231可以与在第一区域R1中的多个第一电极211接触。
图22示出了图20所示的功率半导体器件的第二区域R2中的一个的沿H-H'线的截面图。
第一绝缘层220可以包括或包围在第二区域R2中的多个第二通孔电极232。多个第二通孔电极232可以与在第二区域R2中的多个第二电极212接触。
图23至图25示出了形成第一电极焊盘241和第二电极焊盘242的工艺中的阶段。
参照图23，制造方法可以包括在第一绝缘层220的第一区域R1上形成第一电极焊盘241以及在第一绝缘层220的第二区域R2上形成第二电极焊盘242。作为此操作的结果，第一电极焊盘241可以与暴露在第一区域R1上的多个第一通孔电极231接触，并且第二电极焊盘242可以与暴露在第二区域R2上的多个第二通孔电极232接触。
第一电极焊盘241和第二电极焊盘242可以在第一区域R1和第二区域R2（在第一绝缘层220上交替四次）之上。例如，第一电极焊盘241和第二电极焊盘242可以与第一区域R1和第二区域R2的位置相对应地交替。
图24示出了图23所示的功率半导体器件的第一区域R1中的一个的沿I-I'线的截面图。
第一电极焊盘241可以形成在第一绝缘层220的第一区域R1上，并且可以与穿过第一绝缘层220而暴露的多个第一通孔电极231接触。多个第一通孔电极231可以用作用于将多个第一电极211与第一电极焊盘241电连接的线路。
图25示出了图23所示的功率半导体器件的第二区域R2中的一个的沿J-J'线的截面图。
第二电极焊盘242可以形成在第一绝缘层220的第二区域R2上，并且可以与多个第二通孔电极232接触。多个第二通孔电极232可以用作用于将多个第二电极212与第二电极焊盘242电连接的线路。
图26至图28示出了形成第二绝缘层250的工艺中的阶段。
参照图26，制造方法可以包括通过例如气相淀积绝缘材料来形成第二绝缘层250以覆盖第一电极焊盘241和第二电极焊盘242。此外，在形成第二绝缘层250之后，第二绝缘层250的上部可以被分割成第三区域R3和第四区域R4。
第三区域R3和第四区域R4可以关于经过外延结构210的中心并且与第一直线L1垂直的第二直线L2彼此对称地布置。第三区域R3可以是要形成第三电极焊盘的区域。第四区域R4可以是要形成第四电极焊盘的区域。
在图26中，第三区域R3可以在部分覆盖第一区域R1和第二区域R2的同时跨越第一区域R1和第二区域R2。第四区域R4可以在部分覆盖第一区域R1和第二区域R2的同时跨越第一区域R1和第二区域R2。此外，第三区域R3和第四区域R4可以被定义在第二绝缘层250上跨越第一电极焊盘241和第二电极焊盘242的方向上。
图27示出了图26所示的功率半导体器件的第一区域R1中的一个的沿K-K'线的截面图。图28示出了图26所示的功率半导体器件的第二区域R2中的一个的沿L-L'线的截面图。
第二绝缘层250可以布置在第一电极焊盘241和第二电极焊盘242上以全部覆盖第一电极焊盘241和第二电极焊盘242。
图29至图31示出了形成多个第三通孔H3和多个第四通孔H4的工艺中的阶段。
参照图29，制造方法可以包括在第二绝缘层250上或在第二绝缘层250中形成多个第三通孔H3和多个第四通孔H4。例如，多个第三通孔H3可以形成在第二绝缘层250的第三区域R3中，以便暴露第一电极焊盘241的至少一部分。而且，多个第四通孔H4可以形成在第二绝缘层250的第四区域R4中，以便暴露第二电极焊盘242的至少一部分。
多个第三通孔H3和多个第四通孔H4可以具有比多个第一通孔H1和多个第二通孔H2的第一尺寸更大的第二尺寸。
在实施中，多个第三通孔H3可以具有比多个第一通孔H1和多个第二通孔H2的第一尺寸更大的第二尺寸，并且多个第四通孔H4可以具有第三尺寸。在此情况下，第三尺寸可以大于第一尺寸，并且大于或小于第二尺寸，即不同于第二尺寸。
图30示出了图29所示的功率半导体器件的第三区域R3的沿M-M'线的截面图。
在第二绝缘层250的第三区域R3中，第一电极焊盘241的至少一部分可以通过多个第三通孔H3而暴露。然而，在第三区域R3中，第二电极焊盘242可以通过被第二绝缘层250覆盖而与外界绝缘。
图31示出了图29所示的功率半导体器件的第四区域R4的沿N-N'线的截面图。
在第二绝缘层250的第四区域R4中，第二电极焊盘242的至少一部分可以通过多个第四通孔H4而暴露。然而，在第四区域R4中，第一电极焊盘241可以通过被第二绝缘层250覆盖而与外界绝缘。
图32至图34示出了形成多个第三通孔电极261和多个第四通孔电极262的工艺中的阶段。
参照图32，制造方法可以包括通过在多个第三通孔H3中浇注金属材料来形成多个第三通孔电极261，以及通过在多个第四通孔H4中浇注金属材料来形成多个第四通孔电极262。例如，多个第三通孔电极261可以形成在第二绝缘层250的第三区域R3中，并且可以与第一电极焊盘241接触。多个第四通孔电极262可以形成在第二绝缘层250的第四区域R4中，并且可以与第二电极焊盘242接触。
图33示出了图32所示的功率半导体器件的第三区域R3的沿O-O'线的截面图。
多个第三通孔电极261可以形成在第二绝缘层250的第三区域R3中，并且可以与第一电极焊盘241接触。而且，多个第三通孔电极261可以穿过第二绝缘层250而暴露。
图34示出了图32所示的功率半导体器件的第四区域R4的沿P-P'线的截面图。
多个第四通孔电极262可以形成在第二绝缘层250的第四区域R4中，并且可以与第二电极焊盘242接触。而且，多个第四通孔电极262可以穿过第二绝缘层250而暴露。
图35至图37示出了形成第三电极焊盘271和第四电极焊盘272的工艺中的阶段。
参照图35，制造方法可以包括在第二绝缘层250的第三区域R3上形成第三电极焊盘271，以及在第二绝缘层250的第四区域R4上形成第四电极焊盘272。作为此操作的结果，第三电极焊盘271可以与暴露在第二绝缘层250的第三区域R3上的多个第三通孔电极261接触，并且第四电极焊盘272可以与暴露在第二绝缘层250的第四区域R4上的多个第四通孔电极262接触。
多个第三通孔电极261可以用作用于将第一电极焊盘241与第三电极焊盘271电连接的线路。多个第四通孔电极262可以用作用于将第二电极焊盘242与第四电极焊盘272电连接的线路。
参照图35，功率半导体器件可以具有多层电极结构。例如，第一电极焊盘241和第二电极焊盘242可以分别在多个第一电极211和多个第二电极212上，并且可以在第一绝缘层220的同一平面上，即，第一电极焊盘241和第二电极焊盘242可以具有面对第一绝缘层220并与第一绝缘层220共用一个平面的一侧，从而构成第一层电极焊盘。
此外，第三电极焊盘271和第四电极焊盘272可以分别在第一电极焊盘241和第二电极焊盘242上，并且可以在第二绝缘层250的同一平面上，即，第三电极焊盘271和第四电极焊盘272可以具有面对第二绝缘层250并与第二绝缘层250共用一个平面的一侧，从而构成第二层电极焊盘。
图36示出了图35所示的功率半导体器件的第三区域R3的沿Q-Q'线的截面图。
第三电极焊盘271可以形成在第二绝缘层250上，并且可以与穿过第二绝缘层250而暴露的多个第三通孔电极261接触。多个第三通孔电极261可以用作用于将第一电极焊盘241与第三电极焊盘271电连接的线路。
图37示出了图35所示的功率半导体器件的第四区域R4的沿R-R'线的截面图。
第四电极焊盘272可以形成在第二绝缘层250上，并且可以与穿过第二绝缘层250而暴露的多个第四通孔电极262接触。多个第四通孔电极262可以用作用于将第二电极焊盘242与第四电极焊盘272电连接的线路。
图38示出了根据一个实施例的功率半导体器件的平面图。参照图38，功率半导体器件可以包括被提供有或具有锥形结构的多个第一电极311和多个第二电极312。此外，功率半导体器件可以还包括在多个第一电极311和多个第二电极312之上的第一绝缘层310，并且多个第一通孔H1和多个第二通孔H2可以包含在第一绝缘层310中。
多个第一电极311的每一个可以具有锥形结构，该锥形结构具有在从第一绝缘层310的一边S1到相对边S2的方向上增加的宽度。多个第二电极312的每一个可以具有锥形结构，该锥形结构具有在从相对边S2到一边S1的方向上增加的宽度。
第一绝缘层310可以布置在外延结构上以覆盖多个第一电极311和多个第二电极312。第一绝缘层310可以被分割为至少交替一次的第一区域R1和第二区域R2。
多个第一通孔H1可以形成在第一绝缘层310的第一区域R1中以暴露多个第一电极311的至少一部分。多个第二通孔H2可以形成在第一绝缘层310的第二区域R2中以暴露多个第二电极312的至少一部分。
多个第一通孔H1可以设置为或具有在第一区域R1中朝向相对边S2变宽的梯形形状，例如，对应于多个第一电极311的锥形结构或形状。
多个第二通孔H2可以设置为或具有在第二区域R2中朝向一边S1变宽的梯形形状，例如，对应于多个第二电极312的锥形结构。
因此，当通过在多个第一通孔H1和多个第二通孔H2中浇注金属材料来形成多个第一通孔电极和多个第二通孔电极时，多个第一通孔电极和多个第二通孔电极也可以设置为或具有梯形形状。
尽管没有在图中具体示出，可以使用图20至图37所示的方法来制造图38所示的功率半导体器件。
通过总结和回顾，包括GaN基材料的电子器件可以具有高击穿电压、高最大电流密度、以及在高温下的高操作稳定性和高热传导性。例如，具有氮化铝镓（AlGaN）和GaN的异质结结构的电子器件可以在结临界面处具有高的能带不连续性。因此，这样的电子器件会释放高密度的电子，并且增加电子迁移率。
由于上述的物理特性，包括GaN基材料的电子器件可以被采用为功率半导体器件。为此目的，即使在高电压下，功率半导体器件也可能需要在不达到击穿电压的情况下保持高耐受电压。然而，对于包括GaN基材料的功率半导体器件来说，由于体缺陷、表面缺陷等，很难忍受耐受电压。
本发明的实施例提供了一种功率半导体器件，其具有多层电极焊盘以实现等电位和等电流状态以及高耐受电压。
本发明的实施例提供了一种功率半导体器件，其能够通过在布置在外延结构上的多个第一电极和多个第二电极上提供多层电极焊盘来实现等电位和等电流状态。
在本文中已经公开了示例实施例，虽然采用了特定术语，但是它们只在通用和描述性的意义上被使用和解释，而不用于限制的目。在某些情况下，如对本领域技术人员来说将是显而易见的，在本申请的提交中，与特定实施例相联系地描述的特征、特性和/或元件可以被单独使用，或者可以跟与其他实施例相联系地描述的特征、特性和/或元件进行组合而被使用，除非另有具体说明。因此，本领域技术人员应理解，在不背离如所附的权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上做出各种变更。

Claims (20)

1.一种功率半导体器件，包括：
多个第一电极和多个第二电极，交替布置在外延结构上；
第一绝缘层，其在所述外延结构之上，所述第一绝缘层包括彼此交替布置的至少一个第一区域和至少一个第二区域；
多个第一通孔电极，其在所述第一绝缘层的所述第一区域上，所述多个第一通孔电极与所述多个第一电极接触；
多个第二通孔电极，其在所述第一绝缘层的所述第二区域上，所述多个第二通孔电极与所述多个第二电极接触；
至少一个第一电极焊盘，其在所述第一区域上，所述至少一个第一电极焊盘与所述多个第一通孔电极接触；
至少一个第二电极焊盘，其在所述第二区域上，所述至少一个第二电极焊盘与所述多个第二通孔电极接触；
第二绝缘层，其在所述至少一个第一电极焊盘和所述至少一个第二电极焊盘之上，所述第二绝缘层包括第三区域和第四区域；
多个第三通孔电极，其在所述第二绝缘层的所述第三区域上，所述多个第三通孔电极与所述至少一个第一电极焊盘接触；
多个第四通孔电极，其在所述第二绝缘层的所述第四区域上，所述多个第四通孔电极与所述至少一个第二电极焊盘接触；
至少一个第三电极焊盘，其在所述第三区域上，所述至少一个第三电极焊盘与所述多个第三通孔电极接触；以及
至少一个第四电极焊盘，其布置在所述第四区域上，所述至少一个第四电极焊盘与所述多个第四通孔电极接触。
2.根据权利要求1所述的功率半导体器件，其中：
所述多个第一通孔电极和所述多个第二通孔电极的每一个具有第一尺寸，并且
所述多个第三通孔电极和所述多个第四通孔电极的每一个具有第二尺寸，所述第二尺寸大于所述第一尺寸。
3.根据权利要求1所述的功率半导体器件，其中：
所述多个第一通孔电极和所述多个第二通孔电极的每一个具有第一尺寸，
所述多个第三通孔电极的每一个具有第二尺寸，所述第二尺寸大于所述第一尺寸，并且
所述多个第四通孔电极的每一个具有第三尺寸，所述第三尺寸大于所述第一尺寸并且不同于所述第二尺寸。
4.根据权利要求1所述的功率半导体器件，其中所述多个第一电极的每一个具有从所述外延结构的一边到相对边变宽的锥形结构。
5.根据权利要求4所述的功率半导体器件，其中所述多个第二电极的每一个具有从所述外延结构的所述相对边到所述一边变宽的锥形结构。
6.根据权利要求5所述的功率半导体器件，其中所述多个第二通孔电极的每一个具有在所述第二区域内朝向所述一边变宽并且与所述多个第二电极的锥形结构相对应的梯形形状。
7.根据权利要求4所述的功率半导体器件，其中所述多个第一通孔电极的每一个具有在所述第一区域内朝向所述相对边变宽并且与所述多个第一电极的锥形结构相对应的梯形形状。
8.根据权利要求1所述的功率半导体器件，其中所述第一区域和所述第二区域关于经过所述外延结构的中心的第一直线彼此对称地布置。
9.根据权利要求8所述的功率半导体器件，其中所述第三区域和所述第四区域关于经过所述外延结构的中心的第二直线彼此对称地布置，所述第二直线与所述第一直线垂直。
10.根据权利要求1所述的功率半导体器件，其中所述第一区域和所述第二区域的每一个具有主轴，该主轴在所述第一绝缘层中与所述多个第一电极和所述多个第二电极的主轴交叉的方向上延伸。
11.根据权利要求10所述的功率半导体器件，其中所述第三区域和所述第四区域的每一个具有主轴，该主轴在所述第二绝缘层中与所述至少一个第一电极焊盘和所述至少一个第二电极焊盘的主轴交叉的方向上延伸。
12.一种用于功率半导体器件的制造方法，所述方法包括步骤：
形成多个第一电极和多个第二电极，使得所述多个第一电极和所述多个第二电极交替布置在外延结构上；
在所述外延结构上形成第一绝缘层，使得所述第一绝缘层包括彼此交替布置的至少一个第一区域和至少一个第二区域；
在所述第一绝缘层的所述第一区域中形成多个第一通孔，以便暴露所述多个第一电极；
在所述第一绝缘层的所述第二区域中形成多个第二通孔，以便暴露所述多个第二电极；
通过在所述多个第一通孔中浇注金属材料来形成多个第一通孔电极；
通过在所述多个第二通孔中浇注金属材料来形成多个第二通孔电极；
形成与所述第一区域上的所述多个第一通孔电极接触的至少一个第一电极焊盘；
形成与布置在所述第二区域上的所述多个第二通孔电极接触的至少一个第二电极焊盘；
在所述至少一个第一电极焊盘和所述至少一个第二电极焊盘上形成第二绝缘层，所述第二绝缘层包括第三区域和第四区域；
在所述第二绝缘层的所述第三区域中形成多个第三通孔，以便暴露所述至少一个第一电极焊盘；
在所述第二绝缘层的所述第四区域中形成多个第四通孔，以便暴露所述至少一个第二电极焊盘；
通过在所述多个第三通孔中浇注金属材料来形成多个第三通孔电极；
通过在所述多个第四通孔中浇注金属材料来形成多个第四通孔电极；
形成与所述第三区域上的所述多个第三通孔电极接触的至少一个第三电极焊盘；以及
形成与所述第四区域上的所述多个第四通孔电极接触的至少一个第四电极焊盘。
13.根据权利要求12所述的制造方法，其中：
形成所述多个第一通孔和所述多个第二通孔的步骤包括形成每一个具有第一尺寸的所述多个第一通孔和所述多个第二通孔，并且
形成所述多个第三通孔和所述多个第四通孔的步骤包括形成每一个具有第二尺寸的所述多个第三通孔和所述多个第四通孔，所述第二尺寸大于所述第一尺寸。
14.根据权利要求12所述的制造方法，其中：
形成所述多个第一通孔和所述多个第二通孔的步骤包括形成每一个具有第一尺寸的所述多个第一通孔和所述多个第二通孔，
形成所述多个第三通孔和所述多个第四通孔的步骤包括：
形成每一个具有第二尺寸的所述多个第三通孔，所述第二尺寸大于所述第一尺寸，以及
形成每一个具有第三尺寸的所述多个第四通孔，所述第三尺寸大于所述第一尺寸并且不同于所述第二尺寸。
15.根据权利要求12所述的制造方法，其中形成所述多个第一电极和所述多个第二电极的步骤包括：
形成所述多个第一电极，使得所述多个第一电极的每一个具有从所述外延结构的一边到相对边变宽的锥形结构，以及
形成所述多个第二电极，使得所述多个第二电极的每一个具有从所述外延结构的所述相对边到所述一边变宽的锥形结构。
16.根据权利要求15所述的制造方法，其中形成所述多个第一通孔和所述多个第二通孔的步骤包括：
形成所述多个第一通孔，使得所述多个第一通孔的每一个具有在从所述外延结构的所述一边到所述外延结构的所述相对边的方向上变宽并且与所述多个第一电极的锥形结构相对应的梯形形状，以及
形成所述多个第二通孔，使得所述多个第二通孔的每一个具有在从所述外延结构的所述相对边到所述外延结构的所述一边的方向上变宽并且与所述多个第二电极的锥形结构相对应的梯形形状。
17.根据权利要求12所述的制造方法，其中所述第一区域和所述第二区域关于经过所述外延结构的中心的第一直线彼此对称地布置。
18.根据权利要求17所述的制造方法，其中所述第三区域和所述第四区域关于经过所述外延结构的中心的第二直线彼此对称地布置，所述第二直线与所述第一直线垂直。
19.根据权利要求12所述的制造方法，其中所述第一区域和所述第二区域的每一个具有主轴，该主轴在所述第一绝缘层中与所述多个第一电极和所述多个第二电极的主轴交叉的方向上延伸。
20.根据权利要求12所述的制造方法，其中所述第三区域和所述第四区域的每一个具有主轴，该主轴在所述第二绝缘层中与所述至少一个第一电极焊盘和所述至少一个第二电极焊盘的主轴交叉的方向上延伸。
CN2012105853001A 2011-12-29 2012-12-28 功率半导体器件及其制造方法 Pending CN103187378A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110146206A KR20130077477A (ko) 2011-12-29 2011-12-29 파워 반도체 소자 및 그 제조 방법
KR10-2011-0146206 2011-12-29

Publications (1)

Publication Number Publication Date
CN103187378A true CN103187378A (zh) 2013-07-03

Family

ID=48608046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012105853001A Pending CN103187378A (zh) 2011-12-29 2012-12-28 功率半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20130168873A1 (zh)
KR (1) KR20130077477A (zh)
CN (1) CN103187378A (zh)
DE (1) DE102012113139A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702653A (zh) * 2014-12-15 2016-06-22 英飞凌科技美国公司 可靠且强健的电接触件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE2050244A1 (en) * 2020-03-04 2021-09-05 Powonics Ab High-current semiconductor components and systems
EP4016611A1 (en) * 2020-12-21 2022-06-22 Nxp B.V. Metal oxide semicondutor device and method of construction therefor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204154A (zh) * 1997-04-08 1999-01-06 日本电气株式会社 具有多层互连结构的半导体器件
CN1329812A (zh) * 1998-12-02 2002-01-02 泰拉丁公司 印刷电路板及其制造方法
US20050151241A1 (en) * 2004-01-14 2005-07-14 International Business Machines Corporation Multilayer ceramic substrate with single via anchored pad and method of forming
US20090108459A1 (en) * 2007-10-30 2009-04-30 Nec Electronics Corporation Semiconductor device
CN102024783A (zh) * 2009-09-22 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于互连工艺中的半导体器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187418B1 (en) * 1999-07-19 2001-02-13 International Business Machines Corporation Multilayer ceramic substrate with anchored pad
JP4401874B2 (ja) * 2004-06-21 2010-01-20 株式会社ルネサステクノロジ 半導体装置
KR100773097B1 (ko) * 2006-08-22 2007-11-02 삼성전자주식회사 패드를 갖는 반도체 소자
JP2009260158A (ja) * 2008-04-21 2009-11-05 Toshiba Corp 半導体集積回路装置における配線方法及び半導体集積回路装置
JP2010108966A (ja) * 2008-10-28 2010-05-13 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2012019063A (ja) * 2010-07-08 2012-01-26 Renesas Electronics Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204154A (zh) * 1997-04-08 1999-01-06 日本电气株式会社 具有多层互连结构的半导体器件
CN1329812A (zh) * 1998-12-02 2002-01-02 泰拉丁公司 印刷电路板及其制造方法
US20050151241A1 (en) * 2004-01-14 2005-07-14 International Business Machines Corporation Multilayer ceramic substrate with single via anchored pad and method of forming
US20090108459A1 (en) * 2007-10-30 2009-04-30 Nec Electronics Corporation Semiconductor device
CN102024783A (zh) * 2009-09-22 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于互连工艺中的半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702653A (zh) * 2014-12-15 2016-06-22 英飞凌科技美国公司 可靠且强健的电接触件
US10388591B2 (en) 2014-12-15 2019-08-20 Infineon Technologies Americas Corp. Method of forming a reliable and robust electrical contact

Also Published As

Publication number Publication date
KR20130077477A (ko) 2013-07-09
US20130168873A1 (en) 2013-07-04
DE102012113139A1 (de) 2013-07-04

Similar Documents

Publication Publication Date Title
KR102210449B1 (ko) 추가적인 소자를 생성하기 위한 폴리실리콘 층을 갖는 GaN 트랜지스터
JP6096109B2 (ja) アイランドトポロジを用いる高密度窒化ガリウム装置
JP6588340B2 (ja) 窒化物パワーデバイスおよびその製造方法
JP2006173437A (ja) 半導体装置
JP2010109221A (ja) 半導体装置
JP2009117715A (ja) 半導体装置及びその製造方法
US10304950B2 (en) Semiconductor device and method for manufacturing the same
JP2020061412A (ja) 半導体装置
WO2017029719A1 (ja) 半導体装置
JP6309907B2 (ja) 半導体装置
JP6245107B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP2010251404A (ja) 半導体装置
CN105322006A (zh) 半导体异质结器件
CN1965412B (zh) 互补氮化物晶体管垂直和共用漏极
JP5601072B2 (ja) 半導体装置
CN109285886A (zh) 氮化物半导体元件
CN103187378A (zh) 功率半导体器件及其制造方法
JP2007129195A (ja) 半導体装置
KR20130082307A (ko) 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
US10937874B2 (en) Semiconductor device
CN108352408A (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
US20150364585A1 (en) Power semiconductor device
JP6600984B2 (ja) 半導体装置及びその製造方法
CN106981508B (zh) 具有垂直型跨接结构电极的水平式半导体元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130703