CN103187224B - 一种用于等离子体处理装置的载片台 - Google Patents
一种用于等离子体处理装置的载片台 Download PDFInfo
- Publication number
- CN103187224B CN103187224B CN201110456419.4A CN201110456419A CN103187224B CN 103187224 B CN103187224 B CN 103187224B CN 201110456419 A CN201110456419 A CN 201110456419A CN 103187224 B CN103187224 B CN 103187224B
- Authority
- CN
- China
- Prior art keywords
- substrate
- area
- slide holder
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了载片台及包括该载片台的等离子体处理机台,其中,所述基片位于所述载片台上方,所述载片台包括:第一电极,其与具有第一频率的射频电源连接,用于产生等离子体,其中设置有一个或多个真空空洞;静电吸盘,其位于所述第一电极上方,用于夹持基片。本发明能够提高基片制程均一性。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种用于等离子体处理装置的载片台。
背景技术
半导体工艺件的边缘效应是困扰半导体产业的一个问题。所谓半导体工艺件的边缘效应是指在等离子体处理过程中,由于等离子体受电场控制,而上下两极边缘处的场强会受边缘条件的影响,总有一部分电场线弯曲,而导致电场边缘部分场强不均,进而导致该部分的等离子体浓度不均匀。在该种情况下,生产出的半导体工艺件周围也存在一圈处理不均匀的区域。这一不均匀现象在射频电场频率越高时越明显,在射频频率大于60MHZ甚至大于100Mhz时这一等离子浓度的不均匀性程度已经很难再用其它装置如位于静电夹盘边缘的聚集环来调控。
由于半导体工艺件是圆形的,因此愈外圈面积愈大,边缘部分的各个工艺环节的均一性不佳将导致成品率显著下降。在普遍采用300mm制程的今天,半导体工艺件边缘效应带来的损失更为巨大。
因此,业内需要能够简单有效地改善边缘效应,提高制程均一性。
发明内容
针对背景技术中的上述问题,本发明提出了能够改善均一性的用于等离子体处理装置的载片台。
本发明第一方面提供了一种应用于等离子体处理装置的用于承载基片的载片台,其中,所述基片位于所述载片台上方,其特征在于,所述载片台包括:
第一电极,其与具有第一频率的射频电源连接,用于产生等离子体,其中设置有一个或多个真空空洞;
静电吸盘,其位于所述第一电极上方,用于夹持基片。
可选地,所述一个或多个真空空洞设置于对应于所述基片中央区域下方的所述第一电极中。
可选地,所述一个或多个真空空洞分别设置于对应于所述基片中央区域和边缘区域,以及位于所述中央区域和所述边缘区域之间的中间区域的所述第一电极中。
其中,所述对应于所述基片中央区域的一个或多个真空空洞和所述对应于所述基片中间区域的一个或多个真空空洞的体积相同。
进一步地,所述对应于基片中央区域的一个或多个空洞与所述对应于基片中间区域的一个或多个空洞相连,成为一体。
其中,所述对应于所述基片中央区域的一个或多个真空空洞的体积大于所述对应于所述基片中间区域的一个或多个真空空洞的体积。
进一步地,所述对应于基片中央区域的一个或多个空洞与所述对应于基片中间区域的一个或多个空洞相连,成为一体。
进一步地,所述第一电极至少包括对应于基片中央区域的第一区域,对应于基片边缘区域的第三区域,以及位于所述第一区域和所述第三区域之间的第二区域,
其中,所述等离子体处理装置还包括:
驱动装置,其用于可选地驱动所述第一区域、第二区域和第三区域的其中之一进行垂直方向上的伸缩。
进一步地,所述驱动装置可选地驱动所述第一区域和第二区域进行垂直方向上的伸缩。
进一步地,所述第一区域进行垂直方向上的伸缩产生的位于所述第一区域的真空空洞的体积大于所述第二区域进行垂直方向上的伸缩产生的位于所述第二区域的真空空洞的体积。
进一步地,所述第一区域进行垂直方向上的伸缩产生的位于所述第一区域的真空空洞的体积等于所述第二区域进行垂直方向上的伸缩产生的位于所述第二区域的真空空洞的体积。
进一步地,所述驱动装置包括电机装置、液压装置、气压装置。
进一步地,所述第一频率为13M赫兹以上。
进一步地,所述基片为半导体基片,
其中,所述静电吸盘至少包括:
第一电介质层;
第二电介质层,其位于所述第一电介质层上方,并埋设有用于产生静电吸力的电极。
进一步地,所述基片为玻璃基片,其中,所述静电吸盘至少包括一第一电介质层。
本发明第二方面提供了一种等离子体处理装置,其特征在于,包括本发明第一方面所述的载片台。
进一步地,所述第一频率为13M赫兹以上。
进一步地,所述基片为半导体基片,
其中,所述静电吸盘至少包括:
第一电介质层;
第二电介质层,其位于所述第一电介质层上方,并埋设有用于产生静电吸力的电极。
进一步地,所述基片为玻璃基片,其中,所述静电吸盘至少包括一第一电介质层。
本发明提供的载片台及包括该载片台的等离子体处理装置能够简单有效地改善边缘效应,提高制程均一性。
附图说明
图1是本发明的第一具体实施例的真空处理装置的载片台结构示意图;
图2是本发明对基片进行区域划分的示意图;
图3是本发明的第二具体实施例的真空处理装置的载片台结构示意图;
图4是本发明的第三具体实施例的真空处理装置的载片台结构示意图;
图5是本发明的第四具体实施例的真空处理装置的载片台结构示意图;
图6是本发明的第五具体实施例的真空处理装置的载片台结构示意图;
图7是本发明的第六具体实施例的真空处理装置的载片台结构示意图;
图8是SOG的结构示意图;
图9是SOG受热后表面突起的结构示意图;
图10是本发明发明效果示意图。
具体实施方式
以下结合附图,对本发明的具体实施方式进行说明。
本发明通过将在真空处理装置的下电极划分为多个区域,并在对应于基片的不同位置产生一个或多个空洞,来改变所述下电极和基片下表面之间等效电容的介电常数,从而进一步改变所述等效电容的大小,以实现对基片的制程均一性进行优化。
图1是本发明一个具体实施例的真空处理装置的载片台结构示意图。在下文将描述的具体实施例中,所述真空处理装置特别地为刻蚀机台。如图1所示,本发明提供了一种应用于等离子体处理装置的用于承载基片W的载片台1,其中,所述基片典型地为一硅片,所述硅片W位于所述载片台1上方,所述载片台1包括:
第一电极13,所述第一电极13与具有第一频率f的射频电源15连接。需要说明的是,在刻蚀机台腔室上部分还包括一个与所述第一电极13平行的第二电极(未示出),两者结合起来用于产生制程用的等离子体,以对所述基片W进行刻蚀处理。其中,所述第一电极13设置有一个或多个真空空洞。下文将对其中设置的真空空洞进行详细讲解。
其中,所述第一电极13是由电导体材料制程,特别地,可由金属铝制成。
静电吸盘,其位于所述第一电极13上方,用于夹持基片W。在静电吸盘下方还具有一个静电吸盘底盘16(ESC base plate)。
图2是本发明对基片进行区域划分的示意图。如图2所示,其示出了一个水平放置的基片的俯视图,所述基片为圆盘形的,以圆盘形的基片的圆心为起点,将位于中央区域的圆形部分设定为基片的中央区域C’,位于所述中央区域C’***的圆环形区域设定为基片的中间区域M’,位于所述中间区域M’***的圆环区域设定为基片的边缘区域E’。结合附图1,在静电吸盘中的第一电介质层14中,对应于所述基片W的中央区域C’的区域即为中央区域C1,对应于所述基片W的中间区域M’的区域即为中间区域M1,对应于基片W的边缘区域E’的区域即为边缘区域E1。
在本实施例中,为了更加简明方便地说明本发明的发明机制,需要对基片进行区域划分。需要说明的是,在本实施例中对基片进行的区域划分并不是实际存在的,而是为了方便说明本发明而对基片进行的虚拟划分,并不能用以限定本发明。
应当理解,由于在本实施例中上述区域的划分不是实际存在的,所以,根据工艺需要,可对上述区域的划分进行任意调整,例如,可将刻蚀率降低到某一程度的基片区域所对应的区域划分为边缘区域,而并非一定要按照数字范围进行划分。
本发明的原始思路是通过改变腔体与上电极之间寄生电容来改变半导体工艺件边缘电场密度,半导体工艺件边缘效应得到改善。也就是说通过调节等离子体边缘与腔体之间的寄生电容可以使半导体工艺件边缘的电场重新分布。一般来说,影响这个寄生电容值的因素有三个,即上电极边缘与腔体的相对面积、上电极边缘与腔体之间的距离,以及等离子体边缘与腔体形成空间的等效介电常数。等离子处理腔室一旦制成,很明显,其上电极边缘与腔体的相对面积和它们之间的距离是固定的,而寄生电容与电场分布的关系比较复杂,不同的射频能量输入也会影响这一关系,以及考虑到工艺上的可行性,预先计算并制造出具有适当大小寄生电容的真空反应室是很困难的。
因此,唯一有可能改变的就是等离子体与腔体相对空间的等效介电常数。本发明基于这样的考虑,对该空间的等效介电常数进行调节来取得一个合适的寄生电容,使得电场重新分布,进而使半导体工艺件等离子体处理效果均一。
如图1所示,在本发明一个优选实施例中,所述一个或多个真空空洞设置于对应于所述基片W中央区域下方的所述第一电极13中,即,如图示的第一空洞H11。将第一电极13和基片W按照中央区域C1、中间区域M1和边缘区域E1分别看做三个等效电容Cc、Cm、Ce,其中静电夹盘的第一电介质层14和可能位于第一电极13上方的空洞即充当了该等效电容其中的介质,因此,根据电容公式:
C=εS/4πkd,其中,ε为介电常数,d为距离。
由此,由于在本实施例中,由于将空洞H11设置于容易产生刻蚀速率较高的中央区域下方的第一电极13的中央区域C1中,使得中央区域C1中的电介质较其***的中间区域M1和边缘区域E1的电介质少,即,中央区域C1的等效电容Cc的介电常数降低,进而使得所述等效电容Cc降低,从而进一步地使得连接于第一电极13上的射频源15能够到达基片中央区域C1的减少,由此使得基片中央区域单位时间产生的等离子数量减少,从而使得产生的等离子和基片之间的相互作用活跃度降低,最终降低所述基片中央区域的刻蚀速率,以实现对基片的制程均一性进行优化。
其中,所述一个或多个真空空洞也可以分别设置于对应于所述基片中央区域和边缘区域,以及位于所述中央区域和所述边缘区域之间的中间区域的所述第一电极中。
可选地,所述设置于对应于所述基片中央区域的一个或多个真空空洞和所述设置于对应于所述基片中间区域的一个或多个真空空洞的体积相同。参照图3,在本实施例中,H21的体积等于H22的体积,则由此可以降低基片W中央区域C’和中间区域M’的刻蚀速率,使得基片W边缘区域E的刻蚀速率变相得到补偿,改善了基片W的边缘效应。
其中,所述对应于基片中央区域的一个或多个空洞H21与所述对应于基片中间区域的一个或多个空洞H22相连,成为一体。
可选地,所述设置于对应于所述基片中央区域的一个或多个真空空洞的体积大于所述设置于对应于所述基片中间区域的一个或多个真空空洞的体积。如图4所示,在本实施例中,H31的体积大于H32的体积,则由此可以对硅片W的刻蚀速率分别按照中央区域C’、中间M’和边缘区域E’进行逐步调整。具体地,由于位于中央区域C中的真空空洞H31的体积最大,则对应于硅片W的中央区域C’的刻蚀速率被降低得最多。其次,由于位于中间区域M1的真空空洞H32的体积小于所述真空空洞H31,则对应于硅片W的中间区域M’的刻蚀速率也得到了降低,但其必降低幅度低于对应于硅片W的中央区域C’的刻蚀速率。再次,由于在本实施例中对应于硅片W的边缘区域E’的边缘区域E并没有设置任何真空空洞,其刻蚀速率没有进行任何调整。因此,上述控制使得对应于硅片W中央区域C’的刻蚀速率最低,对应于硅片W的中间区域M’的刻蚀速率稍高于所述对应于硅片W中央区域C’的刻蚀速率,而对应于硅片W的边缘区域E’的刻蚀速率最高。由此对边缘效应进行了补偿,进一步优化了制程均一性。
所述对应于基片中央区域的一个或多个空洞H31与所述对应于基片中间区域的一个或多个空洞H32相连,成为一体。
需要说明的是,本领域技术人员可以理解,本发明对上述实施例还包括若干变化例,例如,可在基片中央区域、中间区域、边缘区域相对应的区域都设置一个或多个空洞,只要实现中央区域的刻蚀速率最低,中间区域其次,边缘区域最高就可以对刻蚀边缘效应进行补偿,从而实现发明目的。
参见附图5~图7,根据上述实施例的一个变化例,所述第一电极至少包括对应于基片中央区域的第一区域,对应于基片边缘区域的第三区域,以及位于所述第一区域和所述第三区域之间的第二区域。其中,所述等离子体处理装置还包括:驱动装置18,其用于可选地驱动所述第一区域C2、第二区域M2和第三区域E2的其中之一进行垂直方向上的伸缩,从而在所述第一电极13中的上述区域中产生一个或多个空洞。本发明对上述一个或多个真空空洞根据不同的工艺需要有不同的配置方式,在下文中将进行具体讲述。
进一步地,在本发明一个具体实施例中,所述驱动装置18可选地驱动所述第一区域C和第二区域M进行垂直方向上的伸缩。
如图5所示,所述驱动装置18可以通过选择装置17选择驱动第一区域C’进行垂直方向上的伸缩,从而在对应于硅片W中央区域下方的所述第一电极13中产生第一空洞H41。由于在本实施例中,空洞H41位于容易产生刻蚀速率较高的中央区域下方的第一电极13的第一区域C中,使得第一区域C中的电介质较其***的第二区域M2和第三区域E2的电介质少,即,第一区域C的等效电容Cc的介电常数降低,进而使得所述等效电容Cc降低,从而使得连接于第一电极13上的射频源15能够到达基片第一区域C2的射频能量减少,由此使得基片中央区域单位时间产生的等离子数量减少,最终降低所述基片中央区域的刻蚀速率,以改善硅片W的边缘效应,从而使得产生的等离子和基片之间的相互作用活跃度降低,实现对硅片的制程均一性进行优化。
可选地,所述第一区域C2进行垂直方向上的伸缩产生的位于所述第一区域C2的真空空洞的体积等于所述第二区域M2进行垂直方向上的伸缩产生的位于所述第二区域M2的真空空洞的体积。参照图6,在本实施例中,H51的体积等于H52的体积,则由此可以降低硅片W中央区域C’和中间区域M’的刻蚀速率,使得硅片W边缘区域E2的刻蚀速率变相得到补偿,改善了硅片W的边缘效应。
所述对应于硅片中央区域C’的一个或多个空洞H51与所述对应于硅片中间区域M’的一个或多个空洞H52相连,成为一体。
可选地,所述第一区域C2进行垂直方向上的伸缩产生的位于所述第一区域C2的真空空洞的体积大于所述第二区域M2进行垂直方向上的伸缩产生的位于所述第二区域M2的真空空洞的体积。如图7所示,在本实施例中,H61的体积大于H62的体积,则由此可以对硅片W的刻蚀速率分别按照中央区域、中间和边缘区域进行逐步调整。具体地,由于位于第一区域C2中的真空空洞H61的体积最大,则对应于硅片W的中央区域C’的刻蚀速率被降低得最多。其次,由于位于第二区域M2的真空空洞H32的体积小于所述真空空洞H61,则对应于硅片W的中间区域M’的刻蚀速率也得到了降低,但其必降低幅度低于对应于硅片W的中央区域C’的刻蚀速率。再次,由于在本实施例中对应于硅片W的边缘区域E’的第三区域E2并没有设置任何真空空洞,其刻蚀速率没有进行任何调整。因此,上述控制使得对应于硅片W中央区域C’的刻蚀速率最低,对应于硅片W的中间区域M’的刻蚀速率稍高于所述对应于硅片W中央区域C’的刻蚀速率,而对应于硅片W的边缘区域E’的刻蚀速率最高。由此对边缘效应进行了补偿,进一步优化了制程均一性。
其中,所述对应于硅片中央区域C’的一个或多个空洞H61与所述对应于硅片中间区域M’的一个或多个空洞H62相连,成为一体。
图7所示的实施例是图5的一个变化例,其不同之处在于,所述第一区域C进行垂直方向上的伸缩产生的位于所述第一区域C的真空空洞H61的体积大于所述第二区域M进行垂直方向上的伸缩产生的位于所述第二区域M的真空空洞H62的体积。
其中,所述驱动装置包括电机装置、液压装置、气压装置。示例性地,如图5~图7所示,所述驱动装置还包括了升举装置19a和19b,其中,所述升举装置19a用于所述第一区域进行垂直方向上的伸缩并产生的位于所述第一区域的真空空洞,所述升举装置19a用于所述第二区域进行垂直方向上的伸缩并产生的位于所述第二区域的真空空洞。用于驱动所述升举装置19a和19b的驱动装置包括电机装置、液压装置、气压装置。
在上文所述的实施例中,所述基片皆为半导体基片,由于半导体基片需要用静电吸力进行夹持。所以,参见附图1、3、6~8所示,所述静电吸盘至少包括:第一电介质层14;第二电介质层11,其位于所述第一电介质层14上方,并埋设有用于产生静电吸力的电极12。
根据一个变化例,所述基片为玻璃基片(glass wafer)。应当理解,半导体制造中常用的一种基底结构包括于绝缘体衬底上具有半导体材料的结构(semiconductor on insulation,SOI),这种结构在经过后续半导体工艺处理或微加工后常用于制造高性能的薄膜晶体管、太阳能电池和有源矩阵显示器之类的显示器以及其他器件。SOI结构的一种具体结构为SOG(silicon on glass)结构,即绝缘体上的硅材料结构,也被称为玻璃基片,被国际上公认为“二十一世纪硅集成电路技术”的基础。它能突破体硅材料的诸多限制,在航天领域、光电子领域以及微机械***等多方面有广阔的应用前景。
下面以SOG结构为例对玻璃基片进行说明,图8示出了SOG的结构示意图,如图1所示,SOG结构从下到上主要包括三层结构:玻璃衬底层20、粘合物质层等,其用于充当所述玻璃衬底层20和硅层22的结合物质层。并且,获得SOG结构的方法包括利用压力、温度(典型地为150摄氏度)和电压施加到硅层22和玻璃衬底20以促进其间的接合。
由此可知,现有技术主要通过施加一定温度(比如,高于常温)来促进半导体材料和绝缘体衬底的接合从而制成SOI结构,但是在SOI结构制成后会冷却到常温状态,由于其中的各种材料的热膨胀系数不同,半导体材料层(如图1的硅层22)会在平面方向发生扭曲或位移,使得制得的SOI结构整体上不平整,图9示出了SOI结构表面出现不平整的情况。如图2所示,由于常温下玻璃层20’和硅层22’的热膨胀系数的不同,导致所述硅层22’表面以及底层的玻璃层20’整体上呈现缓缓地凸起,所述凸起于水平面大概0.5mm~1mm或更多。因此,对玻璃基片进行制程通常是不需要静电吸力将其固定在载片台上,而是采用特定装置从上方对玻璃基片施加一个力来固定。
因此,在玻璃基片的实施例中,静电吸盘(未图示)仅包括一第一电介质层14,而无需再包括第二电介质层11和设置于其中的电极12。
进一步地,所述第一频率f为13M赫兹以上,优选的为60Mhz以上,其至100Mhz。
本发明还提供了一种等离子体处理装置,其特征在于,包括前述的载片台。
其中,所述第一频率为13M赫兹以上。
参照图10,其以硅片的圆心为原点,以硅片的直径为横轴,以刻蚀速率为Y轴确定了一个坐标轴。其中,S1是应用现有技术的载片台得到的硅片的刻蚀速率曲线,可见,其在圆心周围的中央区域刻蚀速率较高,而在其中间区域刻蚀速率有所降低,在其边缘区域的刻蚀速率最低。S2和S3对应于应用了本发明提供的载片台得到的硅片的刻蚀速率曲线。其中,S2仅对应于硅片中央区域实施本发明,可见其中央区域的刻蚀速率得到显著降低。S3则是对硅片中央区域和中间区域都实施本发明,其中央区域和中间区域的刻蚀速率都得到了降低。由此说明了本发明的优越性,本发明能够快速有效低功耗地改善边缘效应,实现制程均一化。
尽管本发明的内容已经通过上述优选实施例作了详细介绍,但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后,对于本发明的多种修改和替代都将是显而易见的。因此,本发明的保护范围应由所附的权利要求来限定。
Claims (18)
1.一种应用于等离子体处理装置的用于承载基片的载片台,其中,所述基片位于所述载片台上方,其特征在于,所述载片台包括:
第一电极,其与具有第一频率的射频电源连接,用于产生等离子体,其中设置有一个或多个真空空洞;
静电吸盘,其位于所述第一电极上方,用于夹持基片;
所述第一电极至少包括对应于基片中央区域的第一区域,对应于基片边缘区域的第三区域,以及位于所述第一区域和所述第三区域之间的第二区域;
其中,所述等离子体处理装置还包括:
驱动装置,其用于可选地驱动所述第一区域、第二区域和第三区域的其中之一进行垂直方向上的伸缩。
2.根据权利要求1所述的载片台,其特征在于,所述一个或多个真空空洞设置于对应于所述基片中央区域下方的所述第一电极中。
3.根据权利要求1所述的载片台,其特征在于,所述一个或多个真空空洞分别设置于对应于所述基片中央区域和边缘区域,以及位于所述中央区域和所述边缘区域之间的中间区域的所述第一电极中。
4.根据权利要求3所述的载片台,其特征在于,所述对应于所述基片中央区域的一个或多个真空空洞和所述对应于所述基片中间区域的一个或多个真空空洞的体积相同。
5.根据权利要求4所述的载片台,其特征在于,所述对应于基片中央区域的一个或多个空洞与所述对应于基片中间区域的一个或多个空洞相连,成为一体。
6.根据权利要求3所述的载片台,其特征在于,所述对应于所述基片中央区域的一个或多个真空空洞的体积大于所述对应于所述基片中间区域的一个或多个真空空洞的体积。
7.根据权利要求6所述的载片台,其特征在于,所述对应于基片中央区域的一个或多个空洞与所述对应于基片中间区域的一个或多个空洞相连,成为一体。
8.根据权利要求1所述的载片台,其特征在于,所述驱动装置可选地驱动所述第一区域和第二区域进行垂直方向上的伸缩。
9.根据权利要求8所述的载片台,其特征在于,所述第一区域进行垂直方向上的伸缩产生的位于所述第一区域的真空空洞的体积大于所述第二区域进行垂直方向上的伸缩产生的位于所述第二区域的真空空洞的体积。
10.根据权利要求8所述的载片台,其特征在于,所述第一区域进行垂直方向上的伸缩产生的位于所述第一区域的真空空洞的体积等于所述第二区域进行垂直方向上的伸缩产生的位于所述第二区域的真空空洞的体积。
11.根据权利要求1所述的载片台,其特征在于,所述驱动装置包括电机装置、液压装置、气压装置。
12.根据权利要求1至11任一项所述的载片台,其特征在于,所述第一频率为13M赫兹以上。
13.根据权利要求12所述的载片台,其特征在于,所述基片为半导体基片,其中,所述静电吸盘至少包括:
第一电介质层;
第二电介质层,其位于所述第一电介质层上方,并埋设有用于产生静电吸力的电极。
14.根据权利要求12所述的载片台,其特征在于,所述基片为玻璃基片,其中,所述静电吸盘至少包括一第一电介质层。
15.一种等离子体处理装置,其特征在于,包括权利要求1至11任一项所述的载片台。
16.根据权利要求15所述的等离子体处理装置,其特征在于,所述第一频率为13M赫兹以上。
17.根据权利要求15所述的等离子体处理装置,其特征在于,所述基片为半导体基片,
其中,所述静电吸盘至少包括:
第一电介质层;
第二电介质层,其位于所述第一电介质层上方,并埋设有用于产生静电吸力的电极。
18.根据权利要求15所述的等离子体处理装置,其特征在于,所述基片为玻璃基片,其中,所述静电吸盘至少包括一第一电介质层。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110456419.4A CN103187224B (zh) | 2011-12-30 | 2011-12-30 | 一种用于等离子体处理装置的载片台 |
TW101143731A TW201332054A (zh) | 2011-12-30 | 2012-11-22 | 一種用於等離子體處理裝置的載片台 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110456419.4A CN103187224B (zh) | 2011-12-30 | 2011-12-30 | 一种用于等离子体处理装置的载片台 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103187224A CN103187224A (zh) | 2013-07-03 |
CN103187224B true CN103187224B (zh) | 2015-09-09 |
Family
ID=48678335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110456419.4A Active CN103187224B (zh) | 2011-12-30 | 2011-12-30 | 一种用于等离子体处理装置的载片台 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN103187224B (zh) |
TW (1) | TW201332054A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101278368A (zh) * | 2005-09-30 | 2008-10-01 | 朗姆研究公司 | 具有变化厚度、轮廓和/或形状的介电材料和/或空腔的静电卡盘组件、其使用方法及结合有其的装置 |
CN101477944A (zh) * | 2003-02-03 | 2009-07-08 | 日本奥特克株式会社 | 等离子体处理装置及其使用的电极和电极制造方法 |
CN201751976U (zh) * | 2010-03-12 | 2011-02-23 | 中微半导体设备(上海)有限公司 | 一种等离子体处理装置 |
CN102110573A (zh) * | 2009-12-28 | 2011-06-29 | 东京毅力科创株式会社 | 等离子体处理装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4040284B2 (ja) * | 2001-11-08 | 2008-01-30 | 住友大阪セメント株式会社 | プラズマ発生用電極内蔵型サセプタ及びその製造方法 |
US8157953B2 (en) * | 2006-03-29 | 2012-04-17 | Tokyo Electron Limited | Plasma processing apparatus |
KR100675752B1 (ko) * | 2006-09-14 | 2007-01-30 | (주) 씨엠테크 | 플라즈마 반응기 |
CN101398272A (zh) * | 2007-09-28 | 2009-04-01 | 富准精密工业(深圳)有限公司 | 热管 |
JP5421551B2 (ja) * | 2008-06-11 | 2014-02-19 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ処理方法 |
WO2010090127A1 (ja) * | 2009-02-06 | 2010-08-12 | キヤノンアネルバ株式会社 | プラズマ処理装置、プラズマ処理方法、および被処理基板を備える素子の製造方法 |
-
2011
- 2011-12-30 CN CN201110456419.4A patent/CN103187224B/zh active Active
-
2012
- 2012-11-22 TW TW101143731A patent/TW201332054A/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101477944A (zh) * | 2003-02-03 | 2009-07-08 | 日本奥特克株式会社 | 等离子体处理装置及其使用的电极和电极制造方法 |
CN101278368A (zh) * | 2005-09-30 | 2008-10-01 | 朗姆研究公司 | 具有变化厚度、轮廓和/或形状的介电材料和/或空腔的静电卡盘组件、其使用方法及结合有其的装置 |
CN102110573A (zh) * | 2009-12-28 | 2011-06-29 | 东京毅力科创株式会社 | 等离子体处理装置 |
CN201751976U (zh) * | 2010-03-12 | 2011-02-23 | 中微半导体设备(上海)有限公司 | 一种等离子体处理装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI484590B (zh) | 2015-05-11 |
TW201332054A (zh) | 2013-08-01 |
CN103187224A (zh) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI438860B (zh) | 靜電吸盤及其製造方法 | |
CN201465987U (zh) | 等离子体处理装置 | |
US20180166312A1 (en) | Electrostatically clamped edge ring | |
CN202651058U (zh) | 一种控制基座外缘聚焦环温度的组件 | |
CN102299067B (zh) | 基板处理方法 | |
JPH10223621A (ja) | 真空処理装置 | |
CN101211810B (zh) | 静电卡盘装置 | |
CN103227086B (zh) | 一种用于等离子体处理装置的载片台 | |
CN103187224B (zh) | 一种用于等离子体处理装置的载片台 | |
CN104952778A (zh) | 一种等离子体处理装置及静电卡盘与静电卡盘的制作方法 | |
CN103227088B (zh) | 一种用于等离子体处理装置的载片台 | |
US9985116B2 (en) | Method for processing polysilicon thin film and method for fabricating thin film transistor | |
CN202332816U (zh) | 一种以不同材料形成分区的静电吸盘 | |
CN103227083B (zh) | 一种用于等离子体处理装置的载片台 | |
CN103198993B (zh) | 一种用于等离子体处理装置的气体喷淋头 | |
CN104282611A (zh) | 一种等离子体处理腔室及其静电夹盘 | |
CN102623379A (zh) | 静电夹持装置及半导体处理设备 | |
CN103227085B (zh) | 一种用于等离子体处理装置的载片台 | |
KR20110025686A (ko) | 정전척 및 그 제조방법 | |
CN103165384B (zh) | 一种等离子体刻蚀室 | |
JP6433202B2 (ja) | プラズマ処理装置および当該装置を用いたsoiウエハの加工方法 | |
CN102610476A (zh) | 一种静电吸盘 | |
CN202585324U (zh) | 等离子体处理装置及其汇聚装置、静电夹盘 | |
JP2014011272A (ja) | 貼り合わせウェーハの製造方法 | |
KR20190007547A (ko) | 정전 척 리페어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd. Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc. |
|
CP01 | Change in the name or title of a patent holder |