CN103178018A - 分离栅快闪存储单元制造方法 - Google Patents

分离栅快闪存储单元制造方法 Download PDF

Info

Publication number
CN103178018A
CN103178018A CN2011104359236A CN201110435923A CN103178018A CN 103178018 A CN103178018 A CN 103178018A CN 2011104359236 A CN2011104359236 A CN 2011104359236A CN 201110435923 A CN201110435923 A CN 201110435923A CN 103178018 A CN103178018 A CN 103178018A
Authority
CN
China
Prior art keywords
groove
control gate
layer
gate
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104359236A
Other languages
English (en)
Inventor
刘艳
周儒领
詹奕鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2011104359236A priority Critical patent/CN103178018A/zh
Publication of CN103178018A publication Critical patent/CN103178018A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种分离栅快闪存储单元的制造方法，将刻蚀浮栅多晶硅的步骤分成先后两步刻蚀，先对第二凹槽(对应于字线)底部的浮栅多晶硅进行刻蚀，然后在第一凹槽(对应于擦除栅)和第二凹槽侧壁上形成浮栅侧壁氧化层，最后再对第一凹槽底部的浮栅多晶硅进行刻蚀，由于在对第一凹槽底部的浮栅多晶硅进行刻蚀时，第一凹槽侧壁生成有浮栅侧壁氧化层，浮栅侧壁氧化层阻挡了位于该浮栅侧壁氧化层下的浮栅多晶硅的刻蚀，而被阻挡的该部分浮栅多晶硅在刻蚀完成后则形成了凸出顶角。因此，无需另增加牺牲层即可实现浮栅多晶硅的凸出顶角，简化了工艺流程，进而降低了成本。

Description

分离栅快闪存储单元制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种分离栅快闪存储单元的制造方法。
背景技术
具有电编程和擦除功能的非易失性存储器件的典型实例是快闪存储(Flash memory)单元。快闪存储单元可以被分类为堆叠(stack)结构和分离栅(split gate)结构。堆叠结构的快闪存储单元容易出现在多次反复写入/擦除循环后，单元阀值可能被改变，即擦除功能过度问题，而分离栅能够很好的克服该问题，一个典型的分离栅快闪存储单元如图1所示，包括具有源极111和漏极(未示出)的半导体基底100、依次以堆栈的方式形成在半导体基底100上的浮栅氧化层101、浮栅102、栅间介质层103、控制栅104、控制栅氮化硅层105、控制栅氧化硅层106、控制栅硬掩膜层107，还包括形成在控制栅104两侧的控制栅侧壁层108、形成的控制栅侧壁层108表面以及浮栅102两侧的侧壁氧化层109，源极111上形成有擦除栅隧穿氧化层113，擦除栅隧穿氧化层113上形成有擦除栅121，漏极上形成有字线122。
当对分离栅快闪存储单元进行数据写入操作时，施加一个高正偏压于控制栅，使得热电子从源极穿过氧化层而注入浮栅，编程时间通常为微秒级别；当对分离栅快闪存储器进行数据擦除时，施加高负偏压于控制栅，使得注入到浮栅的热电子利用福勒-诺德海姆(Fowler-Nordheim，FN)隧穿效应，穿过侧壁氧化层而流入源极。由于擦除时间受到FN隧穿效应的影响，将远远长于编程时间，有时甚至达到毫秒级别，而过长的擦除时间限制了分离栅快闪存储器操作效率。
为了解决分离栅快闪存储单元擦除时间长的问题，现有技术是在浮栅临近擦除栅的一侧形成有凸出的顶角，顶角的形成能够降低FN隧穿效应的通道电压，使得热电子更容易从浮栅流入擦除栅中，且顶角渗入擦除栅内，有利于尖端放电，可提升擦除过程中热电子形成的电流，进一步提升擦除效率。为了形成上述的结构，在工艺上是经过如下步骤实现的，参照图2a～图2c，如图3a所示，在半导体基底100上依次形成浮栅氧化层101、浮栅102、栅间介质层103、控制栅104、控制栅氮化硅层105、控制栅氧化硅层106、控制栅硬掩膜层107，刻蚀控制栅硬掩膜层107、控制栅氧化硅层106、控制栅氮化硅层105、控制栅104、栅间介质层103，以露出浮栅102，形成控制栅结构；在控制栅104两侧形成控制栅侧壁层108，并在控制栅侧壁层108表面形成牺牲层201；如图3b所示，牺牲层201用以在第一凹槽401内形成光刻胶202时，作为对浮栅102进行离子注入的掩膜，并在注入后刻蚀去除第二凹槽402内的牺牲层201部分；如图3c所示，在去除光刻胶202后，以控制栅硬掩膜层107、第一凹槽侧壁401内保留的牺牲层201部分、第二凹槽402侧的控制栅侧壁层108为掩膜进行刻蚀，并去除第一凹槽401内的牺牲层201部分，形成凸出的顶角102a。
利用现有工艺生成凸出的顶角过程中，需要附加进行牺牲层的沉积和刻蚀等步骤，这无疑会增加工艺的复杂程度，进而增加成本，所以简化上述工艺过程是亟待解决的问题。
发明内容
本发明提供了一种分离栅快闪存储单元的制造方法，解决现有在制作具有凸出的顶角浮栅的分离栅快闪存储单元工艺复杂的问题。
本发明采用的技术手段如下：一种分离栅快闪存储单元的制造方法，包括：提供半导体基底，在所述半导体基底上依次形成浮栅氧化层、浮栅多晶硅、栅间介质层、控制栅多晶硅、控制栅氮化硅层、控制栅氧化硅层、控制栅硬掩膜层；
在所述控制栅硬掩膜层上形成图案化的第一光刻胶，并以所述第一光刻胶为掩膜刻蚀所述控制栅硬掩膜层、控制栅氧化硅层、控制栅氮化硅层、控制栅多晶硅、栅间介质层，以露出浮栅多晶硅，形成第一凹槽和第二凹槽，以及所述第一凹槽和第二凹槽之间的控制栅结构；
去除所述第一光刻胶，在所述控制栅结构两侧形成控制栅侧壁层；
在所述第一凹槽内形成第二光刻胶，以所述第二光刻胶为掩膜对所述第二凹槽底的半导体基底进行离子注入形成漏极后，刻蚀去除所述第二凹槽底的浮栅多晶硅；
去除所述第二光刻胶，在所述第二凹槽和第一凹槽侧壁上形成浮栅侧壁层；
刻蚀去除所述第一凹槽底的浮栅多晶硅和第二凹槽的部分浮栅氧化层
在所述第一凹槽侧壁及底部沉积形成擦除栅隧穿氧化层；
沉积多晶硅，在所述擦除栅隧穿氧化层上形成擦除栅，并在所述第二凹槽内形成字线。
进一步，所述控制栅侧壁层由氧化物-氮化物复合层构成。
进一步，所述栅间介质层由氧化物-氮化物-氧化物的复合层构成。
本发明提供的一种分离栅快闪存储单元的制造方法中，将刻蚀浮栅多晶硅的步骤分成先后两步刻蚀，先对第二凹槽(对应于字线)底部的浮栅多晶硅进行刻蚀，然后在第一凹槽(对应于擦除栅)和第二凹槽侧壁上形成浮栅侧壁氧化层，最后再对第一凹槽底部的浮栅多晶硅进行刻蚀，由于在对第一凹槽底部的浮栅多晶硅进行刻蚀时，第一凹槽侧壁生成有浮栅侧壁氧化层，浮栅侧壁氧化层阻挡了位于该浮栅侧壁氧化层下的浮栅多晶硅的刻蚀，而被阻挡的该部分浮栅多晶硅在刻蚀完成后则形成了现有技术中的凸出顶角。
附图说明
图1为现有典型分离栅快闪存储单元结构示意图；
图2a～2c为现有形成浮栅临近擦除栅一侧具有凸出顶角的制作过程示意图；
图3为本发明一种分离栅快闪存储单元的制造方法流程图；
图4a～图4f为本发明一种分离栅快闪存储单元的制造过程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细说明。
本发明首先提供了一种分离栅快闪存储单元的制造方法，如图3所示，包括如下步骤：
提供半导体基底，在半导体基底上依次形成浮栅氧化层、浮栅多晶硅、栅间介质层、控制栅多晶硅、控制栅氮化硅层、控制栅氧化硅层、控制栅硬掩膜层；
在控制栅硬掩膜层上形成图案化的第一光刻胶，并以第一光刻胶为掩膜刻蚀所述控制栅硬掩膜层、控制栅氧化硅层、控制栅氮化硅层、控制栅多晶硅、栅间介质层，以露出浮栅多晶硅，形成复数个第一凹槽和第二凹槽，以及所述第一凹槽和第二凹槽之间的控制栅结构；
去除第一光刻胶，在控制栅结构两侧形成控制栅侧壁层；
在第一凹槽内形成第二光刻胶，以第二光刻胶为掩膜对第二凹槽底的浮栅多晶硅进行离子注入后，刻蚀第二凹槽底的浮栅多晶硅；
去除第二光刻胶，在第二凹槽和第一凹槽侧壁上形成浮栅侧壁层；
刻蚀去除所述第一凹槽底的浮栅多晶硅和第二凹槽的部分浮栅氧化层；
在第一凹槽侧壁及底部沉积形成擦除栅隧穿氧化层；
沉积多晶硅，在所述擦除栅隧穿氧化层上形成擦除栅，并在所述第二凹槽内形成字线。
以下结合附图4a～4f对上述制造步骤进行详细描述。
参照图4a，提供半导体基底100，半导体基底可以为硅基片、绝缘体上硅基片或集成电路及其他元件的一部分等，利用现有的工艺，如化学气相沉积，在半导体基底100上依次形成浮栅氧化层101、浮栅多晶硅102、栅间介质层103、控制栅多晶硅104、控制栅氮化硅层105、控制栅氧化硅层106、控制栅硬掩膜层107。其中浮栅氧化层101可以为氧化硅层，栅间介质层103通常由氧化物-氮化物-氧化物(ONO)的复合层构成。
在控制栅硬掩膜107上旋涂光刻胶，并图形化形成第一光刻胶(未示出)，以第一光刻胶为掩膜，采用干法刻蚀刻蚀控制栅硬掩膜层107，再以第一光刻胶和刻蚀后的控制栅硬掩膜层107继续采用干法刻蚀图形化控制栅氧化硅层106、控制栅氮化硅层105、控制栅104、栅间介质层103，以露出浮栅102，形成控制栅结构以及第一凹槽401和第二凹槽402，控制栅结构位于第一凹槽401和第二凹槽402之间。
参照图4b，去除第一光刻胶，在控制栅结构两侧形成控制栅侧壁层108，该控制栅侧壁层108可以由氧化物-氮化物(ON)的复合层构成，控制栅侧壁层108覆盖了栅间介质层103、控制栅氮化硅层105、控制栅氧化层106和控制栅硬掩膜层107；在第一凹槽401内形成第二光刻胶202，以第二光刻胶202为掩膜对第二凹槽402底的半导体基底进行离子注入形成漏极110，优选在离子注入后增加退火的步骤以使离子扩散。
如图4c所示，在对第二凹槽402底的浮栅多晶硅进行离子注入后，依旧以第二光刻胶202为掩膜刻蚀去除第二凹槽底402的浮栅多晶硅，以露出浮栅多晶硅氧化层101。
参照4d，灰化去除第二光刻胶202，在第二凹槽402和第一凹槽401侧壁上形成浮栅侧壁层109，其中，第一凹槽401侧壁处的浮栅侧壁层109覆盖了第一凹槽401侧壁处的控制栅侧壁108，第二凹槽402侧壁处的浮栅侧壁层109除覆盖了第二凹槽402侧壁处的控制栅侧壁层108以外，还覆盖了第二凹槽402处刻蚀后的浮栅多晶硅102边缘。
如图4e所示，以浮栅侧壁层109为掩膜，干法刻蚀去除第一凹槽401底的浮栅多晶硅102及第二凹槽底402的部分浮栅氧化层101，为了避免后续工艺对基底100的影响，是以保留了少量浮栅氧化层101，在图中未示出。
如图4f所示，对第一凹槽401底的半导体基底100进行离子注入形成源极111，在第一凹槽401侧壁及底部沉积形成擦除栅隧穿氧化层113，沉积多晶硅，并在擦除栅隧穿氧化层113上沉积多晶硅形成擦除栅121，在第二凹槽402内漏极110处形成字线122。通过图4f可以看出，由于在对第一凹槽401底部的浮栅多晶硅102进行刻蚀时，第一凹槽401侧壁生成的浮栅侧壁氧化层109阻挡了位于该浮栅侧壁氧化层109下的浮栅多晶硅102的刻蚀，而被阻挡的该部分浮栅多晶硅102在刻蚀完成后则形成了现有技术中的凸出顶角102a。因此，本发明所提供的方法，无需另增加牺牲层即可实现浮栅多晶硅的凸出顶角，简化了工艺流程，进而降低了成本。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (3)

1.一种分离栅快闪存储单元的制造方法，包括，
提供半导体基底，在所述半导体基底上依次形成浮栅氧化层、浮栅多晶硅、栅间介质层、控制栅多晶硅、控制栅氮化硅层、控制栅氧化硅层、控制栅硬掩膜层；
在所述控制栅硬掩膜层上形成图案化的第一光刻胶，并以所述第一光刻胶为掩膜刻蚀所述控制栅硬掩膜层、控制栅氧化硅层、控制栅氮化硅层、控制栅多晶硅、栅间介质层，以露出浮栅多晶硅，形成第一凹槽和第二凹槽，以及所述第一凹槽和第二凹槽之间的控制栅结构；
去除所述第一光刻胶，在所述控制栅结构两侧形成控制栅侧壁层；
在所述第一凹槽内形成第二光刻胶，以所述第二光刻胶为掩膜对所述第二凹槽底的半导体基底进行离子注入形成漏极后，刻蚀去除所述第二凹槽底的浮栅多晶硅；
去除所述第二光刻胶，在所述第二凹槽和第一凹槽侧壁上形成浮栅侧壁层；
刻蚀去除所述第一凹槽底的浮栅多晶硅和第二凹槽的部分浮栅氧化层；
在所述第一凹槽侧壁及底部沉积形成擦除栅隧穿氧化层；
沉积多晶硅，在所述擦除栅隧穿氧化层上形成擦除栅，并在所述第二凹槽内形成字线。
2.根据权利要求1所述的方法，其特征在于，所述控制栅侧壁层由氧化物-氮化物复合层构成。
3.根据权利要求1所述的方法，其特征在于，所述栅间介质层由氧化物-氮化物-氧化物的复合层构成。
CN2011104359236A 2011-12-22 2011-12-22 分离栅快闪存储单元制造方法 Pending CN103178018A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104359236A CN103178018A (zh) 2011-12-22 2011-12-22 分离栅快闪存储单元制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104359236A CN103178018A (zh) 2011-12-22 2011-12-22 分离栅快闪存储单元制造方法

Publications (1)

Publication Number Publication Date
CN103178018A true CN103178018A (zh) 2013-06-26

Family

ID=48637785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104359236A Pending CN103178018A (zh) 2011-12-22 2011-12-22 分离栅快闪存储单元制造方法

Country Status (1)

Country Link
CN (1) CN103178018A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470127A (zh) * 2014-09-12 2016-04-06 上海华虹宏力半导体制造有限公司 去除深沟槽中残留光阻的方法及闪存的制作方法
CN108807393A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227047A1 (en) * 2002-06-11 2003-12-11 Cheng-Yuan Hsu Split-gate flash memory structure and method of manufacture
CN1967811A (zh) * 2005-11-17 2007-05-23 茂德科技股份有限公司 分离式栅极快闪存储单元及其形成方法
CN101364614A (zh) * 2007-08-06 2009-02-11 美商矽储科技股份有限公司 非易失性闪速存储单元、阵列及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227047A1 (en) * 2002-06-11 2003-12-11 Cheng-Yuan Hsu Split-gate flash memory structure and method of manufacture
CN1967811A (zh) * 2005-11-17 2007-05-23 茂德科技股份有限公司 分离式栅极快闪存储单元及其形成方法
CN101364614A (zh) * 2007-08-06 2009-02-11 美商矽储科技股份有限公司 非易失性闪速存储单元、阵列及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470127A (zh) * 2014-09-12 2016-04-06 上海华虹宏力半导体制造有限公司 去除深沟槽中残留光阻的方法及闪存的制作方法
CN105470127B (zh) * 2014-09-12 2018-11-09 上海华虹宏力半导体制造有限公司 去除深沟槽中残留光阻的方法及闪存的制作方法
CN108807393A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法
CN108807393B (zh) * 2017-05-05 2020-12-22 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法

Similar Documents

Publication Publication Date Title
US8890232B2 (en) Methods and apparatus for non-volatile memory cells with increased programming efficiency
CN103165615B (zh) 分栅快闪存储器及其形成方法
CN102104044A (zh) 分离栅快闪存储器及其制造方法
JP2010192895A (ja) 不揮発性メモリセル及びその製造方法
US20090117725A1 (en) Method of manufacturing flash memory device
CN104821318A (zh) 分离栅存储器件及其形成方法
KR101604199B1 (ko) 플래시 메모리 반도체 소자 및 그 제조 방법
CN104952803A (zh) 半导体结构的形成方法
CN103178018A (zh) 分离栅快闪存储单元制造方法
US11024637B2 (en) Embedded non-volatile memory
CN102163576A (zh) 分栅闪存单元及其制造方法
CN100536115C (zh) 分离式栅极快闪存储单元及其形成方法
CN103258797B (zh) 分离栅快闪存储单元的制作方法
US8435856B2 (en) Floating gate flash cell device and method for partially etching silicon gate to form the same
KR100808800B1 (ko) 반도체 소자 및 그 제조방법
KR100946120B1 (ko) 반도체 메모리 소자 및 이의 제조 방법
KR100877002B1 (ko) 소노스 구조의 비휘발성 메모리 소자 및 그 제조방법
WO2007114559A1 (en) Self-aligned flash memory cell and method of manufacturing the same
KR100811280B1 (ko) 불휘발성 메모리 소자 및 그 제조방법
KR20070062017A (ko) 플래쉬 메모리 소자의 제조방법
KR100833436B1 (ko) 플래시 메모리 소자의 제조방법
US7718491B2 (en) Method for making a NAND Memory device with inversion bit lines
JP5363004B2 (ja) 半導体装置の製造方法
KR20100003447A (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR20060134342A (ko) 플래시 메모리 소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130626