CN103166633A - 一种开关电容单元 - Google Patents

Abstract

本发明公开一种开关电容单元，该开关电容单元包括第一开关电容电路，所述第一开关电容电路包括第一电容单元、与所述第一电容单元连接的第一开关单元，以及第一控制单元；所述第一开关单元断开时，所述第一控制单元将所述第一电容单元与第一开关单元之间的第一中间节点连接在谐振腔上，所述第一开关单元导通时，所述第一开关单元将所述第一中间节点下拉至地电平，本发明通过以上技术方案，提供一种更加完善的开关电容单元。

Description

一种开关电容单元

技术领域

本发明涉及振荡器领域，尤其涉及一种开关电容单元。

背景技术

以电感电容型压控振荡器(LC-VCO：inductor and capacitor basedvoltage-controlled oscillator)为例，是射频收发机芯片的核心模块之一，为了降低频率调谐增益Kvco，目前的LC-VCO都是采用基于数字控制的开关电容阵列(DCCA：digitally controlled capacitor array)的设计方法，先采用DCCA实现频率粗调，而后采用模拟变容管实现频率细调，这种设计方法在不影响频率调谐范围的前提下，大大降低了Kvco。

通常LC-VCO为左右完全对称的差分电路，因此其开关电容单元通常也设计成左右结构对称的差分形式，典型的开关电容单元结构如图1所示，电容C1和C2完全相同，MOS管Mn2和Mn4也完全相同，MOS管Mn2和Mn4的源极接地电平，栅极接控制信号为SN(取值为逻辑0或者逻辑1，逻辑0等于地电平，逻辑1等于电源电压)，Mn2漏极接电容C1的一端，电容C1的另一端则接LC谐振腔的一端，Mn4漏极接电容C2的一端，电容C2的另一端则接LC谐振腔的另一端，其中MOS管Mn2、Mn4用作开关，开关导通时(SN为逻辑1)，电容C1、C2通过开关连接到谐振腔的两端，此时谐振腔的总电容增大，因此振荡频率降低；开关断开时(SN为逻辑0)，电容C1、C2与谐振腔断开，此时谐振腔的总电容减小，因此振荡频率升高，这种开关的“通”与“开”，就实现了对振荡频率数字化调谐。当SN为逻辑1时，开关导通，开关等效为一个很小的电阻(称为内阻)，此时图1的开关电容单元可等效为图2a所示，当SN为逻辑0，开关断开，阻抗无穷大，但是由于开关是用MOS管制作，其漏极对地有寄生电容(记为Cd)，因此，此时图1的开关电容单元可等效为图2b所示，电容Cd主要是MOS管漏极的pn结电容与栅漏之间的交叠电容，因此是非线性电容，受MOS管漏极电压(即X点电压和Y点电压)的影响，在开关导通态，开关电容单元的等效电容近似为C1/2；在开关断开状态，开关电容单元的等效电容为C1·Cd/(C1+Cd)/2。可见，开关断开状态时开关电容单元的等效电容也是非线性，受MOS管漏极电压(即X点电压和Y点电压)的影响，如果节点X和Y的电压变化，则开关电容单元的等效电容也跟着变化。

图1所示的结构并不能直接使用在LC-VCO中，原因是在开关断开时，节点X与Y处于浮空状态，电平飘忽不定。虽然节点X与Y存储的电荷，受到MOS开关漏电的影响，最终还是可能被释放掉，但这个过程往往长达几个毫秒，在低温下这个现象尤为明显。在节点X与Y的电荷缓慢泄漏过程中，节点X与Y的电压也随之缓慢的漂移，从而导致开关电容单元的等效电容缓慢的变化，LC-VCO的振荡频率也跟着缓慢的漂移，由于漂移时间过长(毫秒级别)，将明显影响PLL的正常工作(PLL的锁定时间通常是100us级别)，恶化PLL的相位噪声和杂散(spur)性能，如果LC-VCO用作发射机中的开环频率调制器，振荡频率的漂移将直接导致发射载波的漂移，从而导致接收机的接收成功率下降。

为了防止节点X与Y的浮空，有人提出了如图3所示的开关电容单元，即采用大电阻偏置的方法消除浮空节点，图3中，节点X与Y通过大电阻R1和R2连接到A点，A点是反相器INV1的输出(为逻辑0或者逻辑1，即地电平或者电源电压)，是低阻抗节点，当SN为逻辑1的时候，A为逻辑0(即地电平)，B为逻辑1，因此MOS开关Mn2、Mn4导通，节点X与Y通过MOS开关下拉到地电平，因此不存在浮空；当SN为逻辑0的时候，A为逻辑1(即电源电压)，B为逻辑0，因此MOS开关Mn2、Mn4断开，而节点X与Y通过大电阻R1、R2拉到A点电压，即电源电压，因此也不存在浮空。这种技术消除了浮空问题，但该技术存在许多缺点：其一，电阻R1和R2的阻值会影响到开关电容单元的关断特性；其二，电阻R1和R2的阻值必须足够大，才能使得开关电容单元被良好关断。与图1所示结构进行对比可见，图1所示结构在开关断开的时候，开关电容单元的等效电容为C1·Cd/(C1+Cd)/2，是纯粹电容特性，无阻性成分，因此无损耗；而且该等效电容与频率无关，不依赖于LC-VCO的振荡频率，因此频率线性度好，称为关断理想状态，而图3所示的结构在开关断开的时候，等效电路可以简化为图4所示，可以很容易推导出此时开关电容单元的导纳为：

$Y\left(\mathrm{j\ω}\right)=\frac{{\mathrm{j\ωC}}_1}{2}\·\frac{1+{\mathrm{j\ωC}}_d{R}_1}{1+\mathrm{j\ω}(C_d+C_1)R_1}---\left(1\right)$

其中，ω是振荡频率，j是虚数单位，从式(1)中可以知道，此时开关电容单元不再是纯粹电容特性，而是既有容性，又有阻性成分，因此存在损耗，可以将上式分解为实部和虚部，为：

$Y\left(\mathrm{j\ω}\right)=\frac{1}{2}\·\frac{{\mathrm{\ω}}^2{C}_1^2{R}_1}{1+{\mathrm{\ω}}^2{(C_d+C_1)}^2{R}_1^2}+\frac{{\mathrm{j\ωC}}_1}{2}\·\frac{1+{\mathrm{\ω}}^2{C}_d(C_d+C_1)R_1^2}{1+{\mathrm{\ω}}^2{(C_d+C_1)}^2{R}_1^2}---\left(2\right)$

该开关电容单元等效为一个电容Ceq和一个电阻Req的并联，并且：

$\begin{array}{c}{C}_{\mathrm{eq}}=\frac{C_1}{2}\·\frac{1+{\mathrm{\ω}}^2{C}_d(C_d+C_1)R_1^2}{1+{\mathrm{\ω}}^2{(C_d+C_1)}^2{R}_1^2}\\ R_{\mathrm{eq}}=2\×\frac{1+{\mathrm{\ω}}^2{(C_d+C_1)}^2{R}_1^2}{{\mathrm{\ω}}^2{C}_1^2{R}_1}\end{array}---\left(3\right)$

可见，图3所示结构等效电容和等效电阻都是与频率相关的非线性量，如果R1(等于R2)够小，则Ceq近似等于C1/2(即关断态的等效电容)，开关导通态的等效电容是C1/2，关断态等效电容太大，这意味着此时开关电容单元起不到改变电容的作用，因此，只有当R1足够大的时候，关断态Ceq才接近于图1所示的理想状态，为C1·Cd/(C1+Cd)/2，也只有当R1足够大的时候，Req才足够大，则损耗越小，因此，对于图3所示的结构，R1和R2需要足够大，才能使得开关电容单元在关断态的特性较好，R1和R2通常需要几十kΩ才能满足设计要求，然而，这么大的电阻带来的问题是，占用芯片面积大，寄生电容大，给开关电容单元的参数设计和版图设计都带来很***烦。

发明内容

本发明提供一种更加完善的开关电容单元。

为解决上述技术问题，本发明采用以下技术方案：

一种开关电容单元，包括第一开关电容电路，所述第一开关电容电路包括第一电容单元、与所述第一电容单元连接的第一开关单元，以及第一控制单元；所述第一开关单元断开时，所述第一控制单元将所述第一电容单元与第一开关单元之间的第一中间节点连接在谐振腔上；所述第一开关单元导通时，所述第一开关单元将所述第一中间节点下拉至地电平。

所述第一控制单元包括第一MOS管；所述第一电容单元包括第一电容；所述第一开关单元包括第二MOS管；所述第一电容与所述第二MOS管串联，所述第一MOS管与所述第一电容并联。

所述第一MOS管为第一NMOS管；第二MOS管为第二NMOS管；所述第二NMOS管的栅极通过第一反相器和第二反相器连接至一控制信号；所述第二NMOS管的源极接地，漏极接所述第一电容的一端，所述第一电容的另一端连接至谐振腔；所述第一NMOS管的栅极通过所述第一反相器连接所述控制信号，源极连接所述第一中间节点，漏极连接至所述谐振腔。

该开关电容单元还包括与所述第一开关电容电路结构完全对称的第二开关电容电路；所述第一开关电容电路连接在谐振腔的Vop端，所述第二开关电容电路连接在谐振腔的Von端；或者所述第一开关电容电路连接在谐振腔的Von端，所述第二开关电容电路连接在谐振腔的Vop端。

一种开关电容单元，包括第一电容单元、第一开关单元、第一控制单元、第二电容单元和第二控制单元；所述第一电容单元与所述第二电容单元均与所述第一开关单元连接；所述第一开关单元断开时，所述第一控制单元将所述第一电容单元与第一开关单元之间的第一中间节点连接在谐振腔上，所述第二控制单元将所述第二电容单元与第一开关单元之间的第二中间节点连接在谐振腔上。

所述第一控制单元包括第一MOS管；所述第二控制单元包括第三MOS管；所述第一开关单元包括第二MOS管；所述第一电容单元包括第一电容；所述第二电容单元包括第二电容；所述第一电容、所述第二MOS管与所述第二电容依次串联；所述第一MOS管与所述第一电容并联；所述第三MOS管与所述第二电容并联。

所述第一MOS管为第一NMOS管，第二MOS管为第二NMOS管，所述第三MOS管为第三NMOS管；所述第二NMOS管的栅极通过第一反相器和第二反相器连接至一控制信号；所述第二NMOS管的漏极接所述第一电容的一端，所述第一电容的另一端连接至谐振腔；所述第一NMOS管的栅极通过所述第一反相器连接所述控制信号，源极连接所述第一中间节点，漏极连接至所述谐振腔；所述第二NMOS管的源极接所述第二电容的一端，所述第二电容的另一端连接至谐振腔；所述第三NMOS管的栅极通过所述第一反相器连接所述控制信号，漏极连接所述第二中间节点，源极连接至所述谐振腔。

该开关电容单元还包括第三控制单元和第四控制单元；所述第一开关单元导通时，所述第三控制单元将所述第一中间节点下拉至地电平，所述第四控制单元将所述第二中间节点下拉至地电平。

所述第三控制单元包括第五NMOS管，所述第四控制单元包括第六NMOS管；所述第五NMOS管与所述第六NMOS管的栅极通过所述第一反相器和所述第二反相器连接至所述控制信号，所述第五NMOS管的源极接地，漏极接所述第一中间节点，所述第六NMOS管的源极接地，漏极接所述第二中间节点。

所述第二电容与所述第一电容完全相同，所述一NMOS管与所述第三NMOS管完全相同，所述第五NMOS管与所述第六NMOS管完全相同。

本发明提供一种开关电容单元，包括第一开关电容电路，第一开关电容电路包括第一电容单元、与该第一电容单元连接的第一开关单元，以及第一控制单元；第一开关单元断开时，该第一控制单元将第一电容单元与第一开关单元之间的第一中间节点连接在谐振腔上；第一开关单元导通时，第一开关单元将第一中间节点下拉至地电平。本发明通过在第一开关单元断开时，通过第一控制单元将第一电容单元与第一开关单元之间的第一中间节点连接在谐振腔上，可消除第一中间节点浮空的问题。

进一步，第一控制单元为MOS管，MOS管占用芯片面积较小，对开关电容单元的参数设计和版图设计的影响不大，而且因开关电容单元在关断态的等效并联阻抗够大，损耗小，第一电容单元受频率的影响较小，因此线性度较好，提升了开关电容单元的关断性能。

附图说明

图1为现有技术中一种开关电容单元的示意图；

图2a为图1所示开关电容单元导通状态的等效电路；

图2b为图1所示开关电容单元断开状态的等效电路；

图3为现有技术中另一实施例一种开关电容单元示意图；

图4为图3所示开关电容单元断开状态的等效电路；

图5为本发明实施例一种开关电容单元示意图；

图6为本发明另一实施例一种开关电容单元示意图；

图7为图6所示开关电容单元断开状态的等效电路；

图8为本发明另一实施例一种开关电容单元示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

图5为本发明实施例一种开关电容单元的示意图，请查考图5：

开关电容单元包括第一开关电容电路，第一开关电容电路包括第一电容单元、第一开关单元以及第一控制单元，本实施例的第一控制单元为第一NMOS管Mn1，第一电容单元为第一电容C1，第一开关单元为第二NMOS管Mn2，第一NMOS管Mn1的栅极通过第一反相器INV1连接至一控制信号SN(取值为逻辑0或者逻辑1，逻辑0等于地电平，逻辑1等于电源电压)；第二NMOS管Mn2的栅极通过第一反相器INV1和第二反相器INV2连接至该控制信号SN；第二NMOS管Mn2的源极接地，漏极接第一电容C1的一端；第一电容C1的另一端接谐振腔；第一NMOS管Mn1的源极接第二NMOS管Mn2漏极与第一电容C1之间的第一中间节点X，第一NMOS管Mn1的漏极接谐振腔，本实施例第一NMOS管Mn1的漏极和所述第一电容C1的另一端均接接谐振腔的Vop端，当SN为逻辑1的时候，A为逻辑0且B为逻辑1，此时Mn1断开，Mn2导通，开关电容单元处于导通状态，而且开关Mn1不影响开关电容单元的工作；当SN为逻辑0的时候，A为逻辑1且B为逻辑0，此时Mn1导通，而Mn2断开，开关电容单元处于断开状态，第一中间节点X通过开关Mn1与谐振腔的Vop端相连，由于Vop是谐振腔的一端，其平均直流电平和波形都非常稳定，不存在浮空和漂移的问题，因此第一中间节点X一样不存在浮空和漂移问题，同时，开关Mn1的加入，对处于断开态的开关电容单元影响很小。

本实施例的开关电容电路可应用在单端振荡器中，如单端LC-VCO中，针对左右对称的差分电路LC-VCO，可以将其开关电容单元也设计成左右结构对称的差分形式，图6为本发明另一实施例一种开关电容单元示意图，请参考图6：

相比图5，图6还包括与第一开关电容电路结构完全对称的第二开关电容电路，第二开关电容电路包括第二电容C2、第三NMOS管Mn3和第四NMOS管Mn4；第三NMOS管Mn3的栅极通过第一反相器INV1连接至控制信号SN；第四NMOS管Mn4的栅极通过第一反相器INV1和第二反相器INV2连接至该控制信号SN；第四NMOS管Mn4的源极与第二NMOS管Mn2的源极一并接至地电平；第四NMOS管Mn4的漏极接第二电容C2的一端，第二电容C2的另一端接谐振腔的Von端，第三NMOS管Mn3的源极接第四NMOS管Mn4的漏极与第二电容C2之间的第二中间节点Y，第三NMOS管的漏极Mn3接谐振腔的Von端，当SN为逻辑1的时候，A为逻辑0且B为逻辑1，此时Mn1、Mn3断开，而Mn2、Mn4导通，第一开关电容电路、第二开关电容电路均导通，开关电容单元处于导通状态，而且Mn1、Mn3不影响开关电容单元的工作；当SN为逻辑0的时候，A为逻辑1且B为逻辑0，此时Mn1、Mn3导通，而Mn2、Mn4断开，第一开关电容电路、第二开关电容电路均处于断开状态，第一中间节点X通过开关Mn1与谐振腔的Vop端相连，第二中间节点Y通过开关Mn3与谐振腔的Von端相连，由于Vop端和Von端是LC-VCO谐振腔的两端，其平均直流电平和波形都非常稳定，不存在浮空和漂移的问题，，第一中间节点X和第二中间Y一样不存在浮空和漂移问题。同时，Mn1和Mn3的加入，对处于断开态的开关电容单元影响很小，接近于图1所示的关断理想状态，图6所示结构在关断态时的等效电路，如图7所示，此时第一开关电容电路的导纳为(第二开关电容电路的导纳也可参考下述方式得出)：

$Y\left(\mathrm{j\ω}\right)=\frac{{\mathrm{j\ωC}}_d}{2}\·\frac{1+{\mathrm{j\ωC}}_1{R}_{\mathrm{on}}}{1+\mathrm{j\ω}(C_1+C_d)R_{\mathrm{on}}}---\left(4\right)$

将式(4)分解为实部和虚部，实部等效为一个电阻Req，虚部等效为一个电容Ceq，Req与Ceq并联，经过，推导可以得到：

$\begin{array}{c}{C}_{\mathrm{eq}}=\frac{C_d}{2}\·\frac{1+{\mathrm{\ω}}^2{C}_1(C_1+C_d)R_{\mathrm{on}}^2}{1+{\mathrm{\ω}}^2{(C_1+C_d)}^2{R}_{\mathrm{on}}^2}\\ R_{\mathrm{eq}}=2\×\frac{1+{\mathrm{\ω}}^2{(C_1+C_d)}^2{R}_{\mathrm{on}}^2}{{\mathrm{\ω}}^2{C}_d^2{R}_{\mathrm{on}}}\end{array}---\left(5\right)$

通过一个比较合理的估计，假设Cd＝0.2C1，且Ron＝0.1/(ωC1)，代入式(5)，可以化简得到：

$\left\{\begin{array}{c}{C}_{\mathrm{eq}}=\frac{C_d}{2}\·\frac{1+{\mathrm{\ω}}^2{C}_1\·{1.2C}_1\·{\left(\frac{0.1}{{\mathrm{\ωC}}_1}\right)}^2}{1+{\mathrm{\ω}}^2{\left({1.2C}_1\right)}^2\·{\left(\frac{0.1}{{\mathrm{\ωC}}_1}\right)}^2}=\frac{C_d}{2}\·0.9976\≈\frac{C_d}{2}=0.1C_1\\ R_{\mathrm{eq}}=2\×\frac{1+{\mathrm{\ω}}^2{\left(1.2C_1\right)}^2\·{\left(\frac{0.1}{{\mathrm{\ωC}}_1}\right)}^2}{{\mathrm{\ω}}^2{\left({0.2C}_1\right)}^2\frac{0.1}{{\mathrm{\ωC}}_1}}\≈\frac{500}{{\mathrm{\ωC}}_1}\end{array}\right.---\left(6\right)$

1/(ωC1)就是电容C1的阻抗，通常在kΩ级别，因此Req高达500kΩ，并联在谐振腔上，对谐振腔的影响可以忽略，因此，在第一开关电容电路断开状态，其阻性成分可以忽略，开关电容电路近似于纯粹电容，受频率的影响很小、其关断态性能接近于图1所示的关断理想状态。

对式(3)做一个比较合理的估计，假设Cd＝0.2C1，且R1＝5/(ωC1)，代入式(3)，可以化简得到：

$\left\{\begin{array}{c}{C}_{\mathrm{eq},\mathrm{old}}=\frac{C_1}{2}\·\frac{1+{\mathrm{\ω}}^2\×{0.2C}_1\×{1.2C}_1\×{\left(\frac{5}{{\mathrm{\ωC}}_1}\right)}^2}{1+{\mathrm{\ω}}^2{\left({1.2C}_1\right)}^2{\left(\frac{5}{\mathrm{\ω}{C}_1}\right)}^2}=\frac{C_1}{2}\·0.19\≈{0.1C}_1\\ R_{\mathrm{eq},\mathrm{old}}=2\×\frac{1+{\mathrm{\ω}}^2{(C_d+C_1)}^2{R}_1^2}{{\mathrm{\ω}}^2{C}_1^2{R}_1}=2\×\frac{1+{\mathrm{\ω}}^2{\left({1.2C}_1\right)}^2{\left(\frac{5}{{\mathrm{\ωC}}_1}\right)}^2}{{\mathrm{\ω}}^2{C}_1^2\×\frac{5}{\mathrm{\ωC}}}\≈\frac{15}{{\mathrm{\ωC}}_1}\end{array}\right.---\left(7\right)$

对比结果(6)和结果(7)可以看到，在两种结构的关断态电容近似一样(约为0.1C1)的情况下，图3的并联等效电阻远小于图6提出的方案，因此带来的损耗远大于图6提出的结构，假设1/(ωC1)在kΩ级别，结果(7)的Req在15kΩ级别，这个阻抗明显不够大，不仅带来的损耗比较明显，而且使得并联等效电容受频率的影响很大，必须增加R1的阻值。如果R1增加到R1＝20/(ωC1)，重复前面的计算过程，可以得到：

$\left\{\begin{array}{c}{C}_{\mathrm{eq},\mathrm{old}}\≈{0.09C}_1\\ R_{\mathrm{eq},\mathrm{old}}\≈\frac{86}{{\mathrm{\ωC}}_1}\end{array}\right.---\left(8\right)$

并联等效电容Ceq近似不变，而并联等效电阻增加到90kΩ级别，此时并联等效电阻已经足够大了，但还是远小于图6中500kΩ级别的并联等效电阻。由于电阻R1已经增大到了20kΩ级别，而且有两个电阻(R1和R2)，不仅占用较大芯片面积，而且不利于版图设计。因此，相对于图3所示结构，图6提出的开关电容单元，不仅解决了浮空的问题，而且还提升了开关电容单元的关断性能，节省了两个大电阻，使得开关电容单元的参数设计和版图设计都变得容易。优选的，第二电容C2与第一电容C1完全相同，第二NMOS管Mn2与第四NMOS管Mn4完全相同，第一NMOS管Mn1与第三NMOS管Mn3完全相同。

本发明还包括另一种开关电容单元，该开关电容单元包括第一电容单元、第一开关单元、第一控制单元、第二电容单元和第二控制单元；第一电容单元与第二电容单元均与第一开关单元连接；第一开关单元断开时，第一控制单元将第一电容单元与第一开关单元之间的第一中间节点连接在谐振腔上，第二控制单元将第二电容单元与第一开关单元之间的第二中间节点连接在谐振腔上。

图8为本发明另一实施例一种开关电容单元示意图，请查考图8：

本实施例的第一控制单元为第一NMOS管Mn1，第一电容单元为第一电容C1，第一开关单元为第二NMOS管Mn2，第二电容单元为第二电容C2，第二控制单元为第三NMOS管Mn3，第一电容C1、第二NMOS管Mn2与第二电容C2依次串联，所述第一NMOS管Mn1与第一电容C1并联，第三NMOS管与所述第二电容C2并联，第一NMOS管Mn1的栅极通过第一反相器INV1连接至一控制信号SN(取值为逻辑0或者逻辑1，逻辑0等于地电平，逻辑1等于电源电压)；第二NMOS管Mn2的栅极通过第一反相器INV1和第二反相器INV2连接至该控制信号SN；第二NMOS管Mn2的漏极接第一电容C1的一端；第一电容C1的另一端接谐振腔的Vop端；第一NMOS管Mn1的源极接第二NMOS管Mn2漏极与第一电容C1之间的第一中间节点X，第一NMOS管Mn1的漏极接谐振腔的Vop端，第二NMOS管Mn2的源极接第二电容C2的一端，第二电容C2的另一端接谐振腔的Von端，第三NMOS管Mn3的栅极通过第一反相器INV1连接至控制信号SN，第三NMOS管Mn3的漏极接第二NMOS管Mn2的源极与第二电容C2之间的第二中间节点Y，第三NMOS管Mn3的源极接谐振腔的Von端。本实施例的开关电容单元还包括第三控制单元和第四控制单元，第一开关单元导通时，第三控制单元将第一中间节点下拉至地电平，第四控制单元将第二中间节点下拉至地电平，本实施例中，第三控制单元为第五NMOS管Mn5，第四控制单元为第六NMOS管Mn6；第五NMOS管Mn5与第六NMOS管Mn6的栅极通过第一反相器INV1和第二反相器INV2连接至控制信号SN，第五NMOS管Mn5的源极接地，漏极接第一中间节点X，第六NMOS管Mn6的源极接地，漏极接第二中间节点Y，当SN为逻辑1的时候，A为逻辑0且B为逻辑1，开关Mn2导通，开关电容单元处于导通状态，Mn5、Mn6导通，将第一中间节点X和第二中间节点Y拉到地电平，因此第一中间节点X和第二中间节点Y不存在浮空问题，开关Mn1、Mn3断开，因此Mn1、Mn3不影响开关电容单元的工作；当SN为逻辑0的时候，A为逻辑1且B为逻辑0，Mn2断开，开关电容单元处于断开状态，Mn5、Mn6断开，因此Mn5、Mn6不影响开关电容单元工作，开关Mn1、Mn3导通，将第一中间节点X和第二中间节点Y分别拉向Vop和Von，因此也消除了浮空问题。

该实施例，在开关电容单元导通的时候，Mn5和Mn6起作用，分别将第一中间节点X和第二中间节点Y拉向地电平；在开关电容单元断开的时候，Mn1和Mn3起作用，分别将第一中间节点X和第二中间节点Y拉向Vop和Von。该结构两个电容共用中间一个MOS开关，在开关尺寸相同的前提下(导通电阻也相同)，该结构开关电容单元在导通状态下的阻性损耗只有图6所示结构的一半。

以上实施例均以NMOS管为例，但是各NMOS管均可以采用PMOS管替代，相应地更改与其他单元的连接关系，以PMOS管替代本发明以上NMOS管的方案都应当视为属于本发明的保护范围。

本发明提出的开关电容单元，可应用于任意以LC为谐振腔的振荡器，包括LC-VCO、正交型LC-VCO(Quadrature LC-VCO)、科尔皮兹(Colpitts)振荡器等，可应用于多种射频电路中，如低噪声放大器(LNA：low-noise amplifier)、混频器(Mixer)、驱动放大器(DA：drive amplifier)等。

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种开关电容单元，其特征在于，包括第一开关电容电路，所述第一开关电容电路包括第一电容单元、与所述第一电容单元连接的第一开关单元，以及第一控制单元；所述第一开关单元断开时，所述第一控制单元将所述第一电容单元与第一开关单元之间的第一中间节点连接在谐振腔上；所述第一开关单元导通时，所述第一开关单元将所述第一中间节点下拉至地电平。

2.如权利要求1所述的开关电容单元，其特征在于，所述第一控制单元包括第一MOS管；所述第一电容单元包括第一电容；所述第一开关单元包括第二MOS管；所述第一电容与所述第二MOS管串联，所述第一MOS管与所述第一电容并联。

3.如权利要求2所述的开关电容单元，其特征在于，所述第一MOS管为第一NMOS管；第二MOS管为第二NMOS管；所述第二NMOS管的栅极通过第一反相器和第二反相器连接至一控制信号；所述第二NMOS管的源极接地，漏极接所述第一电容的一端，所述第一电容的另一端连接至谐振腔；所述第一NMOS管的栅极通过所述第一反相器连接所述控制信号，源极连接所述第一中间节点，漏极连接至所述谐振腔。

4.如权利要求1至3任一项所述的开关电容单元，其特征在于，还包括与所述第一开关电容电路结构完全对称的第二开关电容电路；所述第一开关电容电路连接在谐振腔的Vop端，所述第二开关电容电路连接在谐振腔的Von端；或者所述第一开关电容电路连接在谐振腔的Von端，所述第二开关电容电路连接在谐振腔的Vop端。

5.一种开关电容单元，其特征在于，包括第一电容单元、第一开关单元、第一控制单元、第二电容单元和第二控制单元；所述第一电容单元与所述第二电容单元均与所述第一开关单元连接；所述第一开关单元断开时，所述第一控制单元将所述第一电容单元与第一开关单元之间的第一中间节点连接在谐振腔上，所述第二控制单元将所述第二电容单元与第一开关单元之间的第二中间节点连接在谐振腔上。

6.如权利要求5所述的开关电容单元，其特征在于，所述第一控制单元包括第一MOS管；所述第二控制单元包括第三MOS管；所述第一开关单元包括第二MOS管；所述第一电容单元包括第一电容；所述第二电容单元包括第二电容；所述第一电容、所述第二MOS管与所述第二电容依次串联；所述第一MOS管与所述第一电容并联；所述第三MOS管与所述第二电容并联。

7.如权利要求6所述的开关电容单元，其特征在于，所述第一MOS管为第一NMOS管，第二MOS管为第二NMOS管，所述第三MOS管为第三NMOS管；所述第二NMOS管的栅极通过第一反相器和第二反相器连接至一控制信号；所述第二NMOS管的漏极接所述第一电容的一端，所述第一电容的另一端连接至谐振腔；所述第一NMOS管的栅极通过所述第一反相器连接所述控制信号，源极连接所述第一中间节点，漏极连接至所述谐振腔；所述第二NMOS管的源极接所述第二电容的一端，所述第二电容的另一端连接至谐振腔；所述第三NMOS管的栅极通过所述第一反相器连接所述控制信号，漏极连接所述第二中间节点，源极连接至所述谐振腔。

8.如权利要求5至7任一项所述的开关电容单元，其特征在于，还包括第三控制单元和第四控制单元；所述第一开关单元导通时，所述第三控制单元将所述第一中间节点下拉至地电平，所述第四控制单元将所述第二中间节点下拉至地电平。

9.如权利要求8所述的开关电容单元，其特征在于，所述第三控制单元包括第五NMOS管，所述第四控制单元包括第六NMOS管；所述第五NMOS管与所述第六NMOS管的栅极通过所述第一反相器和所述第二反相器连接至所述控制信号，所述第五NMOS管的源极接地，漏极接所述第一中间节点，所述第六NMOS管的源极接地，漏极接所述第二中间节点。

10.如权利要求9所述的开关电容单元，其特征在于，所述第二电容与所述第一电容完全相同，所述一NMOS管与所述第三NMOS管完全相同，所述第五NMOS管与所述第六NMOS管完全相同。

Images