CN103165576A

CN103165576A - 半导体器件及其制造方法

Info

Publication number: CN103165576A
Application number: CN2011104139556A
Authority: CN
Inventors: 周鸣; 洪中山
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2011-12-13
Filing date: 2011-12-13
Publication date: 2013-06-19
Anticipated expiration: 2031-12-13
Also published as: CN103165576B

Abstract

一种半导体器件及其制造方法。所述半导体器件包括：半导体衬底；依次位于半导体衬底上的刻蚀阻挡层和超低K介质层，所述超低K介质层的介电常数范围包括：2.2～2.5，所述超低K介质层具有致密的结构；位于半导体衬底上，且依次被超低K介质层和刻蚀阻挡层所包围的金属布线层或导电插塞。所述制造方法包括：提供半导体衬底；在半导体衬底上依次形成刻蚀阻挡层和超低K介质层；依次刻蚀超低K介质层和刻蚀阻挡层至露出半导体衬底，形成沟槽；在沟槽中填充满金属层；对金属层进行平坦化处理，金属层的上表面与超低K介质层的上表面齐平。本发明可以提高半导体器件的稳定性和可靠性。

Description

半导体器件及其制造方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其制造方法。

背景技术

随着半导体器件不断向高密度、高集成化以及高性能方向发展，半导体技术也不断向深微米方向发展，对制造工艺和材料提出了更高的要求。

目前在半导体制造工艺中，为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行布线，也就是金属布线。而用于金属布线之间连接的通常为导电插塞。现有导电插塞通过通孔工艺或双镶嵌工艺形成。

在现有形成铜布线或导电插塞的过程中，通过刻蚀介质层形成沟槽或通孔，然后于沟槽或通孔中填充导电物质。然而，当特征尺寸达到32纳米及以下工艺的时候，在制作铜布线或导电插塞时，为减小寄生电容，须使用超低介电常数(Ultra low K，ULK)的介电材料作为介质层(所述超低K为介电常数小于或等于2.5)。

更多关于ULK的技术方案可参考公开号为US2011/0143533A1的美国专利申请。

在半导体器件的后段制作过程中，在制作铜金属布线过程中采用超低K介质层的工艺如图1至图4所示。

如图1所示，提供半导体衬底10，所述半导体衬底10上形成有如晶体管、电容器、导电插塞等结构；在半导体衬底10上形成刻蚀阻挡层20；在刻蚀阻挡层20上形成超低K介质层30，所述超低K介质层30为多孔材料，其材料具体可以为SiOCH，所述SiOCH的原子间间隔较为稀疏；在超低K介质层30上形成抗反射层(BARC)40；在抗反射层40上涂覆光刻胶层50；经过曝光显影工艺，在光刻胶层50上定义出开口的图案。

如图2所示，以光刻胶层50为掩膜，沿开口的图案刻蚀超低K介质层30至露出半导体衬底10，形成沟槽60。

如图3所示，去除光刻胶层50和抗反射层40；用溅镀工艺在超低K介质层30上形成铜金属层70，且所述铜金属层70填充满沟槽。

如图4所示，采用化学机械研磨法(CMP)平坦化铜金属层70至露出超低K介质层30，形成金属布线层70a。

但是现有技术在超低K介质层中形成金属布线或导电插塞时，超低K介质层的介电常数K值会发生漂移，从而导致超低K介质层电容值发生变化(如超低K介质层的电容比低K介质层电容高出40％)，使半导体器件的稳定性和可靠性产生严重问题。

发明内容

本发明解决的问题是提供一种半导体器件及其制造方法，防止在制作金属布线层或导电插塞时，超低K介质层的介电常数K值发生漂移，导致半导体器件的稳定性和可靠性问题。

为解决上述问题，本发明提供了一种半导体器件，包括：

半导体衬底；

依次位于所述半导体衬底上的刻蚀阻挡层和超低K介质层，所述超低K介质层的介电常数范围包括：2.2～2.5，所述超低K介质层具有致密的结构；

位于所述半导体衬底上，且依次被所述超低K介质层和所述刻蚀阻挡层所包围的金属布线层或导电插塞。

可选地，所述超低K介质层的材料包括：氮化硼。

可选地，所述超低K介质层的厚度范围包括：

可选地，所述刻蚀阻挡层的介电常数范围包括：4.1～4.3。

可选地，所述刻蚀阻挡层的材料包括：氮化硼。

可选地，所述刻蚀阻挡层的厚度范围包括：

可选地，所述半导体衬底与所述刻蚀阻挡层之间包括：粘合层。

可选地，所述粘合层的材料包括富硅的氮化物。

可选地，所述粘合层的厚度范围包括

可选地，所述粘合层和所述刻蚀阻挡层之间包括：吸附层。

可选地，所述吸附层的材料包括硅。

可选地，所述吸附层的厚度范围包括

为解决上述问题，本发明提供了一种半导体器件的制造方法，包括步骤：

提供半导体衬底；

在所述半导体衬底上依次形成刻蚀阻挡层和超低K介质层，所述超低K介质层的介电常数范围包括：2.2～2.5，所述超低K介质层具有致密的结构；

依次刻蚀所述超低K介质层和刻蚀阻挡层至露出所述半导体衬底，形成沟槽；

在所述沟槽中填充满金属层；

对所述金属层进行平坦化处理，所述金属层的上表面与超低K介质层的上表面齐平。

可选地，所述半导体器件的制造方法还包括：在形成沟槽之前，在所述超低K介质层上依次形成绝缘层、抗反射层和光刻胶层；对所述光刻胶层进行图案化处理，形成开口图形；以所述光刻胶层为掩模，沿开口图形依次刻蚀所述抗反射层和绝缘层至露出超低K介质层；

去除所述光刻胶层和抗反射层，以所述绝缘层为掩模，刻蚀所述超低K介质层和刻蚀阻挡层至露出半导体衬底，形成沟槽；

在对所述金属层进行平坦化处理时，去除所述绝缘层。

可选地，所述半导体器件的制造方法还包括：在形成所述刻蚀阻挡层之前，在所述半导体衬底上形成粘合层。

可选地，所述半导体器件的制造方法还包括：在形成所述粘合层之后且在形成所述刻蚀阻挡层之前，在所述粘合层上形成吸附层。

与现有技术相比，本发明具有以下优点：

1)本发明在形成半导体器件时，采用致密结构的超低K介质层，由于超低K介质层的结构比较致密，而不是多孔材料，因此超低K介质层不容易受到CMP、刻蚀或PVD等工艺的影响，从而不会对超低K介质层的介电常数造成影响，避免了超低K介质层的介电常数发生漂移的可能性，最终提高了半导体器件的稳定性和可靠性。

2)可选方案中，可以在半导体衬底和刻蚀阻挡层之间形成粘合层，所述粘合层可以与金属层反应，从而提高半导体衬底与金属层之间的结合力。

3)可选方案中，可以在半导体衬底和粘合层之间形成吸附层，所述吸附层可以吸收PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)工艺中的紫外光，从而减小等离子体对刻蚀阻挡层的损伤。

附图说明

图1至图4为现有技术形成包含超低K介质层的金属布线的示意图；

图5是本发明半导体器件的制造方法具体实施方式流程示意图；

图6至图15是本发明半导体器件的制造方法的一个实施例的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

在深亚微米以下的工艺，在后段工艺中制作金属布线层或导电插塞时，采用超低K介电材料作为介质层过程中，发明人发现由于超低K介质层是多孔材料(图1至图4所示)，因此在形成超低K介质层之后的CMP工艺、湿法刻蚀、干法刻蚀或物理气相沉积(PVD)工艺中，超低K介质层都容易受到损坏，导致超低K介质层的介电常数K值发生偏移(如：通常平坦化后K值会由2.5偏移至2.8)，进而会导致超低K介质层电容发生变化(比低K介质层电容高出40％)，从而导致超低K介质层的绝缘效果变差，后续形成的半导体器件的稳定性和可靠性问题。

发明人针对上述技术问题，经过对原因的分析，不断研究发现在制造半导体器件时，可以采用致密结构的超低K介质层，由于超低K介质层的结构比较致密，而不是多孔材料，因此超低K介质层不容易受到CMP、刻蚀或PVD等工艺的影响，从而不会对超低K介质层的介电常数造成影响，有效防止了超低K介质层的K值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。

图5为本发明半导体器件的制造方法具体实施方式流程示意图，如图5所示，所述半导体器件的制造方法包括：

步骤S1，提供半导体衬底；

步骤S2，在所述半导体衬底上依次形成刻蚀阻挡层和超低K介质层，所述超低K介质层的介电常数范围包括：2.2～2.5，所述超低K介质层具有致密的结构；

步骤S3，依次刻蚀所述超低K介质层和刻蚀阻挡层至露出所述半导体衬底，形成沟槽；

步骤S4，在所述沟槽中填充满金属层；

步骤S5，对所述金属层进行平坦化处理，所述金属层的上表面与超低K介质层的上表面齐平。

下面结合附图对本发明的具体实施方式做详细的说明。

图6至图15为本发明半导体器件的制造方法的一个实施例示意图。本实施例以形成金属布线层为例，但其不限制本发明的保护范围，如：还可以采用本实施例方法形成导电插塞等。

如图6所示，提供半导体衬底100。

所述半导体衬底100上通常经过前段工艺已形成有如晶体管、电容器、金属布线层等结构。

如图7所示，在所述半导体衬底100上形成粘合层200。

所述粘合层200可以与后续形成的金属层反应，从而提高半导体衬底100与金属层之间的结合力。

本实施例中金属层的材料为铜，所述粘合层200的材料可以包括富硅的氮化物，其可以通过PECVD方法形成，也可以采用现有的其他工艺形成。具体地，可以采用SiH₄和NH₃反应生成。所述富硅的氮化物指的是硅含量比较高的氮化硅(Si rich SiN)。

优选地，为了杜绝等离子体对半导体器件可能造成的损伤，在形成粘合层200时的射频功率可以小于或等于50W，如：50W、40W、25W或10W。

所述粘合层200的厚度范围可以包括

如：

或

如图8所示，在所述粘合层200上形成吸附层300。

所述吸附层300可以吸附PECVD工艺中的紫外光，从而减小等离子体对半导体器件的损伤。

所述吸附层300的材料可以包括硅，其厚度范围可以包括

如：

或

所述吸附层300可以采用现有技术任一种方法形成，其不限制本发明的保护范围。

具体地，本实施例采用PECVD方法形成粘合层200和吸附层300。当采用SiH₄和NH₃反应生成粘合层200后，停止供应NH₃，继续使用SiH₄生成吸附层300，从而方法简单，易于控制。

如图9所示，在所述吸附层300上形成刻蚀阻挡层400。

所述刻蚀阻挡层400作为刻蚀停止层，以防止刻蚀过程中刻蚀气体或液体损伤到下面的膜层。

本实施例中所述刻蚀阻挡层400的介电常数可以位于4.1～4.3，如：4.1、4.2或4.3。

具体地，所述刻蚀阻挡层400的材料可以为氮化硼，其厚度可以包括

如：

或

本实施例中可以采用PECVD方法形成刻蚀阻挡层400，反应气体可以包括含硼化合物(如：BCl₃、BBr₃、B₂H₆或BF₃中的一种或多种)和含氮化合物(如：NH₃或N₂H₄的一种或多种)。

具体地，形成刻蚀阻挡层400的温度范围可以包括：300℃～400℃，气压范围可以包括：0.1托～0.7托，含硼化合物的气体流量范围可以包括：100sccm～1000sccm，含氮化合物的气体流量范围可以包括：100sccm～1000sccm，射频功率范围可以包括：50W～1000W。

如图10所示，在所述刻蚀阻挡层400上形成超低K介质层500。

所述超低K介质层500的介电常数范围包括：2.2～2.5，其小于所述刻蚀阻挡层400的介电常数，如：2.2、2.3、2.4或2.5。

本实施例中超低K介质层500的介电常数虽然很小，但是却具有致密的结构。具体地，所述超低K介质层500的材料可以为氮化硼。由于氮化硼具有网状结构，且其具有少量直径为纳米级别的孔，因此氮化硼的结构比较致密，从而氮化硼不易受CMP、干法刻蚀、湿法刻蚀或PVD等工艺的影响，最终提高了半导体器件的可靠性和稳定性，减小了金属层之间的寄生电容。其中，所述超低K介质层500的厚度范围可以包括：

如：

或

本实施例中超低K介质层500和刻蚀阻挡层400的介电常数虽然不同，但是其材料可以均为氮化硼，从而超低K介质层500和刻蚀阻挡层400之间的粘附性很好。

本实施例中超低K介质层500也可以采用PECVD工艺形成，反应气体可以包括硼烷和氨气。

具体地，形成超低K介质层500的温度范围可以包括：300℃～400℃，气压范围可以包括：0.1托～0.7托，硼烷的气体流量范围可以包括：100sccm～1000sccm，氨气的气体流量范围可以包括：100sccm～1000sccm，射频功率范围可以包括：200W～1000W。

本实施例中作为刻蚀阻挡层400的氮化硼比作为超低K介质层500的氮化硼的结构更致密，即硼的含量更多，孔更小。具体地，本实施例可以采用PECVD工艺在吸附层300上依次原位(in situ)沉积形成刻蚀阻挡层400和超低K介质层500，当形成介电常数位于4.1～4.3的刻蚀阻挡层400之后，减小含硼化合物的流量或者增大含氮化合物的流量即可得到介电常数位于2.2～2.5的超低K介质层500。

如图11所示，在所述超低K介质层500上依次形成绝缘层600、抗反射层700和光刻胶层800。

其中，所述绝缘层600可以是一层致密的氧化层，如：以TEOS(正硅酸乙酯)为反应源制备的二氧化硅层。

其中，所述抗反射层700的材料可以为氮化钛，其作用主要为：防止光线通过光刻胶后在晶圆界面发生反射，避免反射的光线会与入射光发生干涉，使得光刻胶能均匀曝光。

本发明并不限制光刻胶的材料，可以是任意材料的光刻胶。

如图12所示，对所述光刻胶层800进行图案化处理，形成开口图形，且以所述光刻胶层800为掩模，沿开口图形依次刻蚀所述抗反射层700和绝缘层600。

如图13所示，去除所述光刻胶层800和抗反射层700，以所述绝缘层600为掩模，刻蚀所述超低K介质层500、刻蚀阻挡层400、吸附层300、粘合层200至露出半导体衬底100，形成沟槽。

其中，可以采用灰化工艺去除所述光刻胶层800，采用湿法刻蚀工艺去除所述抗反射层700。

本实施例中可以采用干法刻蚀工艺刻蚀所述超低K介质层500，具体地，可以选用Cl₂作为刻蚀气体。所述刻蚀气体对超低K介质层500的刻蚀速率远大于刻蚀气体对绝缘层600的刻蚀速率。

如图14所示，在所述沟槽中填充满金属层900。

本实施例中，所述金属层800的材料可以为铜。此时，在形成金属层900之前，在沟槽底部还应用物理气相沉积法形成一层铜籽晶层(图中未示出)，使金属层900围绕其生长。

如图15所示，对所述金属层900进行平坦化处理，并去除所述绝缘层600，使平坦化处理后金属层900的上表面与超低K介质层500的上表面齐平。

其中，可以采用湿法刻蚀工艺去除所述绝缘层600。

至此，形成金属布线层900a。

相应的，本发明还提供了一种半导体器件，包括：

半导体衬底；

依次位于所述半导体衬底上的刻蚀阻挡层和超低K介质层，所述超低K介质层的介电常数范围包括：2.2～2.5，所述超低K介质层具有致密的结构，所述刻蚀阻挡层的介电常数大于所述超低K介质层的介电常数；

具体地，所述超低K介质层的材料可以包括：氮化硼；所述超低K介质层的厚度范围可以包括：

其中，所述刻蚀阻挡层的介电常数范围可以包括：4.1～4.3。

具体地，所述刻蚀阻挡层的材料可以包括：氮化硼；所述刻蚀阻挡层的厚度范围可以包括：

其中，所述半导体衬底与所述刻蚀阻挡层之间可以包括：粘合层。

具体地，所述粘合层的材料可以包括富硅的氮化物；所述粘合层的厚度范围可以包括

其中，所述粘合层和所述刻蚀阻挡层之间可以包括：吸附层。

具体地，所述吸附层的材料可以包括硅；所述吸附层的厚度范围可以包括

其中，所述金属布线层或导电插塞的材料可以包括铜。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体器件，其特征在于，包括：

半导体衬底；

2.如权利要求1所述的半导体器件，其特征在于，所述超低K介质层的材料包括：氮化硼。

3.如权利要求2所述的半导体器件，其特征在于，所述超低K介质层的厚度范围包括：

4.如权利要求1所述的半导体器件，其特征在于，所述刻蚀阻挡层的介电常数范围包括：4.1～4.3。

5.如权利要求4所述的半导体器件，其特征在于，所述刻蚀阻挡层的材料包括：氮化硼。

6.如权利要求4所述的半导体器件，其特征在于，所述刻蚀阻挡层的厚度范围包括：

7.如权利要求1所述的半导体器件，其特征在于，所述半导体衬底与所述刻蚀阻挡层之间包括：粘合层。

8.如权利要求7所述的半导体器件，其特征在于，所述粘合层的材料包括富硅的氮化物。

9.如权利要求7所述的半导体器件，其特征在于，所述粘合层的厚度范围包括

10.如权利要求7所述的半导体器件，其特征在于，所述粘合层和所述刻蚀阻挡层之间包括：吸附层。

11.如权利要求10所述的半导体器件，其特征在于，所述吸附层的材料包括硅。

12.如权利要求10所述的半导体器件，其特征在于，所述吸附层的厚度范围包括

13.一种半导体器件的制造方法，其特征在于，包括步骤：

提供半导体衬底；

在所述沟槽中填充满金属层；

14.如权利要求13所述的半导体器件的制造方法，其特征在于，还包括：在形成沟槽之前，在所述超低K介质层上依次形成绝缘层、抗反射层和光刻胶层；对所述光刻胶层进行图案化处理，形成开口图形；以所述光刻胶层为掩模，沿开口图形依次刻蚀所述抗反射层和绝缘层至露出超低K介质层；

在对所述金属层进行平坦化处理时，去除所述绝缘层。

15.如权利要求13所述的半导体器件的制造方法，其特征在于，还包括：在形成所述刻蚀阻挡层之前，在所述半导体衬底上形成粘合层。

16.如权利要求15所述的半导体器件的制造方法，其特征在于，还包括：在形成所述粘合层之后且在形成所述刻蚀阻挡层之前，在所述粘合层上形成吸附层。

17.如权利要求13所述的半导体器件的制造方法，其特征在于，所述超低K介质层的材料包括：氮化硼。

18.如权利要求17所述的半导体器件的制造方法，其特征在于，所述刻蚀阻挡层的材料包括：氮化硼。

19.如权利要求18所述的半导体器件的制造方法，其特征在于，采用原位沉积方法形成所述刻蚀阻挡层和所述超低K介质层，反应气体包括含硼化合物和含氮化合物；形成所述超低K介质层时含硼化合物的流量小于形成所述刻蚀阻挡层时含硼化合物的流量，或者，形成所述超低K介质层时含氮化合物的流量大于形成所述刻蚀阻挡层时含氮化合物的流量。

20.如权利要求19所述的半导体器件的制造方法，其特征在于，形成所述刻蚀阻挡层时含硼化合物的气体流量范围包括：100sccm～1000sccm，含氮化合物的气体流量范围包括：100sccm～1000sccm。