CN112490180B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112490180B
CN112490180B CN201910866417.9A CN201910866417A CN112490180B CN 112490180 B CN112490180 B CN 112490180B CN 201910866417 A CN201910866417 A CN 201910866417A CN 112490180 B CN112490180 B CN 112490180B
Authority
CN
China
Prior art keywords
layer
forming
initial
top surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910866417.9A
Other languages
English (en)
Other versions
CN112490180A (zh
Inventor
张田田
张�浩
肖张茹
荆学珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910866417.9A priority Critical patent/CN112490180B/zh
Publication of CN112490180A publication Critical patent/CN112490180A/zh
Application granted granted Critical
Publication of CN112490180B publication Critical patent/CN112490180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，包括：提供衬底，所述衬底内具有半导体材料结构；在衬底表面形成介质层，所述介质层内具有暴露出半导体材料结构顶部表面的第一开口；在第一开口侧壁表面形成绝缘层，绝缘层内掺杂有改性离子；在半导体材料结构表面、以及介质层顶部表面形成初始接触层；在初始接触层表面形成保护层；在保护层顶部表面以及绝缘层的侧壁表面形成填充第一开口的导电插塞；进行退火处理，使绝缘层、改性离子以及导电插塞反应，在导电插塞的侧壁表面形成阻挡层。在本发明的技术方案中，形成阻挡层的厚度降低，减小了占据导电插塞与保护层形成的空间，有效增大了导电插塞、保护层与接触层之间的接触面积，进而减小了接触电阻。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的不断进步，半导体器件的特征尺寸逐渐变小。关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，同时给半导体工艺提出了更高的要求。随着半导体器件的尺寸缩小，MOS晶体管的接触电阻对于MOS晶体管以及整个半导体芯片的性能影响越来越大。为了提高半导体芯片的性能，需要降低MOS晶体管的接触电阻
然而，现有技术形成的半导体结构存在接触电阻较大的问题。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效增大导电插塞、保护层与接触层之间的接触面积，进而减小所述导电插塞、保护层与接触层之间的接触电阻，提高最终形成的半导体结构的电学性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有半导体材料结构；在所述衬底顶部表面形成介质层，所述介质层内具有暴露出所述半导体材料结构顶部表面的第一开口；在所述第一开口侧壁表面形成绝缘层，所述绝缘层内掺杂有改性离子；在所述半导体材料结构顶部表面、以及所述介质层顶部表面形成初始接触层；在所述初始接触层顶部表面形成保护层；在所述保护层顶部表面以及所述绝缘层的侧壁表面形成填充所述第一开口的导电插塞；进行退火处理，使所述初始接触层与所述半导体材料结构反应，在所述半导体材料结构顶部表面形成接触层，使所述绝缘层、改性离子以及导电插塞反应，在所述导电插塞的侧壁表面形成阻挡层。
可选的，所述衬底为单层结构或多层结构。
可选的，当所述衬底为单层结构时，所述半导体材料结构的形成方法包括：在所述衬底内形成衬底开口；采用外延工艺在所述衬底开口内形成所述半导体材料结构。
可选的，当所述衬底为多层结构时，所述衬底包括基底以及位于所述基底顶部表面的器件层；所述器件层包括：位于所述基底上的器件结构以及包围所述器件结构的器件介质层；所述器件结构包括所述半导体材料结构。
可选的，所述介质层和所述第一开口的形成方法包括：在所述衬底上形成初始介质层；在所述初始介质层上形成掩膜结构；在所述掩膜结构上形成图形化层，所述图形化层具有暴露部分所述掩膜结构的开口；以所述图形化层为掩膜刻蚀部分所述掩膜结构与所述初始介质层，直至暴露出所述半导体材料结构顶部表面为止，形成所述介质层与所述第一开口；在形成所述介质层与所述第一开口之后，去除所述图形化层与所述掩膜结构。
可选的，所述绝缘层的形成方法包括：在所述第一开口底部表面、侧壁表面以及所述介质层顶部表面形成初始绝缘层；在所述初始绝缘层内掺杂改性离子；回刻蚀所述介质层的顶部表面和所述第一开口底部表面的初始绝缘层，直至暴露出所述介质层的顶部表面和所述半导体材料结构的顶部表面为止，形成所述绝缘层。
可选的，所述初始绝缘层的形成工艺采用原子层沉积工艺。
可选的，所述初始绝缘层的材料包括氮化硅、氮氧化硅或碳氧化硅。
可选的，所述改性离子包括碳离子、硅离子或氮离子。
可选的，所述半导体材料结构内掺杂有第一类型离子。
可选的，在所述半导体材料结构内掺杂所述第一类型离子的工艺为原位掺杂工艺；所述第一类型离子为P型离子或N型离子。
可选的，所述保护层与所述导电插塞的形成方法包括：在所述初始接触层顶部表面形成初始保护层；在所述初始保护层顶部表面与所述绝缘层侧壁表面形成初始导电插塞；平坦化所述初始导电插塞与初始保护层，直至暴露出所述介质层的顶部表面为止，形成所述导电插塞与所述保护层。
可选的，所述初始接触层与所述初始保护层的形成工艺采用物理气相沉积工艺。
可选的，所述退火处理的参数包括：退火温度600℃～1200℃，退火时间2min～15min。
可选的，所述初始接触层的材料包括钛、镍或铂。
可选的，所述初始保护层的材料包括氮化钛。
可选的，所述初始导电插塞的材料包括钨、钴、铜或铝。
相应的，本发明还提供了一种由上述任意一种方法所形成的半导体结构，包括：衬底，所述衬底内具有半导体材料结构；位于所述衬底顶部表面的介质层，所述介质层内具有暴露出所述半导体材料结构顶部表面的第一开口；位于所述第一开口侧壁表面的绝缘层；位于所述绝缘层侧壁表面的阻挡层；位于所述半导体材料结构内的接触层；位于所述接触层顶部表面的保护层；位于所述保护层顶部表面以及所述阻挡层侧壁表面的导电插塞。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在所述绝缘层中掺杂改性离子，然后通过退火处理使所述绝缘层、改性离子以及导电插塞反应，在所述导电插塞的侧壁表面形成阻挡层，所述阻挡层能够对所述导电插塞进行有效的阻挡，有效的防止了所述导电插塞的金属扩散，造成金属污染；在退火处理之后形成的所述阻挡层为单层结构，因此其厚度较现有技术的双层阻挡层结构的厚度相比有效的降低，进而减小了占据所述导电插塞与保护层形成的空间，有效增大了所述导电插塞、保护层与接触层之间的接触面积，减小彼此之间的接触电阻，进而提高了最终形成的半导体结构的电学性能。
另外由于所述阻挡层在所述第一开口内的厚度降低，进而所述第一开口的宽度就会相应的增加，在所述第一开口的深度不变的情况下，其深宽比有效的减小，在深宽比较小的情况下，所述导电插塞与保护层在所述第一开口内更容易沉积，有效的降低了工艺难度。
进一步，在发明的技术方案中，所述初始接触层与所述初始保护层的形成工艺采用物理气相沉积工艺，由于所述阻挡层是通过绝缘层、改性离子以及导电插塞在退火处理后反应形成，为了保证所述改性离子与所述导电插塞充分反应，因而无需再在所述绝缘层侧壁上形成初始保护层。物理气相沉积的工艺特点在于主要是在物体的顶部表面沉积材料，很少在物体的侧壁表面沉积材料，因此通过物理气相沉积工艺可直接实现该工艺需求，避免了采用其他工艺还需要作进一步处理的问题，有效提高了生产效率。
附图说明
图1至图6是一种半导体结构形成方法各步骤结构示意图；
图7至图15是本发明一实施例中半导体结构形成方法各步骤结构示意图；
图16和图17是本发明另一实施例中半导体结构形成方法各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体结构存在接触电阻较大的问题。以下将结合图1至图6进行说明，图1至图6是一种半导体结构的形成方法各步骤结构示意图。
请参考图1，提供衬底100，所述衬底100内具有外延层101；在所述衬底100表面形成介质层102，所述介质层102内有暴露出所述外延层101的第一开口110；采用原子层沉积工艺在所述第一开口110表面以及所述介质层102的表面形成初始绝缘层103。
请参考图2，去除所述外延层101顶部表面以及所述介质层102顶部表面的初始绝缘层103，形成绝缘层104。
请参考图3，在所述外延层101顶部表面形成初始接触层105；采用原子层沉积工艺在所述第一开口110内形成第一阻挡层106。
请参考图4，对所述初始接触层105进行退火处理，形成接触层107。
请参考图5，采用原子层沉积工艺在所述第一阻挡层106表面形成第二阻挡层108。
请参考图6，在所述第二阻挡层108表面形成导电插塞109。
在上述实施例中，所述第一阻挡层106的作用一方面是防止初始接触层105在退火之前长时间暴露在空气中造成氧化与损伤，另一方面是为后续形成的导电插塞109提供阻挡的作用，防止导电插塞109的金属扩散至所述介质层102内，造成金属污染。由于在退火处理的过程中，所述第一阻挡层106会被退火处理的高温所破坏，其阻挡所述导电插塞109的金属扩散的能力大大减弱，因此需要在所述第一阻挡层106的表面再次沉积一层第二阻挡层108，其目的是增强阻挡效果，防止金属污染。然而由于沉积了两层阻挡层，这样占据了所述第一开口110内大部分空间，导致后续形成的导电插塞109接触面积相应的减小，进而导致所述导电插塞109的接触电阻较高，影响最终形成的半导体结构的电学性能。
在此基础上，本发明提供一种半导体结构及其形成方法，在所述绝缘层中掺杂改性离子，然后通过退火处理使所述绝缘层、改性离子以及导电产生反应，在所述导电插塞的侧壁表面形成阻挡层，所述阻挡层能够对所述导电插塞进行有效的阻挡，有效的防止了所述导电插塞的金属扩散，造成金属污染；形成后所述阻挡层的厚度有效的降低，减小了占据所述导电插塞与所述保护层形成的空间，有效增大了所述导电插塞、保护层与接触层之间的接触面积，进而减小了接触电阻，提高了形成的半导体结构的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图7至图15，是本发明一实施例中半导体结构的形成过程的结构示意图。
请参考图7，提供衬底200，所述衬底200内具有半导体材料结构201。
所述衬底200包括单层结构或多层结构，在本实施例中，所述衬底200为单层结构，所述半导体材料结构201的形成方法包括：在所述衬底200内形成衬底开口(未标示)；采用外延工艺在所述衬底开口内形成所述半导体材料结构201。
在本实施例中，所述衬底200的材料为硅；在其他实施例中，所述衬底的材料可以为锗、锗化硅、碳化硅、砷化镓或镓化铟；在其他实施例中，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
在本实施例中，所述半导体材料结构201内掺杂有第一类型离子。
在本实施例中，在所述半导体材料结构201内掺杂所述第一类型离子的工艺为原位掺杂工艺；所述第一类型离子为P型离子，所述P型离子为硼离子；在其他实施例中，所述P型离子可以为铟离子；在其他实施例中，所述第一类型离子还可以为N型离子，所述N型离子可以为磷离子或砷离子。
请参考图8，在所述衬底200顶部表面形成介质层202，所述介质层202内具有暴露出所述半导体材料结构201顶部表面的第一开口203。
在本实施例中，所述介质层202和所述第一开口203的形成方法包括：在所述衬底200上形成初始介质层(未图示)；在所述初始介质层上形成掩膜结构(未图示)；在所述掩膜结构上形成图形化层(未图示)，所述图形化层具有暴露部分所述掩膜结构的开口；以所述图形化层为掩膜刻蚀部分所述掩膜结构与所述初始介质层，直至暴露出所述初始半导体结构的表面为止，形成所述介质层202与所述第一开口203；在形成所述介质层202与所述第一开口203之后，去除所述图形化层与所述掩膜结构。
所述初始介质层的材料包括二氧化硅、低k介质材料(介电常数低于3.9的介质材料)和超低k介质材料(介电常数低于2.5的介质材料)中的一种或多种组合。所述初始介质层的材料为低k介质材料或超低k介质材料时，所述初始介质层的材料为碳硅氧氢化物(SiCOH)、掺氟的二氧化硅(FSG)、掺硼的二氧化硅(BSG)、掺磷的二氧化硅(PSG)、掺硼磷的二氧化硅(BPSG)、氢化硅倍半氧烷或甲基硅倍半氧烷。
在本实施例中，所述初始介质层的材料为超低k介质材料(介电常数小于2.5)，所述超低k介质材料为碳硅氧氢化物(SiCOH)。
形成所述初始介质层的工艺包括原子层沉积工艺、化学气相沉积、物理气相沉积或旋转涂覆工艺形成；在本实施例中，所述初始介质层的形成工艺采用化学气相沉积工艺。
在本实施例中，所述掩膜结构包括位于所述初始介质层上的第一掩膜层、以及位于所述第一掩膜层表面的第二掩膜层；在其他实施例中，所述第一掩膜结构也可以为单层结构。
在本实施例中，所述第一掩膜层的材料为掺氮的碳氧化硅；通过掺氮的碳氧化硅所形成的第一掩膜层与所述初始介质层的结合能力好，在后续以刻蚀后的第一掩膜层为掩膜刻蚀所述初始介质层时，所述第一掩膜层不易发生剥离或曲翘，因此所述第一掩膜层保持刻蚀图形的能力好，有效提升了刻蚀后图形的精准性。
在本实施例中，所述第二掩膜层的材料为氮化钛，所述第二掩膜层与第一掩膜层之间的结合能力好，所述第二掩膜层能够在后续刻蚀所述初始介质层时保护第一掩膜层表面，使所述第一掩膜层不会被减薄；而且，所述第二掩膜层的物理强度较大，在后续刻蚀所述初始介质层时，所述第二掩膜层和所述第一掩膜层的图形能够保持稳定，有利于形成形貌良好的开口。
在其他实施例中，所述第二掩膜层的材料还可以为碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
在本实施例中，所述第一掩膜层与所述第二掩膜层采用原子层沉积工艺形成；在其他实施例中，所述第一掩膜层与所述第二掩膜层还可以采用化学气相沉积或物理气相沉积或旋转涂覆工艺形成。
在本实施例中，所述图形化层的材料包括光刻胶，所述图形化层的形成工艺包括光刻图形化工艺。
去除所述图形化层的工艺包括湿法去胶工艺或灰化工艺，所述灰化工艺的气体为含氧气体，例如氧气或臭氧。
在本实施例中，去除所述掩膜结构采用的工艺为湿法刻蚀工艺；在其他实施例中，去除所述掩膜结构采用的工艺还可以为干法刻蚀工艺。
在本实施例中，后续在所述第一开口203侧壁表面形成绝缘层，所述绝缘层内掺杂有改性离子。形成所述绝缘层的过程具体请参考图9至图11。
请参考图9，在所述第一开口203底部表面、侧壁表面以及所述介质层202顶部表面形成初始绝缘层204。
在本实施例中，所述初始绝缘层204的形成工艺采用原子层沉积工艺，采用原子层沉积工艺形成的所述初始绝缘层204具有较好的均匀性、阶梯覆盖率以及厚度控制能力。
在本实施例中，所述初始绝缘层204的材料采用氮化硅；在其他实施例中，所述初始绝缘层的材料还可以采用氮氧化硅或碳氧化硅。
在本实施例中，所述初始绝缘层204的厚度为20埃～150埃。
请参考图10，在所述初始绝缘层204内掺杂改性离子205。
在本实施例中，所述改性离子205采用碳离子；在其他实施例中，所述改性离子还可以采用硅离子或氮离子。
在本实施例中，掺杂所述改性离子205的工艺采用离子注入工艺，所述离子注入工艺采用倾斜注入，所述倾斜注入的倾斜角度根据所述第一开口203的深宽比决定。
请参考图11，回刻蚀所述介质层202的顶部表面和所述第一开口203底部表面的初始绝缘层204，直至暴露出所述介质层202的顶部表面和所述半导体材料结构201的顶部表面为止，形成所述绝缘层206。
所述回刻蚀包括干法刻蚀或湿法刻蚀，在本实施例中，所述回刻蚀采用的是各向异性的干法刻蚀。
请参考图12，在所述半导体材料结构201顶部表面、以及所述介质层202顶部表面形成初始接触层208。
在本实施例中，所述初始接触层208的形成工艺采用物理气相沉积工艺。
在本实施例中，所述初始接触层208的材料采用钛；在其他实施例中，所述初始接触层的材料还可以采用镍或铂。
在本实施例中，后续在所述初始接触层208顶部表面形成保护层；在所述保护层顶部表面以及所述绝缘层206的侧壁表面形成填充所述第一开口203的导电插塞。具体的形成过程请参考图13和图14。
请参考图13，在所述初始接触层208顶部表面形成初始保护层209；在所述初始保护层209顶部表面与所述绝缘层206侧壁表面形成初始导电插塞210。
所述初始保护层209位于所述初始接触层208的表面，所述初始保护层209的作用是防止所述初始接触层208长时间暴露在空气中造成氧化与损伤。
在本实施例中，所述初始保护层209的材料采用氮化钛。
在本实施例中，所述初始导电插塞210的材料采用钨；在其他实施例中，所述初始导电插塞的材料还可以采用钴、铜或铝。
在本实施例中，所述初始接触层208与所述初始保护层209的形成工艺采用物理气相沉积工艺。
由于后续需要形成的阻挡层是通过绝缘层206、改性离子205以及导电插塞在退火处理后反应形成，为了保证所述改性离子205与所述导电插塞充分反应，因而无需再在所述绝缘层206侧壁上形成保护层。物理气相沉积工艺是在真空条件下采用物理方法，将材料源固体或液体表面气化成气态原子、分子或部分电离成离子，并通过低压气体(或等离子体)过程，在基体表面沉积具有某种特殊功能的薄膜的技术。物理气相沉积的工艺特点主要是在基体的表面形成，而很少在物体的侧壁形成，因此利用物理气相沉积工艺特性可直接实现上述的工艺需求，避免了采用其他工艺还需要作进一步处理的问题，有效提高的生产效率。
请参考图14，平坦化所述初始导电插塞210与初始保护层209，直至暴露出所述介质层202的顶部表面为止，形成导电插塞212与保护层211。
在本实施例中，平坦化所述初始导电插塞210与初始保护层209的工艺采用化学机械研磨工艺；在其它实施例中，所述平坦化工艺还可以采用刻蚀工艺。
请参考图15，进行退火处理，使所述初始接触层208与所述半导体材料结构201反应，在所述半导体材料结构201顶部表面形成接触层213，使所述绝缘层206、改性离子205以及导电插塞212反应，在所述导电插塞212的侧壁表面形成阻挡层207。
在本实施例中，所述退火处理的参数包括：退火温度600℃～1200℃，退火时间2min～15min
在本实施例中，通过退火处理后反应形成的所述阻挡层207的材料为碳氮化钨(WCN)、碳化钨(WC)和氮化钨(WN)中的一种或多种。这些材料形成的所述阻挡层207具有很好的致密性与粘附性，能够有效的防止所述导电插塞212的金属扩散，具有较高的阻挡效果。
请继续参考图15，相应的，本发明还提供了一种由上述方法所形成的半导体结构，包括：衬底200，所述衬底200内具有半导体材料结构201；位于所述衬底200顶部表面的介质层202，所述介质层202内具有暴露出所述半导体材料结构顶部201表面的第一开口；位于所述第一开口侧壁表面的绝缘层206；位于所述绝缘层206侧壁表面的阻挡层207；位于所述半导体材料结构201顶部表面的接触层213；位于所述接触层213顶部表面的保护层211；位于所述保护层211顶部表面以及所述阻挡层207侧壁表面的导电插塞212。
图16与图17本发明另一实施例中半导体结构形成方法各步骤结构示意图。
请参考图16，提供衬底300，所述衬底300内具有半导体材料结构301。
在本实施例中，所述衬底300为多层结构，所述衬底300包括基底302以及位于所述基底302顶部表面的器件层303，所述器件层303包括：位于所述基底302上的器件结构以及包围所述器件结构的器件介质层(未标示)，所述器件结构包括所述半导体材料结构301。
所述半导体材料结构301的材料包括硅、锗、硅锗或碳化硅。
在本实施例中，所述器件结构为栅极结构，所述半导体材料结构302为所述器件结构。在其他实施例中，所述器件结构还可以为电阻结构、电容结构、电感结构和存储栅结构中的一种或多种。
请参考图17，在所述衬底300顶部表面形成介质层304，所述介质层304内具有暴露出所述半导体材料结构301顶部表面的第一开口(未标示)。
在本实施例中，所述介质层304在所述器件介质层与所述半导体材料结构301的表面形成。
请继续参考图17，在所述第一开口侧壁表面形成绝缘层305，所述绝缘层305内掺杂有改性离子；在所述半导体材料结构301顶部表面、以及所述介质层304顶部表面形成初始接触层；在所述初始接触层的顶部表面形成保护层308；在所述保护层308顶部表面以及所述绝缘层305的侧壁表面形成填充所述第一开口的导电插塞307；进行退火处理，使所述初始接触层与所述半导体材料结构301反应，在所述半导体材料结构301顶部表面形成接触层309，使所述绝缘层305、改性离子以及导电插塞307反应，在所述导电插塞307的侧壁表面形成阻挡层306。
所述绝缘层305、保护层308、导电插塞307以及接触层309的形成过程可参考图9至图15所示及相关说明，在此不作赘述。
相应的，在本发明实施例还提供了一种如图17所示的半导体结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底内具有半导体材料结构；
在所述衬底顶部表面形成介质层，所述介质层内具有暴露出所述半导体材料结构顶部表面的第一开口；
在所述第一开口侧壁表面形成绝缘层，所述绝缘层内掺杂有改性离子；
在所述半导体材料结构顶部表面、以及所述介质层顶部表面形成初始接触层；
在所述初始接触层顶部表面形成保护层；
在所述保护层顶部表面以及所述绝缘层的侧壁表面形成填充所述第一开口的导电插塞；
进行退火处理，使所述初始接触层与所述半导体材料结构反应，在所述半导体材料结构顶部表面形成接触层，使所述绝缘层、改性离子以及导电插塞反应，在所述导电插塞的侧壁表面形成阻挡层。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述衬底为单层结构或多层结构。
3.如权利要求2所述半导体结构的形成方法，其特征在于，当所述衬底为单层结构时，所述半导体材料结构的形成方法包括：在所述衬底内形成衬底开口；采用外延工艺在所述衬底开口内形成所述半导体材料结构。
4.如权利要求2所述半导体结构的形成方法，其特征在于，当所述衬底为多层结构时，所述衬底包括基底以及位于所述基底顶部表面的器件层；所述器件层包括：位于所述基底上的器件结构以及包围所述器件结构的器件介质层；所述器件结构包括所述半导体材料结构。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述介质层和所述第一开口的形成方法包括：在所述衬底上形成初始介质层；在所述初始介质层上形成掩膜结构；在所述掩膜结构上形成图形化层，所述图形化层具有暴露部分所述掩膜结构的开口；以所述图形化层为掩膜刻蚀部分所述掩膜结构与所述初始介质层，直至暴露出所述半导体材料结构顶部表面为止，形成所述介质层与所述第一开口；在形成所述介质层与所述第一开口之后，去除所述图形化层与所述掩膜结构。
6.如权利要求1所述半导体结构的形成方法，其特征在于，所述绝缘层的形成方法包括：在所述第一开口底部表面、侧壁表面以及所述介质层顶部表面形成初始绝缘层；在所述初始绝缘层内掺杂改性离子；回刻蚀所述介质层的顶部表面和所述第一开口底部表面的初始绝缘层，直至暴露出所述介质层的顶部表面和所述半导体材料结构的顶部表面为止，形成所述绝缘层。
7.如权利要求6所述半导体结构的形成方法，其特征在于，所述初始绝缘层的形成工艺采用原子层沉积工艺。
8.如权利要求6所述半导体结构的形成方法，其特征在于，所述初始绝缘层的材料包括氮化硅、氮氧化硅或碳氧化硅。
9.如权利要求6所述半导体结构的形成方法，其特征在于，所述改性离子包括碳离子、硅离子或氮离子。
10.如权利要求3所述半导体结构的形成方法，其特征在于，所述半导体材料结构内掺杂有第一类型离子。
11.如权利要求10所述半导体结构的形成方法，其特征在于，在所述半导体材料结构内掺杂所述第一类型离子的工艺为原位掺杂工艺；所述第一类型离子为P型离子或N型离子。
12.如权利要求1所述半导体结构的形成方法，其特征在于，所述保护层与所述导电插塞的形成方法包括：在所述初始接触层顶部表面形成初始保护层；在所述初始保护层顶部表面与所述绝缘层侧壁表面形成初始导电插塞；平坦化所述初始导电插塞与初始保护层，直至暴露出所述介质层的顶部表面为止，形成所述导电插塞与所述保护层。
13.如权利要求12所述半导体结构的形成方法，其特征在于，所述初始接触层与所述初始保护层的形成工艺采用物理气相沉积工艺。
14.如权利要求1所述半导体结构的形成方法，其特征在于，所述退火处理的参数包括：退火温度600℃～1200℃，退火时间2min～15min。
15.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始接触层的材料包括钛、镍或铂。
16.如权利要求12所述半导体结构的形成方法，其特征在于，所述初始保护层的材料包括氮化钛。
17.如权利要求12所述半导体结构的形成方法，其特征在于，所述初始导电插塞的材料包括钨、钴、铜或铝。
18.一种如权利要求1至17任一项方法所形成的半导体结构，其特征在于，包括：
衬底，所述衬底内具有半导体材料结构；
位于所述衬底顶部表面的介质层，所述介质层内具有暴露出所述半导体材料结构顶部表面的第一开口；
位于所述第一开口侧壁表面的绝缘层；
位于所述绝缘层侧壁表面的阻挡层；
位于所述半导体材料结构内的接触层；
位于所述接触层顶部表面的保护层；
位于所述保护层顶部表面以及所述阻挡层侧壁表面的导电插塞。
CN201910866417.9A 2019-09-12 2019-09-12 半导体结构及其形成方法 Active CN112490180B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910866417.9A CN112490180B (zh) 2019-09-12 2019-09-12 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910866417.9A CN112490180B (zh) 2019-09-12 2019-09-12 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN112490180A CN112490180A (zh) 2021-03-12
CN112490180B true CN112490180B (zh) 2024-07-16

Family

ID=74920907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910866417.9A Active CN112490180B (zh) 2019-09-12 2019-09-12 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN112490180B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117690794A (zh) * 2022-08-25 2024-03-12 长鑫存储技术有限公司 一种半导体结构的制作方法及其结构
CN117832195A (zh) * 2022-09-26 2024-04-05 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017793A (zh) * 2007-02-16 2007-08-15 上海集成电路研发中心有限公司 一种扩散阻挡层的制作方法
CN103137549A (zh) * 2011-12-02 2013-06-05 中芯国际集成电路制造(上海)有限公司 阻挡层的形成方法和半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
KR100744670B1 (ko) * 2005-09-13 2007-08-01 주식회사 하이닉스반도체 반도체 소자 제조방법
CN109087862B (zh) * 2017-06-14 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017793A (zh) * 2007-02-16 2007-08-15 上海集成电路研发中心有限公司 一种扩散阻挡层的制作方法
CN103137549A (zh) * 2011-12-02 2013-06-05 中芯国际集成电路制造(上海)有限公司 阻挡层的形成方法和半导体器件

Also Published As

Publication number Publication date
CN112490180A (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
US9754882B2 (en) Interconnect structure having air gap and method of forming the same
US9287213B2 (en) Integrated circuits with improved contact structures
CN100514596C (zh) 金属内连线的制作方法与结构
US8174064B2 (en) Semiconductor device and method for forming the same
TWI557809B (zh) 包含接觸結構與形成於接觸蝕刻停止層之側壁上之保護層的半導體設備以及製造半導體裝置的方法
CN108538712B (zh) 接触孔的制造方法
CN112490180B (zh) 半导体结构及其形成方法
CN108321083B (zh) 半导体结构及其形成方法
CN109804463B (zh) 用于形成双镶嵌互连结构的方法
US10741497B2 (en) Contact and interconnect structures
CN109545734B (zh) 半导体结构及其形成方法
US11626289B2 (en) Semiconductor structure and method for forming the same
CN108122824B (zh) 半导体结构及其形成方法
US11658067B2 (en) Semiconductor structure and formation method thereof
CN113782486B (zh) 半导体结构及其形成方法
CN111863723B (zh) 半导体结构及其形成方法
CN112786525A (zh) 半导体器件及其形成方法
US20020119618A1 (en) Method for forming contacts of memory devices using an etch stop layer
KR100479816B1 (ko) 반도체소자의제조방법
CN113113349B (zh) 半导体结构的形成方法
CN111463169B (zh) 半导体装置的制造方法
US20220384465A1 (en) Memory device and manufacturing method thereof
US7662714B2 (en) Method for forming metal line of semiconductor device
KR100548579B1 (ko) 반도체소자의 제조방법
KR100744248B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant