CN103165535A - 互补型金属氧化物半导体管金属栅电极的制作方法 - Google Patents
互补型金属氧化物半导体管金属栅电极的制作方法 Download PDFInfo
- Publication number
- CN103165535A CN103165535A CN2011104217790A CN201110421779A CN103165535A CN 103165535 A CN103165535 A CN 103165535A CN 2011104217790 A CN2011104217790 A CN 2011104217790A CN 201110421779 A CN201110421779 A CN 201110421779A CN 103165535 A CN103165535 A CN 103165535A
- Authority
- CN
- China
- Prior art keywords
- area
- pmos
- nmos
- groove
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种互补型金属氧化物半导体CMOS管金属栅电极的制作方法：在具有PMOS结构的第一区域和具有NMOS结构的第二区域上分别形成PMOS功函数金属和NMOS功函数金属，实现了CMOS金属栅电极的制作。
Description
技术领域
本发明涉及半导体逻辑电路制造领域，特别涉及一种互补型金属氧化物半导体管金属栅电极的制作方法。
背景技术
目前，在半导体器件的制造工艺中，P型金属氧化物半导体(PMOS)管、NMOS管、或者由PMOS管和NMOS管共同构成的互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)管成为构成芯片的基本器件。
为了控制短沟道效应，更小尺寸器件要求进一步提高栅电极电容。这能够通过不断减薄栅氧化层的厚度而实现，但随之而来的是栅电极漏电流的提升。当二氧化硅作为栅氧化层，厚度低于5.0纳米时，漏电流就变得无法忍受了。解决上述问题的方法就是使用高介电常数(HK)绝缘材料取代二氧化硅，高介电常数绝缘材料可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15，采用这种材料能够进一步提高栅电容，同时栅漏电流又能够得到明显的改善。对于相同的栅氧化层厚度，将高介电常数绝缘材料与金属栅电极搭配，其栅电极漏电流将减少几个指数量级，而且用金属栅电极取代多晶硅栅电极解决了高介电常数绝缘材料与多晶硅之间不兼容的问题。
因此，高介电常数栅氧化层和金属栅电极被用于制造CMOS器件。
但现有的技术无法实现CMOS金属栅电极的制作，下面结合图1a至图1d进行说明。图1a至图1d为现有技术为实现CMOS金属栅电极的制作的具体过程的结构示意图。
步骤11、请参阅图1a，在半导体衬底100上以浅沟槽隔离区101为界，形成具有PMOS结构的第一区域和具有NMOS结构的第二区域；所述PMOS结构和NMOS结构都至少包括在半导体衬底100表面依次形成的高介电常数栅氧化层102和替代栅极103，以及位于替代栅极103两侧且在半导体衬底中的有源区(图中未示)；
高介电常数栅氧化层102可以为铪硅酸盐、铪硅氧氮化合物或铪氧化物等，介电常数一般都大于15。因为最终形成的是金属栅电极，替代栅极会被金属栅电极替代，也就是说替代栅极最终是不存在的，所以作为替代栅极103的材料可以有多种，本实施例中替代栅极的材料为多晶硅。
步骤12、请参阅图1b，在上述区域表面依次沉积刻蚀终止层104和层间介质层105，并对层间介质层105进行化学机械研磨，所述研磨停止在刻蚀终止层104上，显露出PMOS结构和NMOS结构的替代栅极103；
步骤13、请参阅图1c，去除PMOS结构和NMOS结构的替代栅极103形成第一区域和第二区域上的沟槽；
步骤14、请参阅图1d，依次沉积功函数(WF)金属106及金属栅电极材料107，并进行化学机械研磨，所述功函数金属106经化学机械研磨后位于沟槽的底部和侧壁，所述金属栅电极材料107经化学机械研磨后位于由功函数金属包围的沟槽内部。
需要说明的是，NMOS和PMOS的功函数金属是不同的。其中，NMOS功函数金属，金属功函数为4.2ev；PMOS功函数金属，金属功函数为5.2ev。功函数可以通过调整WF的沉积方法、厚度等参数来实现。从上述技术可以看出，只能同时沉积一种功函数金属，所以无法实现CMOS金属栅电极的制作。因此如何实现CMOS金属栅电极的制作，成为业内关注的问题。
发明内容
有鉴于此，本发明解决的技术问题是：如何形成CMOS金属栅电极。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种互补型金属氧化物半导体CMOS管金属栅电极的制作方法，所述CMOS包括PMOS结构和NMOS结构，该方法包括：
在半导体衬底上以浅沟槽隔离区为界，形成具有PMOS结构的第一区域和具有NMOS结构的第二区域；所述PMOS结构和NMOS结构都至少包括在半导体衬底表面依次形成的高介电常数HK栅氧化层和替代栅极，以及位于替代栅极两侧且在半导体衬底中的有源区；
在上述区域表面依次沉积刻蚀终止层和层间介质层，并对层间介质层进行化学机械研磨，所述研磨停止在刻蚀终止层上，显露出PMOS结构和NMOS结构的替代栅极；
用光阻胶层遮挡第一区域，将NMOS结构上的替代栅极从掩埋的层间介质层中去除形成第二区域上的沟槽；
依次沉积NMOS功函数金属及多晶硅/无定型硅材料，并进行化学机械研磨显露出PMOS结构上的替代栅极；所述NMOS功函数金属经化学机械研磨后位于第二区域上沟槽的底部和侧壁，所述多晶硅/无定型硅材料经化学机械研磨后位于由NMOS功函数金属包围的第二区域上的沟槽内部；
用光阻胶层遮挡第二区域，将PMOS结构上的替代栅极从掩埋的层间介质层中去除形成第一区域上的沟槽；
沉积PMOS功函数金属之后，再次沉积多晶硅/无定型硅材料，并进行化学机械研磨显露出第二区域沟槽内的多晶硅/无定型硅材料；所述PMOS功函数金属经化学机械研磨后位于第一区域上沟槽的底部和侧壁，再次沉积的多晶硅/无定型硅材料经化学机械研磨后位于由PMOS功函数金属包围的第一区域上的沟槽内部；
去除第一区域和第二区域沟槽内的多晶硅/无定型硅材料；
在第一区域和第二区域沟槽内填充金属栅电极材料形成CMOS金属栅电极。
多晶硅/无定型硅材料采用物理气相沉积PVD或者化学气相沉积CVD的方法形成。
所述化学气相沉积的功率小于400瓦。
NMOS或者PMOS功函数金属为氮化钛TiN、钽Ta、氮化钽TaN或铝化钛TiAl中的任意一种或者多种的组合。
去除第一区域和第二区域沟槽内的多晶硅/无定型硅材料采用干法刻蚀，刻蚀气体为含氟或者含氯的气体；刻蚀偏置功率小于200瓦。
在所述高介电常数栅氧化层和半导体衬底表面之间进一步包括界面层。
在所述高介电常数栅氧化层和替代栅极之间进一步包括保护层，所述保护层为TiN或者TaN或者两者组合的叠层。
由上述的技术方案可见，本发明在具有PMOS结构的第一区域和具有NMOS结构的第二区域上分别形成PMOS功函数金属和NMOS功函数金属，实现了CMOS金属栅电极的制作。且在形成过程中采用多晶硅/无定型硅材料，达到了其与层间介质层具有很好的研磨选择比，控制层间介质层具有准确的厚度。
附图说明
图1a至图1d为现有技术为实现CMOS金属栅电极的制作的具体过程的结构示意图。
图2为本发明利用后栅极工艺制作CMOS金属栅电极的方法流程图。
图2a至图2h为本发明制作CMOS金属栅电极具体过程的结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
本发明利用后栅极工艺制作CMOS金属栅电极的方法流程图如图2所示，下面结合图2a至图2h进行详细说明，其包括以下步骤：
步骤21、请参阅图2a，在半导体衬底100上以浅沟槽隔离区101为界，形成具有PMOS结构的第一区域和具有NMOS结构的第二区域；所述PMOS结构和NMOS结构都至少包括在半导体衬底100表面依次形成的高介电常数栅氧化层102和替代栅极103，以及位于替代栅极两侧且在半导体衬底中的有源区(图中未示)；
本发明实施例中，在所述高介电常数栅氧化层102和半导体衬底100表面之间还可以包括界面层，在所述高介电常数栅氧化层102和替代栅极103之间还可以包括保护层。其中，界面层极薄，一般为氧化硅层，或者氮氧化硅层。高介电常数栅氧化层102可以为铪硅酸盐、铪硅氧氮化合物或铪氧化物等，介电常数一般都大于15。保护层可以为氮化钛(TiN)或者氮化钽(TaN)或者两者组合的叠层。因为最终形成的是金属栅电极，替代栅极会被金属栅电极替代，也就是说替代栅极最终是不存在的，所以作为替代栅极的材料可以有多种，本实施例中替代栅极的材料为多晶硅。
简单介绍上述结构的形成方法：
在半导体衬底100上形成浅沟槽隔离区101，隔离区左侧定义为第一区域，右侧定义为第二区域；
在半导体衬底100表面依次生长界面层、高介电常数栅氧化层102、保护层和多晶硅层，然后对多晶硅层、保护层、高介电常数栅氧化层102和界面层进行刻蚀，在半导体衬底100表面的第一区域和第二区域上分别形成具有替代栅极103的结构；
以替代栅极为屏蔽，分别进行PMOS结构和NMOS结构有源区注入步骤，以形成源极和漏极。其中，由于PMOS结构用空穴作为多数载流子，所以PMOS结构的源极和漏极为P型，注入的离子为硼或铟；而NMOS结构用电子作为多数载流子，所以NMOS结构的源极和漏极为N型，注入的离子为磷或砷。
因此，以浅沟槽隔离区101为界，将形成PMOS结构的左侧区域定义为第一区域，将形成NMOS结构的右侧区域定义为第二区域。
步骤22、请参阅图2b，在上述区域表面依次沉积刻蚀终止层104和层间介质层105，并对层间介质层105进行化学机械研磨，所述研磨停止在刻蚀终止层104上，显露出PMOS结构和NMOS结构的替代栅极103；
层间介质层105一般为氧化硅层。
步骤23、请参阅图2c，用光阻胶层(图中未示)遮挡第一区域，将NMOS结构上的替代栅极从掩埋的层间介质层中去除形成第二区域上的沟槽；
去除替代栅极，可以采用干法刻蚀，刻蚀气体为含氟或者含氯的气体，可以为六氟化硫(SF6)或氯气(Cl2)，这是本领域常规技术，在此不再赘述。
步骤24、请参阅图2d，依次沉积NMOS功函数金属200及多晶硅/无定型硅材料201，并进行化学机械研磨显露出PMOS结构上的替代栅极；所述NMOS功函数金属200经化学机械研磨后位于第二区域上沟槽的底部和侧壁，所述多晶硅/无定型硅材料201经化学机械研磨后位于由NMOS功函数金属200包围的第二区域上的沟槽内部；
NMOS功函数金属200可以为氮化钛(TiN)、钽(Ta)、氮化钽(TaN)或铝化钛(TiAl)中的任意一种或者多种的组合。
多晶硅/无定型硅材料可以采用物理气相沉积(PVD)或者化学气相沉积(CVD)的方法形成。其中，为避免CVD对沟槽侧壁的轰击，CVD采用低功率沉积，沉积功率小于400瓦。
需要说明的是，本发明实施例之所以采用多晶硅/无定型硅材料201，是因为其与层间介质层105具有很好的研磨选择比，即确保对多晶硅/无定型硅材料研磨速率很高的同时，基本不对层间介质层进行研磨。从图2d可以看出，经过化学机械研磨后，可以很好地停在层间介质层的表面。而层间介质层的厚度是一个很重要的参数，本发明实施例从而很好地实现了对层间介质层厚度的控制。
步骤25、请参阅图2e，用光阻胶层(图中未示)遮挡第二区域，将PMOS结构上的替代栅极从掩埋的层间介质层中去除形成第一区域上的沟槽；
去除替代栅极，可以采用干法刻蚀，刻蚀气体为含氟或者含氯的气体，可以为SF6或Cl2，这是本领域常规技术，在此不再赘述。
步骤26、请参阅图2f，沉积PMOS功函数金属202之后，再次沉积多晶硅/无定型硅材料201，并进行化学机械研磨显露出第二区域沟槽内的多晶硅/无定型硅材料；所述PMOS功函数金属经化学机械研磨后位于第一区域上沟槽的底部和侧壁，再次沉积的多晶硅/无定型硅材料201经化学机械研磨后位于由PMOS功函数金属202包围的第一区域上的沟槽内部；
PMOS功函数金属202也可以为氮化钛(TiN)、钽(Ta)、氮化钽(TaN)或铝化钛(TiAl)中的任意一种或者多种的组合。可以通过调整WF的沉积方法、厚度等参数来区分PMOS功函数金属和NMOS功函数金属。
多晶硅/无定型硅材料可以采用PVD或者CVD的方法形成。其中，为避免CVD对沟槽侧壁的轰击，CVD采用低功率沉积，沉积功率小于400瓦。。
选择多晶硅/无定型硅材料201，同样也是因为其与层间介质层105具有很好的研磨选择比。
步骤27、请参阅图2g，去除第一区域和第二区域沟槽内的多晶硅/无定型硅材料201；
去除第一区域和第二区域沟槽内的多晶硅/无定型硅材料采用干法刻蚀，刻蚀气体也可以为含氟或者含氯的气体；为避免刻蚀气体对沟槽侧壁的侵蚀，要求刻蚀偏置功率小于200瓦。
步骤28、请参阅图2h，在第一区域和第二区域沟槽内填充金属栅电极材料203形成CMOS金属栅电极。
沉积时该金属栅电极材料还会覆盖层间介质层的表面，然后通过CMP，对层间介质层表面上的金属栅电极材料进行抛光，最终形成CMOS金属栅电极。其中，作为金属栅电极的材料可以为Al或者TiAl或者两者的组合。
至此，本发明的CMOS金属栅电极已经形成完毕。
需要说明的是，本发明实施例中PMOS结构位于第一区域，NMOS结构位于第二区域，这并不会成为本发明的限定，也可以NMOS结构位于第一区域，PMOS结构位于第二区域，只要具有NMOS结构和PMOS结构共同构成CMOS即可。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (7)
1.一种互补型金属氧化物半导体CMOS管金属栅电极的制作方法，所述CMOS包括PMOS结构和NMOS结构，该方法包括：
在半导体衬底上以浅沟槽隔离区为界，形成具有PMOS结构的第一区域和具有NMOS结构的第二区域；所述PMOS结构和NMOS结构都至少包括在半导体衬底表面依次形成的高介电常数HK栅氧化层和替代栅极，以及位于替代栅极两侧且在半导体衬底中的有源区；
在上述区域表面依次沉积刻蚀终止层和层间介质层，并对层间介质层进行化学机械研磨，所述研磨停止在刻蚀终止层上，显露出PMOS结构和NMOS结构的替代栅极；
用光阻胶层遮挡第一区域，将NMOS结构上的替代栅极从掩埋的层间介质层中去除形成第二区域上的沟槽；
依次沉积NMOS功函数金属及多晶硅/无定型硅材料，并进行化学机械研磨显露出PMOS结构上的替代栅极；所述NMOS功函数金属经化学机械研磨后位于第二区域上沟槽的底部和侧壁，所述多晶硅/无定型硅材料经化学机械研磨后位于由NMOS功函数金属包围的第二区域上的沟槽内部；
用光阻胶层遮挡第二区域，将PMOS结构上的替代栅极从掩埋的层间介质层中去除形成第一区域上的沟槽；
沉积PMOS功函数金属之后，再次沉积多晶硅/无定型硅材料，并进行化学机械研磨显露出第二区域沟槽内的多晶硅/无定型硅材料；所述PMOS功函数金属经化学机械研磨后位于第一区域上沟槽的底部和侧壁，再次沉积的多晶硅/无定型硅材料经化学机械研磨后位于由PMOS功函数金属包围的第一区域上的沟槽内部；
去除第一区域和第二区域沟槽内的多晶硅/无定型硅材料；
在第一区域和第二区域沟槽内填充金属栅电极材料形成CMOS金属栅电极。
2.如权利要求1所述的方法，其特征在于，多晶硅/无定型硅材料采用物理气相沉积PVD或者化学气相沉积CVD的方法形成。
3.如权利要求2所述的方法，其特征在于，所述化学气相沉积的功率小于400瓦。
4.如权利要求1所述的方法，其特征在于，NMOS或者PMOS功函数金属为氮化钛TiN、钽Ta、氮化钽TaN或铝化钛TiAl中的任意一种或者多种的组合。
5.如权利要求1所述的方法，其特征在于，去除第一区域和第二区域沟槽内的多晶硅/无定型硅材料采用干法刻蚀，刻蚀气体为含氟或者含氯的气体；刻蚀偏置功率小于200瓦。
6.如权利要求1所述的方法，其特征在于，在所述高介电常数栅氧化层和半导体衬底表面之间进一步包括界面层。
7.如权利要求1或6所述的方法，其特征在于，在所述高介电常数栅氧化层和替代栅极之间进一步包括保护层，所述保护层为TiN或者TaN或者两者组合的叠层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104217790A CN103165535A (zh) | 2011-12-15 | 2011-12-15 | 互补型金属氧化物半导体管金属栅电极的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104217790A CN103165535A (zh) | 2011-12-15 | 2011-12-15 | 互补型金属氧化物半导体管金属栅电极的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103165535A true CN103165535A (zh) | 2013-06-19 |
Family
ID=48588510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011104217790A Pending CN103165535A (zh) | 2011-12-15 | 2011-12-15 | 互补型金属氧化物半导体管金属栅电极的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103165535A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104616980A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN105304566A (zh) * | 2014-07-30 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN105843981A (zh) * | 2015-02-04 | 2016-08-10 | 三星电子株式会社 | 电路设计***与使用该***设计的半导体电路 |
| CN106252284A (zh) * | 2016-09-18 | 2016-12-21 | 上海华力微电子有限公司 | 金属栅极的制备方法 |
| CN108038260A (zh) * | 2017-11-10 | 2018-05-15 | 上海华力微电子有限公司 | Hkmg cmp工艺模型测试结构及建模方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060046401A1 (en) * | 2004-08-25 | 2006-03-02 | Jack Kavalieros | Forming integrated circuits with replacement metal gate electrodes |
| CN101752317A (zh) * | 2008-11-14 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 制造半导体装置的方法 |
-
2011
- 2011-12-15 CN CN2011104217790A patent/CN103165535A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060046401A1 (en) * | 2004-08-25 | 2006-03-02 | Jack Kavalieros | Forming integrated circuits with replacement metal gate electrodes |
| CN101752317A (zh) * | 2008-11-14 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 制造半导体装置的方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104616980A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN105304566A (zh) * | 2014-07-30 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN105304566B (zh) * | 2014-07-30 | 2018-06-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN105843981A (zh) * | 2015-02-04 | 2016-08-10 | 三星电子株式会社 | 电路设计***与使用该***设计的半导体电路 |
| CN106252284A (zh) * | 2016-09-18 | 2016-12-21 | 上海华力微电子有限公司 | 金属栅极的制备方法 |
| CN108038260A (zh) * | 2017-11-10 | 2018-05-15 | 上海华力微电子有限公司 | Hkmg cmp工艺模型测试结构及建模方法 |
| CN108038260B (zh) * | 2017-11-10 | 2021-04-13 | 上海华力微电子有限公司 | Hkmg cmp工艺模型测试结构及建模方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9548305B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN101661936B (zh) | 半导体装置及其制造方法 | |
| US9130029B2 (en) | Recessing and capping of gate structures with varying metal compositions | |
| US9076816B2 (en) | Method and device for self-aligned contact on a non-recessed metal gate | |
| US20130320459A1 (en) | Semiconductor Isolation Structure with Air Gaps in Deep Trenches | |
| CN103311247A (zh) | 半导体器件及其制造方法 | |
| CN104916543A (zh) | 具有晶体结构的n功函金属 | |
| CN103165466A (zh) | 包括多晶硅电阻器和金属栅极电阻器的半导体器件及其制造方法 | |
| CN103165535A (zh) | 互补型金属氧化物半导体管金属栅电极的制作方法 | |
| CN103094211B (zh) | 制造半导体器件的方法 | |
| CN112289747A (zh) | 高介电常数金属栅的制造方法 | |
| CN109671673B (zh) | 半导体结构及其形成方法 | |
| TWI511205B (zh) | 半導體積體電路的形成方法 | |
| CN112420822B (zh) | 金属栅半导体器件及其制造方法 | |
| CN104347507B (zh) | 半导体器件的形成方法 | |
| CN103794486A (zh) | 一种制作金属栅极的方法 | |
| CN103187255B (zh) | 高k金属栅电极的制作方法及其高k金属栅结构 | |
| CN103107090B (zh) | 制造半导体器件的方法 | |
| CN105321884A (zh) | 金属栅极器件形成方法 | |
| CN103545259A (zh) | Cmos管的pmos替代栅极的去除方法 | |
| CN103165426B (zh) | 半导体器件的制作方法 | |
| TWI609430B (zh) | 具有金屬閘極之半導體元件及其製作方法 | |
| CN103779198B (zh) | 半导体器件及其形成方法 | |
| CN112447516B (zh) | 半导体结构及其形成方法 | |
| CN111312812B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130619 |