一种IGBT芯片及其正面铜金属化结构的制作方法
技术领域
本发明涉及半导体器件领域,尤其涉及一种IGBT芯片及其正面金属化结构的制作方法。
背景技术
众所周知,目前绝大多数的IGBT芯片采用铝金属化电极,但与铝相比,铜具有更低的电阻率,更高的热导率及屈服强度等性能,这对模块的可靠性提升有很大的帮助。近年来,IGBT模块铜引线键合技术得到较快的发展,相应地,IGBT芯片正面铜金属化技术也得到了广泛的研究与应用。
现有的IGBT芯片正面铜金属化结构的制作方法流程如图1所示。由于IGBT芯片正面同时存在栅极和发射极,因此,需要对阻挡层、籽铜层以及铜金属化层进行刻蚀,使之成为彼此隔离的两部分,一部分位于栅极电极下方,另一部分位于发射极电极下方。由于对铜的刻蚀非常困难,在集成电路中常采用嵌入式工艺,又称大马士革工艺,然而大马士革工艺在IGBT的铜金属化工艺中没有优势,IGBT芯片的籽铜层的刻蚀通常采用湿法刻蚀来实现,并且是在镀铜步骤完成之后进行,因而对扩散阻挡层及籽铜层的刻蚀的同时不可避免地会对整个铜金属化层进行刻蚀。为了保证铜金属化层刻蚀之后的厚度等于目标厚度,在电镀的时候需要对铜金属化的厚度电镀的更厚一些,这样也就加长了镀铜工艺的工艺时间增加了工艺成本。
发明内容
为了降低铜刻蚀的难度以及降低镀铜的工艺成本,本发明提供了一种IGBT芯片及其正面铜金属化结构的制作方法。为了达到上述目的,本发明采用了以下技术方案:
一种IGBT芯片正面铜金属化结构的制作方法,IGBT芯片正面包括第一子表面、第二子表面和第三子表面,所述制作方法包括,
在所述第一子表面之上制作光刻胶图案;
在所述第二子表面、所述第三子表面及所述光刻胶图案之上淀积一阻挡层;
在所述阻挡层之上淀积一籽铜层;
在所述籽铜层之上淀积一铜金属化层;
剥离所述光刻胶图案,以去除所述光刻胶图案上方的阻挡层、籽铜层以及铜金属化层;
其中,所述第一子表面位于所述第二子表面和所述第三子表面之间。
进一步地,所述光刻胶图案的厚度大于所述铜金属化层的预定厚度。
进一步地,所述光刻胶图案的厚度比所述铜金属化层的预定厚度大50%以上。
进一步地,所述光刻胶图案的宽度为10~60μm。
进一步地,所述光刻胶的耐温温度高于淀积所述阻挡层和淀积所述籽铜层时的温度。
一种IGBT芯片正面铜金属化结构的制作方法,IGBT芯片正面包括第一子表面、第二子表面和第三子表面,包括,
在所述第一子表面之上制作第一光刻胶图案;
在所述第二子表面、所述第三子表面及所述第一光刻胶图案之上淀积一阻挡层;
在所述阻挡层之上淀积一籽铜层;
剥离所述第一光刻胶图案,以去除位于所述第一光刻胶图案之上的阻挡层和籽铜层;
在所述第一子表面之上制作第二光刻胶图案;
在所述籽铜层之上淀积一铜金属化层;
剥离所述第二光刻胶图案;
其中,所述第一子表面位于所述第二子表面和所述第三子表面之间。
进一步地,所述第一光刻胶图案的厚度大于所述阻挡层和所述籽铜层的预定总厚度。
进一步地,所述第一光刻胶图案的厚度比所述阻挡层和籽铜层的预定厚度大50%以上。
进一步地,所述第二光刻胶图案的厚度大于所述铜金属化层的预定厚度。
进一步地,所述第一光刻胶和/或所述第二光刻胶图案的宽度为10~60μm。
进一步地,所述第一光刻胶的耐温温度高于淀积所述阻挡层和淀积所述籽铜层时的温度。
一种IGBT芯片,包括衬底、位于衬底正面之上的铜金属化结构,所述铜金属化结构采用上述所述的任一制作方法制作。
进一步地,所述铜金属化结构包括栅极电极和发射极电极。
进一步地,还包括,位于所述栅极电极下方的衬底内的P+掺杂区。
进一步地,所述P+掺杂区的面积大于所述栅极电极的面积。
进一步地,所述P+掺杂区的区域边缘与所述栅极电极的同一侧的区域边缘在垂直于所述区域边缘方向上的距离为40~100μm。
进一步地,还包括位于所述发射极电极下方衬底内部的P-基区,所述P-基区的边缘与所述P+掺杂区的边缘间距为30~150μm。
进一步地,所述栅极电极和所述发射极电极的间距为10~60μm。
本发明提供的IGBT芯片正面铜金属化结构的制作方法,改变了现有制作方法的执行顺序,首先在芯片正面的第一子表面上形成光刻胶图案,然后在芯片正面上淀积阻挡层和籽铜层以及铜金属化层,接着剥离光刻胶图案。在剥离光刻胶的时候,将芯片放在去胶溶液中,由于光刻胶会被去胶溶液溶解,这样淀积在光刻胶图案之上的阻挡层、籽铜层以及铜金属化层会悬浮在芯片的第一子表面之上,随着光刻胶图案的剥离原本位于光刻胶图案之上的金属层也被去除,实现了芯片第二子表面与第三子表面及其上方结构的隔离。该IGBT芯片正面铜金属化结构的制作方法免去了现有技术中对金属层的光刻和刻蚀操作,避免了现有技术中铜难刻蚀的缺陷。
同时,在形成铜金属化结构以后,由于无需对铜金属结构进行刻蚀,所以在形成铜金属化层时,直接将铜金属化层的厚度制作的与预定厚度相同即可,无需制作的厚度大于预定厚度,因而,相较于现有技术,缩短了镀铜工艺的工艺时间,降低了工艺成本,提升了生产效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术中铜金属化结构制作方法流程图;
图2是本发明铜金属化结构制作方法实施例一的流程图;
图3是IGBT芯片平面结构示意图;
图4(1a)至图4(5)是本发明制作方法实施例一的各步骤对应的结构剖面简图;
图5是本发明铜金属化结构制作方法实施例二的流程图;
图6(1)至图6(5)是本发明制作方法实施例二的各步骤对应的结构剖面简图;
图7是本发明实施例三的结构剖面示意图。
为了便于阅读,下面对图7中的附图标记作一简要说明:
10:发射极电极;11:栅极电极;30:籽铜层;40:阻挡层;50:钝化层;60:多晶硅栅;70:栅氧化层;80:衬底;81:P+掺杂区;82:P-基区;83:P+欧姆接触区;84:N+源极区;100:铜金属化层;D1:P+掺杂区边缘与栅极电极边缘的间距;D2:栅极电极与发射极电极的间隔距离;D3:***元胞边缘与P+掺杂区边缘的间距。
具体实施方式
为了便于本领域技术人员的理解,下面结合附图具体说明IGBT芯片及其正面铜金属化结构的制作方法。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示芯片结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
需要说明的是,本发明提供的IGBT芯片正面铜金属化结构的制作方法是在完成对芯片正面及背面的所有注入掺杂及多晶硅栅等工艺之后进行的操作。
实施例一
结合图2至图4(5)对本发明实施例一的制作方法进行详细说明。该制作方法包括以下步骤:
S201、在芯片的第一子表面制作光刻胶图案:
首先,结合图3来说明本实施例中IGBT芯片正面的结构,图3是本发明实施例中IGBT芯片正面结构平面图。如图3所示,本实施例中的芯片正面包括第一子表面A1、第二子表面A2和第三子表面A3,并且第一子表面A1位于第二子表面A2和第三子表面A3之间。
首先采用本领域熟知的技术手段在衬底80的正面上涂覆一层光刻胶,然后对该光刻胶进行掩膜曝光,最后在芯片的第一子表面A1上形成所需要的光刻胶图案300,对应的结构剖面简图如图4(1a)或图4(1b)所示。实际上,光刻胶图案300覆盖在芯片的第一子表面A1之上。
需要说明的是,为了顺利地将后续淀积在光刻胶图案300上方的金属层去除掉,该光刻胶图案300的厚度优选大于铜金属化层的预定厚度。进一步优选,光刻胶的厚度比铜金属化层的预定厚度厚50%以上。更进一步优选,该光刻胶图案的厚度可以为8~90μm。所述铜金属化层的预定厚度是指制作IGBT芯片结构时,铜金属化层的目标厚度。此外,光刻胶图案的宽度优选为10~60μm,该宽度既能满足尽量缩小栅极电极和发射极电极之间间隔的要求,又能满足镀铜工艺的最小间隔要求。
另外,由于后续还要在光刻胶图案300及芯片正面上方进行阻挡层与籽铜层的淀积,所以该光刻胶的耐温温度优选高于后续淀积阻挡层和籽铜层的温度。通常情况下,一般采用磁控溅射的方法进行阻挡层和籽铜层的淀积,其温度一般在200°C左右,所以,光刻胶的耐温温度最好高于200~250°C。
另外,本发明实施例对光刻胶图案300的形状不做限定,其剖面图可以为矩形,如图4(1a)所示,也可以为倒梯形,如图4(1b)所示,也可以为其它多边形或图形。当光刻胶图案300的剖面图为倒梯形时,后续的去胶液更容易进入光刻胶图案周围,从而更容易地将光刻胶图案300溶解。
S202、在芯片的第二子表面、第三子表面及光刻胶图案之上淀积一阻挡层:
为了防止后续淀积的金属铜向芯片内部扩散,避免铜的扩散影响器件的性能,同时为了增强后续铜层的粘附性,需要在芯片的正面淀积一层扩散阻挡层40。本实施例中采用磁控溅射的方法在芯片的第二子表面A2、第三子表面A3以及光刻胶图案300之上即整个芯片正面的上方淀积一层扩散阻挡层40。该阻挡层40的材料可以为Ti或Ta,厚度为0.05~0.08μm。该步骤执行结束后对应的结构剖面简图如图4(2)所示。
S203、在所述阻挡层之上淀积一籽铜层:
为了作为电镀铜金属化层的导电层,在阻挡层之上需要淀积一层籽铜层30。该籽铜层30一般采用溅射的方法淀积,厚度大约为0.08~0.15μm。对应的结构剖面简图如图4(3)所示。
S204、在所述籽铜层之上淀积一铜金属化层:
一般情况下,采用电镀的方法在籽铜层30之上淀积一铜金属化层100。厚度一般为5~60μm。结构简图如图4(4)所示。
S205、剥离所述光刻胶图案:
采用本领域熟知的技术手段去除光刻胶图案300。在去胶液中,光刻胶会发生溶化,从而被去除;没有了光刻胶图案300,位于光刻胶图案300上方的阻挡层40、籽铜层30以及铜金属化层100则漂浮悬空,和光刻胶图案300一起被去除。对应的结构剖面简图如图4(5)所示。
由于在阻挡层40淀积之前已经在芯片的第一子表面A1上形成了光刻胶图案300,在对芯片的正面的整个表面进行金属层(包括阻挡层40、籽铜层30和铜金属化层100)淀积时,由于光刻胶300具有一定的厚度,光刻胶图案300上方处的金属层就与芯片第二子表面A2和第三子表面A3(即没有光刻胶图案处)之上的金属层(包括阻挡层40、籽铜层30和铜金属化层100)形成一个高度差,即光刻胶图案300上方处的金属层(包括阻挡层40、籽铜层30和铜金属化层100)与芯片第二子表面A2和第三子表面A3处(即没有光刻胶图案处)的金属层(包括阻挡层40、籽铜层30和铜金属化层100)呈阶梯状,不会连接在一起。铜金属化层100淀积完成后将芯片放入去胶液中,光刻胶被溶解,光刻胶图案300上方的金属层由于失去了光刻胶图案300的支撑,也“漂浮”起来,从而被去掉了。这样,第二子表面A2及其上的金属层与第三子表面A3及其上的金属层就被第一子表面A1隔开。这样第二子表面A2区域可以作为栅极电极,第三子表面A3区域可以作为发射极电极,或者第二子表面A2区域作为发射极电极,第三子表面A3区域作为栅极电极。
本发明实施例一提供的IGBT芯片正面铜金属化结构的制作方法,改变了现有制作方法的执行顺序,首先在芯片正面的第一子表面A1上形成光刻胶图案300,然后在芯片正面上淀积阻挡层40和籽铜层30以及铜金属化层100,接着剥离光刻胶图案300。在剥离光刻胶图案300的时候,由于光刻胶会被去胶溶液溶解,这样淀积在光刻胶图案300之上的阻挡层40、籽铜层30以及铜金属化层100会悬浮在芯片的第一子表面A1之上,这样,随着光刻胶图案300的剥离,原本位于光刻胶图案300之上的金属层也被去除,免去了现有技术中对铜金属化层100的光刻和刻蚀操作,避免了现有技术中铜难刻蚀的缺陷。同时,由于在形成铜金属化层以后,无需对金属化层(包括阻挡层40、籽铜层30和铜金属化层100)进行刻蚀,所以在形成铜金属化层100时,直接将铜金属化层100的厚度制作的与预定厚度相同即可,无需制作的厚度大于预定厚度,因而相较于现有技术,缩短了镀铜工艺的工艺时间,降低了工艺成本,提升了生产效率。
至此,实施例一的IGBT芯片正面铜金属化结构制作完成。
实施例一实现了一次将位于芯片第一子表面A1之上的阻挡层40、籽铜层30以及铜金属化层100的去除,通过一次光刻工艺实现了芯片正面的金属层(包括阻挡层、籽铜层和铜金属化层)的隔离。另外,还可以分多步光刻工艺将位于芯片第一子表面之上的阻挡层40、籽铜层30以及铜金属层100去除,实现芯片正面的金属层(包括阻挡层、籽铜层和铜金属化层)的隔离。具体参见实施例二。
实施例二
结合图5至图6(5)来说明实施例二的技术方案。
图5是实施例二的制作方法流程图。该IGBT芯片正面铜金属化结构的制作方法,包括以下步骤:
S501、在芯片的第一子表面之上制作第一光刻胶图案:
S502、在芯片的第二子表面、第三子表面和第一光刻胶图案之上淀积一阻挡层:
S503、在所述阻挡层之上淀积一籽铜层:
上述步骤S501~S503的操作与实施例一的步骤S201~S203的操作相同,为了简要起见,在此不再详细描述。
需要说明的是,步骤S501形成的第一光刻胶图案300’的厚度可以较实施例一的光刻胶图案300的厚度薄,该第一光刻胶图案300’的厚度可以为0.3~0.5μm,这是因为阻挡层40与籽铜层30的预定总厚度较小。但是为了后续将第一光刻胶图案300’顺利地剥离,第一光刻胶图案300’的厚度要大于阻挡层40和籽铜层30的预定总厚度,且进一步优选,该第一光刻胶图案300’的厚度比该阻挡层40和籽铜层30的预定总厚度大于50%以上。由于第一光刻胶图案300’的厚度可以比实施例一中的光刻胶图案300的厚度小,所以,步骤S501形成的第一光刻胶图案300’的宽度还可以较实施例一的光刻胶图案300的宽度小,也能保证后续S504的顺利剥离,该第一光刻胶图案300’的宽度可以为10~60μm。由于后续仍要进行阻挡层40和籽铜层30的淀积,所述该第一光刻胶300’的耐温温度要高于阻挡层40和籽铜层30淀积时的温度,一般要高于200~250°C。
执行完步骤S501~S503之后,对应的结构简图如图6(1)所示。
S504、剥离第一光刻胶图案:
采用与步骤S205相同的技术手段剥离第一光刻胶图案300’。同时,位于第一光刻胶图案300’之上的阻挡层40和籽铜层30也会被去除。这样,芯片的第一子表面A1就被暴露在外面,对应的结构简图如图6(2)所示。
S505、在芯片的第一子表面之上制作第二光刻胶图案:
采用本领域熟知的技术手段重新在芯片的正面上方涂覆一层光刻胶。然后对该光刻胶进行掩膜曝光,在芯片的第一子表面A1之上形成所需要的第二光刻胶图案300”。该第二光刻胶图案300”的厚度优选大于铜金属化层100的预定厚度,进一步优选,该第二光刻胶图案300”的厚度比铜金属化层100的预定厚度略厚即可,这是因为在第二光刻胶图案300”上方没有任何金属层,这是因为在电镀时第二光刻胶图案300”上方不会淀积金属,所以第二光刻胶图案300”的厚度比铜金属化层100的厚度略大即可实现第二子表面A2与第三子表面A3上的金属始终是隔离的目的。更进一步优选,该第二光刻胶图案300”的厚度可以为8~65μm。另外,第二光刻胶图案300”的宽度优选为10~60μm。对应的结构简图如图6(3)所示。
需要说明的是,由于后续没有阻挡层和籽铜层的淀积操作,所以对该步骤涂覆的光刻胶的耐温温度要求不高,由于后续的铜金属化层一般采用电镀的方法形成,所以该光刻胶的耐温温度在几十摄氏度左右即可满足使用要求。
S506、在籽铜层之上淀积一铜金属化层:
采用电镀的方法在籽铜层30之上淀积一层铜金属化层100,该铜金属化层100的厚度可以为5~60μm。对应的结构简图如图6(4)所示。
S507、剥离第二光刻胶图案:
采用与实施例一的步骤S205相同的技术手段去除第二光刻胶图案300”。最后,仅在芯片的第二子表面和第三子表面之上留有金属层。其对应的结构简图如图6(5)所示。
实施例二分两步光刻工艺将位于芯片第一子表面之上的金属层(包括阻挡层40、籽铜层30和铜金属化层100)去除。该实施例首先利用第一光刻胶图案300’去除了位于芯片第一子表面之上的阻挡层40和籽铜层30,然后利用第二光刻胶300”实现了铜金属化层100的隔离。相较于实施例一,实施例二增加了一次制作光刻胶图案的工艺;但实施例二中对第二光刻胶图案300”没有耐高温(高于淀积阻挡层和籽铜层时的工艺温度)的要求,而且该第二光刻胶图案300”的厚度只要稍微大于铜金属化层100的目标厚度即可。
此外,实施例二分两步制作光刻胶图案,即第一光刻胶图案300’和第二光刻胶图案300”,相较于实施例一,减少了单次光刻胶图案的厚度。
至此,实施例二的IGBT芯片正面铜金属化结构制作完成。
上述实施例一和实施例二都免除了对扩散阻挡层40、籽铜层30及铜金属化层100的刻蚀,解决了金属铜刻蚀困难的问题,降低了工艺难度,此外,由于免除了铜金属化层100的刻蚀,在铜金属化层100的淀积工艺中,无需将制作厚度大于预定厚度,缩短了镀铜工艺的工艺时间,降低了工艺成本,提升了生产效率。
实施例三
本发明实施例还提供了一种IGBT芯片结构。结合图3和图7来说明IGBT芯片结构。
图3为IGBT芯片的平面结构图。图7是沿着图3中的A-A剖面线得到的IGBT芯片结构的剖面图。该IGBT芯片正面为铜金属化结构,包括栅极电极11与发射极电极10两部分,其中,发射极电极10位于芯片的第二子表面A2之上,栅极电极11位于芯片的第三子表面A3之上。第一子表面A1区域将栅极电极11和发射极电极10隔开。
一般情况下,栅极电极11占正面金属化面总面积的1.5%~5%;栅极电极11的形状可以为圆形或长方形或正方形或其它正多边形;栅极电极11的位置可以位于芯片正面金属化面的任何位置,优先选择在芯片正面的正中央、边角或边上中间处。
在芯片正面的铜金属化区域,除了栅极电极11外,其余部分为发射极电极10;发射极电极10与栅极电极11之间无铜金属层而间隔开来,间距为10um~60um,该间距既能满足尽量缩小间隔的要求,又能满足镀铜工艺的最小间隔要求。
图7为IGBT芯片的剖面结构图。该IGBT芯片包括衬底80、以及位于衬底正面之上的铜金属化层100,该铜金属化层100包括栅极电极11和发射极电极10。栅极电极11和发射极电极10之间彼此相隔,间距为D2,一般为10~60μm。栅极电极11和发射极电极10的下方从上向下依次包括籽铜层30、阻挡层40、钝化层50、栅氧化层70、多晶硅层60。
在栅极电极11下方的衬底内部还包括P+掺杂区81,该P+掺杂区81为一整块区域,该区域的面积大于栅极电极11的面积。该P+掺杂区81的区域边缘与栅极电极11的同一侧的区域边缘在垂直于该区域边缘方向上的距离为D1,一般为40~100μm。
在栅极电极11下方的半导体衬底80内设置P+掺杂区81可以保护芯片在反向耐压时的栅极,即防止在反向耐压时栅极下方的半导体材料被耗尽,而使电场穿透至多晶硅层,提高芯片了的耐压稳定性。
发射极电极10下方的衬底80内包括了数万个并联排列的元胞。每个元胞均包括均包括P-基区82、P+欧姆接触区83和N+源极区84。最***元胞的P-基区82边缘与P+掺杂区81边缘的间距为D3,一般为30um~150um。在每个元胞中央位置设置开口,开口穿透钝化层50、栅氧化层70及多晶硅层60,到达P+欧姆接触区83,将电流通路通过发射极电极10下方的阻挡层40、籽铜层30、铜金属化层100引出至发射极电极10。在P+掺杂区81上方的任何位置设置开口,开口穿透钝化层50及栅氧化层70,到达多晶硅层60的顶部,将多晶硅通过栅极电极11下方的阻挡层40,籽铜层30,铜金属化层100引出至栅极电极11,通过栅极电极11控制所有元胞的开关动作。
以上对本发明所提供的IGBT芯片及其正面铜金属化结构的制作方法进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。