CN103152057A - 一种基于双归一化修正因子的ldpc译码器及译码方法 - Google Patents
一种基于双归一化修正因子的ldpc译码器及译码方法 Download PDFInfo
- Publication number
- CN103152057A CN103152057A CN2013100416281A CN201310041628A CN103152057A CN 103152057 A CN103152057 A CN 103152057A CN 2013100416281 A CN2013100416281 A CN 2013100416281A CN 201310041628 A CN201310041628 A CN 201310041628A CN 103152057 A CN103152057 A CN 103152057A
- Authority
- CN
- China
- Prior art keywords
- information data
- extrinsic information
- variable
- variable node
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
本发明提供一种基于双归一化修正因子的LDPC译码器及译码方法。所述译码器电路包括信道数据存储模块、变量节点外信息数据存储模块、基于双归一化修正因子λ 1和λ 2的校验运算模块、校验节点外信息数据存储模块、变量运算模块和输出模块,所述译码器采用一种双归一化修正因子λ 1和λ 2的译码方法,其中第一个修正因子λ 1对所述校验运算单元中计算得出的最小值进行归一化修正,其中第二个修正因子λ 2对所述校验运算单元中计算得出的次小值进行归一化修正,所述双归一化修正因子λ 1和λ 2由最小-和算法及置信传播算法中校验节点运算结果的均值计算得出。本发明的译码器在保证电路复杂度不变的前提下,提高了译码器的误码率性能。
Description
技术领域
本发明涉及一种译码器及一种译码方法,尤其涉及一种基于双归一化修正因子的LDPC译码器结构及一种译码方法。
背景技术
随着人们对通信的更新、更高的要求,无线与移动通信应用的持续快速发展,研究和应用新技术以提高无线通信的频谱利用率,最大限度地利用各种资源,为未来需求提供大容量通信能力,是全球无线通信技术领域的研究热点。
LDPC(Low Density Parity Check Code,低密度奇偶校验码,简称“LDPC”)最早由R.Gallager在1962年提出。但此后长期被人们忽视,直到1996年被Mkay、Neal等人重新“发现”。LDPC码是一种基于稀疏奇偶校验矩阵的分组码,在采用置信传播算法进行译码时能提供约8dB或者更高的编码增益,可以用来大大降低无线设备的发送功率并减少天线尺寸。由于LDPC码具有接近香农极限的优异性能,以及具有译码复杂度低、译码吞吐率高的优点,十分便于硬件实现,这使其逐渐成为研究和应用领域的热点。双归一化修正的译码器结构,其硬件实现复杂度低、译码的误码率性能接近置信传播算法,具有重大的实用意义。但是现有的译码器电路复杂,误码率较高。
发明内容
为了克服上述现有技术的不足,本发明提供一种基于双归一化修正因子的LDPC译码器,包括
信道数据存储模块,用于接收信道数据,并将信道数据输入至变量节点外信息数据存储模块及变量运算模块;
变量节点外信息数据存储模块,用于接收信道数据及变量运算模块输出的变量节点外信息数据和变量节点比特信息数据;
校验运算模块,用于接收变量节点外信息数据和变量节点信息比特数据,并将校验节点外信息数据输出至校验节点外信息数据存储模块,所述校验运算模块将变量节点信息比特数据进行奇偶校验,并将奇偶校验结果输出至输出模块;
校验节点外信息数据存储模块,用于接收所述校验运算模块输出的数据并对所述校验运算模块输出的数据进行缓存,所述校验节点外信息数据存储模块将数据输出至所述变量运算模块;
所述变量运算模块,用于接收所述校验节点外信息数据存储模块输出数据和所述信道数据存储模块所输出的数据,并产生变量节点外信息数据和变量节点比特信息数据,并将变量节点外信息数据和变量节点比特信息数据输出至所述变量节点外信息数据存储模块;
所述输出模块,用于根据所述校验运算单元输出的奇偶校验结果以及迭代次数控制输出变量节点的比特信息数据至电路外部。
本发明的进一步改进为,所述校验运算模块包括多个校验运算单元和两倍于校验运算单元的修正运算单元,所述校验运算单元产生最小值与次小值两个输出,每个校验运算单元与2个所述修正运算单元连接,所述修正运算单元分别完成对所述最小值与所述次小值的修正运算。
本发明的进一步改进为,其中连接于校验运算单元的第一个修正单元利用归一化修正因子λ1对所述校验运算单元中计算得出的最小值进行归一化修正,其中第二个修正单元利用归一化修正因子λ2对所述校验运算单元中计算得出的次小值进行归一化修正,所述最小值与次小值分别经两个修正运算单元修正后产生校验节点外信息数据,所述修正运算单元执行乘法修正或减法修正,或执行基于乘法、减法的修正。
本发明的进一步改进为,所述信道数据存储模块在第一次迭代运算中将信道数据输入至所述变量节点外信息数据存储模块及所述变量运算模块,在其他迭代运算中将信道数据输入所述变量运算模块。
本发明的进一步改进为,所述变量节点外信息数据存储模块,在第一次迭代运算中接收信道数据存储模块输出的信道数据及所述变量运算模块输出的变量节点外信息数据和变量节点比特信息数据,在其他迭代运算中接收所述变量运算模块输出的变量节点外信息数据和变量节点比特信息数据。
本发明的进一步改进为,所述λ1、λ2满足以下公式:
E|z1|、E|z2|、E|z3|和E|z4|为|z1|、|z2|、|z3|和|z4|的均值
最小-和算法中,校验节点的更新运算表示为:
在置信传播算法中,校验节点的更新运算表示为:
定义整数j满足0≤j≤M-1,整数i满足0≤i≤N-1;
c=[c0,c1,…,cN-1]:信源发出的二进制比特序列;
rji(b):当ci=b时,第j个校验方程被满足的概率,其中b∈{0,1};
L(rji):校验节点外信息数据,L(rji)=ln[rji(0)/rji(1)];
qij(b):当第j个校验方程被满足时,ci=b的概率;
L(qij):变量节点外信息数据,L(qij)=ln[qij(0)/qij(1)];
aij:L(qij)的符号;
Vj:与第j个校验节点连接的变量节点的集合;
Vj\i:与第j个校验节点连接的变量节点的集合,除去变量节点i;
indxj1:Vj中最小值的位置。
一种使用如上所述译码器的译码方法,包括缓存信道数据、迭代运算和数据输出三个步骤,其特征在于:所述迭代运算步骤中进一步包括校验运算和变量运算,所述校验运算包括按照校验矩阵计算相关变量节点外信息数据中的最小值与次小值,将所述最小值与次小值的结果分别采用两个归一化修正因子λ1和λ2进行修正后将结果进行缓存。
本发明的进一步改进为,所述校验运算模块包括多个校验运算单元和两倍于校验运算单元的修正运算单元,所述校验运算单元产生最小值与次小值两个输出,每个校验运算单元与2个所述修正运算单元连接,所述修正运算单元分别完成对所述最小值与所述次小值的修正运算,其中连接于校验运算单元的第一个修正单元利用归一化修正因子λ1对所述校验运算单元中计算得出的最小值进行归一化修正,其中第二个修正单元利用归一化修正因子λ2对所述校验运算单元中计算得出的次小值进行归一化修正。所述最小值与次小值分别经两个修正运算单元修正后产生校验节点外信息数据,
本发明的进一步改进为,所述信道数据存储模块在第一次迭代运算中将信道数据输入至所述变量节点外信息数据存储模块及所述变量运算模块,在其他迭代运算中将信道数据输入所述变量运算模块。
本发明的进一步改进为,所述变量节点外信息数据存储模块,在第一次迭代运算中接收信道数据存储模块输出的信道数据及所述变量运算模块输出的变量节点外信息数据和变量节点比特信息数据,在其他迭代运算中接收所述变量运算模块输出的变量节点外信息数据和变量节点比特信息数据。
相较于现有技术,本发明的一种基于双归一化修正因子的LDPC译码器结构及一种译码方法中的校验节点运算单元采用双归一化修正因子λ1和λ2对运算产生的最小值及次小值进行归一化修正。本发明的译码器在保证电路复杂度不变的前提下,提高了译码器的误码率性能。
附图说明
图1是本发明基于双归一化修正因子的LDPC译码器结构框图。
图2是本发明数据输入步骤示意图。
图3是本发明迭代运算步骤示意图。
图4是本发明校验运算步骤示意图。
图5是本发明变量运算步骤示意图。
图6是本发明数据输出步骤示意图。
具体实施方式
下面结合附图说明及具体实施方式对本发明进一步说明。
请参阅图1及图2,本发明提供了一种基于双归一化修正因子的LDPC译码器及一种译码方法。所述基于双归一化修正因子的LDPC译码器包括信道数据存储模块11、变量节点外信息数据存储模块13、校验运算模块15、校验节点外信息数据存储模块17、变量运算模块19和输出模块21。
所述信道数据存储模块11连接于变量节点外信息数据存储模块13及变量运算模块19,用于接收信道数据,并在第一次迭代运算中将信道数据输入至所述变量节点外信息数据存储模块13及所述变量运算模块19,在其他迭代运算中将信道数据输入至所述变量运算模块19。
所述变量节点外信息数据存储模块13在第一次迭代运算中接收信道数据存储模块11输出的信道数据及所述变量运算模块19输出的变量节点外信息数据和变量节点比特信息数据,在其他迭代运算中接收所述变量运算模块19输出的变量节点外信息数据和变量节点比特信息数据。所述变量节点外信息数据存储模块13将变量节点外信息数据和变量节点比特信息数据输出至所述校验运算模块15,所述变量节点外信息数据存储模块13将变量节点比特信息数据输出至所述输出模块21。
所述信道数据为接收到的二进制比特数据为0和为1的后验概率似然比;所述变量节点外信息数据为,该变量节点所对应的二进制比特所在的校验方程被满足的条件下,该二进制比特的值为0和为1的后验概率似然比;所述校验节点外信息数据为,所考察的二进制比特为0和为1时,校验方程被满足的概率的比值;每次迭代中,变量节点对所对应的二进制比特的取值进行硬判决,硬判决的结果称为变量节点比特信息数据。
所述校验运算模块15接收所述变量运算模块19输出的变量节点外信息数据和变量节点信息比特数据,所述校验运算模块15包括k个校验运算单元151和2k个修正运算单元153,所述校验运算单元151产生最小值与次小值两个输出,所述校验运算单元151与2个所述修正运算单元153连接,所述修正运算单元153分别完成对所述最小值与所述次小值的修正运算,其中第一个修正单元利用归一化修正因子λ1对所述校验运算单元151中计算得出的最小值进行归一化修正,其中第二个修正单元利用归一化修正因子λ2对所述校验运算单元151中计算得出的次小值进行归一化修正。所述最小值与次小值分别经两个修正运算单元153修正后产生校验节点外信息数据,所述校验运算模块15将校验节点外信息数据输出至校验节点外信息数据存储模块17。所述校验运算模块15将变量节点信息比特数据进行奇偶校验,将奇偶校验结果输出至输出模块21。
所述校验节点外信息数据存储模块17接收所述校验运算模块15输出数据并对所述校验运算模块15输出数据进行缓存,所述校验节点外信息数据存储模块17将数据输出至所述变量运算模块19。
所述变量运算模块19接收所述校验节点外信息数据存储模块17输出数据和所述信道数据存储模块11所输出的数据,所述变量运算模块19运算产生变量节点外信息数据,所述变量运算模块19对所对应的二进制比特的取值进行硬判决,产生所述变量节点比特信息数据,所述变量运算模块19将变量节点外信息数据输出至所述变量节点外信息数据存储模块13,所述输出模块21根据所述校验运算单元151输出的奇偶校验结果以及迭代次数控制输出变量节点的比特信息数据至电路外部。
本发明给出了一种双归一化修正因子λ1和λ2的生成方法,包括以下步骤:首先将译码运算中校验节点的运算分为两部分,其中第一部分为输入数据为最小值时对应的校验节点运算,第二部分为其它情况时校验节点的运算,在最小-和算法与置信传播算法中对所述两部分运算结果分别利用蒙特卡罗仿真得出均值,利用置信传播算法中第一部分运算结果的均值与最小-和算法中第一部分运算结果的均值的比值计算得出归一化修正因子λ1的数值,利用置信传播算法中第二部分运算结果的均值与最小-和算法中第二部分运算结果的均值的比值计算得出归一化修正因子λ2的数值。
假设LDPC码的奇偶校验矩阵为M×N矩阵,定义整数j满足0≤j≤M-1,整数i满足0≤i≤N-1;
c=[c0,c1,…,cN-1]:信源发出的二进制比特序列;
rji(b):当ci=b时,第j个校验方程被满足的概率,其中b∈{0,1};
L(rji):校验节点外信息数据,L(rji)=ln[rji(0)/rji(1)];
qij(b):当第j个校验方程被满足时,ci=b的概率;
L(qij):变量节点外信息数据,L(qij)=ln[qij(0)/qij(1)];
aij:L(qij)的符号;
Vj:与第j个校验节点连接的变量节点的集合;
Vj\i:与第j个校验节点连接的变量节点的集合,除去变量节点i;
indxj1:Vj中最小值的位置;
最小-和算法中,校验节点的更新运算表示为:
在置信传播算法中,校验节点的更新运算表示为:
利用蒙特卡罗仿真得出数据|z1|、|z2|、|z3|和|z4|的均值E|z1|、E|z2|、E|z3|和E|z4|,通过算式:
计算得出修正因子λ1和λ2的数值。
本发明给出了一种基于双归一化修正因子的译码方法,所述双归一化修正的LDPC译码方法包括缓存信道数据、迭代运算和数据输出三个步骤,所述信道数据缓存步骤完成对信道数据的缓存功能,如图2所示,信道数据的缓存步骤主要由信道数据存储模块11完成。
所述迭代运算包括校验运算与变量运算,如图3所示,迭代运算步骤主要由信道数据存储模块11、输出模块21、校验运算模块15、变量运算模块19、校验节点外信息数据存储模块17和变量节点外信息数据存储模块13完成,所述迭代运算步骤主要由所述校验运算和变量运算两部分。
如图4所示,校验运算主要由校验运算模块15、变量节点外信息数据存储模块13和校验节点外信息数据存储模块17完成。所述校验运算包括按照校验矩阵计算相关变量节点外信息数据中的最小值与次小值,将所述最小值与次小值的结果分别采用两个归一化修正因子λ1和λ2进行修正后将得出的校验节点外信息数据在所述校验节点外信息数据存储模块17中进行缓存。
如图5所示,变量运算主要由变量运算模块19、校验节点外信息数据存储模块17和变量节点外信息数据存储模块13完成。所述变量运算包括按照检验矩阵将相关校验节点外信息数据加和后得出变量节点外信息数据,同时对所对应的二进制比特的取值进行硬判决,得出变量节点比特信息数据,之后将所述量节点外信息数据与所述变量节点比特信息数据在所述变量节点外信息数据存储模块13中缓存。
所述数据输出步骤将译码结果输出,如图6所示,数据输出主要由输出模块21和变量节点外信息数据完成。
本发明一种基于双归一化修正因子λ1和λ2的LDPC译码器及译码方法中校验节点运算单元采用双归一化修正因子λ1和λ2对运算产生的最小值及次小值进行归一化修正。本发明的译码器在保证电路复杂度不变的前提下,提高了译码器的误码率性能。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于双归一化修正因子的LDPC译码器,其特征在于:包括
信道数据存储模块,用于接收信道数据,并将信道数据输入至变量节点外信息数据存储模块及变量运算模块;
变量节点外信息数据存储模块,用于接收信道数据及变量运算模块输出的变量节点外信息数据和变量节点比特信息数据;
校验运算模块,用于接收变量节点外信息数据和变量节点信息比特数据,并将校验节点外信息数据输出至校验节点外信息数据存储模块,所述校验运算模块将变量节点信息比特数据进行奇偶校验,并将奇偶校验结果输出至输出模块;
校验节点外信息数据存储模块,用于接收所述校验运算模块输出的数据并对所述校验运算模块输出的数据进行缓存,所述校验节点外信息数据存储模块将数据输出至所述变量运算模块;
所述变量运算模块,用于接收所述校验节点外信息数据存储模块输出数据和所述信道数据存储模块所输出的数据,并产生变量节点外信息数据和变量节点比特信息数据,并将变量节点外信息数据和变量节点比特信息数据输出至所述变量节点外信息数据存储模块;
所述输出模块,用于根据所述校验运算单元输出的奇偶校验结果以及迭代次数控制输出变量节点的比特信息数据至电路外部。
2.根据权利要求1所述基于双归一化修正因子的LDPC译码器,其特征在于:所述校验运算模块包括多个校验运算单元和两倍于校验运算单元的修正运算单元,所述校验运算单元产生最小值与次小值两个输出,每个校验运算单元与2个所述修正运算单元连接,所述修正运算单元分别完成对所述最小值与所述次小值的修正运算。
3.根据权利要求2所述基于双归一化修正因子的LDPC译码器,其特征在于:其中连接于校验运算单元的第一个修正单元利用归一化修正因子λ1对所述校验运算单元中计算得出的最小值进行归一化修正,其中第二个修正单元利用归一化修正因子λ2对所述校验运算单元中计算得出的次小值进行归一化修正,所述最小值与次小值分别经两个修正运算单元修正后产生校验节点外信息数据,所述修正运算单元执行乘法修正或减法修正,或执行基于乘法、减法的修正。
4.根据权利要求1所述基于双归一化修正因子的LDPC译码器,其特征在于:所述信道数据存储模块在第一次迭代运算中将信道数据输入至所述变量节点外信息数据存储模块及所述变量运算模块,在其他迭代运算中将信道数据输入所述变量运算模块。
5.根据权利要求1所述基于双归一化修正因子的LDPC译码器,其特征在于:所述变量节点外信息数据存储模块,在第一次迭代运算中接收信道数据存储模块输出的信道数据及所述变量运算模块输出的变量节点外信息数据和变量节点比特信息数据,在其他迭代运算中接收所述变量运算模块输出的变量节点外信息数据和变量节点比特信息数据。
6.根据权利要求1所述基于双归一化修正因子的LDPC译码器,其特征在于:所述λ1、λ2满足以下公式:
E|z1|、E|z2|、E|z3|和E|z4|为|z1|、|z2|、|z3|和|z4|的均值
最小-和算法中,校验节点的更新运算表示为:
在置信传播算法中,校验节点的更新运算表示为:
定义整数j满足0≤j≤M-1,整数i满足0≤i≤N-1;
c=[c0,c1,…,cN-1]:信源发出的二进制比特序列;
rji(b):当ci=b时,第j个校验方程被满足的概率,其中b∈{0,1};
L(rji):校验节点外信息数据,L(rji)=ln[rji(0)/rji(1)];
qij(b):当第j个校验方程被满足时,ci=b的概率;
L(qij):变量节点外信息数据,L(qij)=ln[qij(0)/qij(1)];
aij:L(qij)的符号;
Vj:与第j个校验节点连接的变量节点的集合;
Vj\i:与第j个校验节点连接的变量节点的集合,除去变量节点i;
indxj1:Vj中最小值的位置。
7.一种使用如权利要求1所述译码器的译码方法,包括缓存信道数据、迭代运算和数据输出三个步骤,其特征在于:所述迭代运算步骤中进一步包括校验运算和变量运算,所述校验运算包括按照校验矩阵计算相关变量节点外信息数据中的最小值与次小值,将所述最小值与次小值的结果分别采用两个归一化修正因子λ1和λ2进行修正后将结果进行缓存。
8.根据权利要求7所述译码方法,其特征在于:所述校验运算模块包括多个校验运算单元和两倍于校验运算单元的修正运算单元,所述校验运算单元产生最小值与次小值两个输出,每个校验运算单元与2个所述修正运算单元连接,所述修正运算单元分别完成对所述最小值与所述次小值的修正运算,其中连接于校验运算单元的第一个修正单元利用归一化修正因子λ1对所述校验运算单元中计算得出的最小值进行归一化修正,其中第二个修正单元利用归一化修正因子λ2对所述校验运算单元中计算得出的次小值进行归一化修正。所述最小值与次小值分别经两个修正运算单元修正后产生校验节点外信息数据。
9.根据权利要求1所述译码方法,其特征在于:所述信道数据存储模块在第一次迭代运算中将信道数据输入至所述变量节点外信息数据存储模块及所述变量运算模块,在其他迭代运算中将信道数据输入所述变量运算模块。
10.根据权利要求1所述译码方法,其特征在于:所述变量节点外信息数据 存储模块,在第一次迭代运算中接收信道数据存储模块输出的信道数据及所述变量运算模块输出的变量节点外信息数据和变量节点比特信息数据,在其他迭代运算中接收所述变量运算模块输出的变量节点外信息数据和变量节点比特信息数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310041628.1A CN103152057B (zh) | 2013-02-01 | 2013-02-01 | 一种基于双归一化修正因子的ldpc译码器及译码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310041628.1A CN103152057B (zh) | 2013-02-01 | 2013-02-01 | 一种基于双归一化修正因子的ldpc译码器及译码方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103152057A true CN103152057A (zh) | 2013-06-12 |
CN103152057B CN103152057B (zh) | 2017-08-11 |
Family
ID=48549953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310041628.1A Expired - Fee Related CN103152057B (zh) | 2013-02-01 | 2013-02-01 | 一种基于双归一化修正因子的ldpc译码器及译码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103152057B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108023679A (zh) * | 2017-12-07 | 2018-05-11 | 中国电子科技集团公司第五十四研究所 | 基于并行级联***极化码的迭代译码缩放因子优化方法 |
CN108055046A (zh) * | 2018-01-31 | 2018-05-18 | 南京信息工程大学 | 一种基于双修正因子的ldpc译码器 |
CN108055045A (zh) * | 2018-01-19 | 2018-05-18 | 中国计量大学 | 一种新型ldpc码译码器的结构 |
CN112260698A (zh) * | 2019-07-22 | 2021-01-22 | 上海高清数字科技产业有限公司 | Ldpc译码器中动态校正因子配置方法 |
CN112350736A (zh) * | 2019-07-22 | 2021-02-09 | 上海高清数字科技产业有限公司 | Ldpc译码器中动态校正因子配置方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101599302A (zh) * | 2009-07-23 | 2009-12-09 | 西安空间无线电技术研究所 | 一种基于fpga的ldpc译码器的译码码字的高效存储方法 |
CN102122962A (zh) * | 2011-04-01 | 2011-07-13 | 山东大学 | 基于预测-修正原对偶内点法的ldpc码的lp译码器 |
CN102412843A (zh) * | 2011-07-28 | 2012-04-11 | 清华大学 | 自适应的归一化最小和ldpc译码方法及译码器 |
-
2013
- 2013-02-01 CN CN201310041628.1A patent/CN103152057B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101599302A (zh) * | 2009-07-23 | 2009-12-09 | 西安空间无线电技术研究所 | 一种基于fpga的ldpc译码器的译码码字的高效存储方法 |
CN102122962A (zh) * | 2011-04-01 | 2011-07-13 | 山东大学 | 基于预测-修正原对偶内点法的ldpc码的lp译码器 |
CN102412843A (zh) * | 2011-07-28 | 2012-04-11 | 清华大学 | 自适应的归一化最小和ldpc译码方法及译码器 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108023679A (zh) * | 2017-12-07 | 2018-05-11 | 中国电子科技集团公司第五十四研究所 | 基于并行级联***极化码的迭代译码缩放因子优化方法 |
CN108023679B (zh) * | 2017-12-07 | 2020-06-16 | 中国电子科技集团公司第五十四研究所 | 基于并行级联***极化码的迭代译码缩放因子优化方法 |
CN108055045A (zh) * | 2018-01-19 | 2018-05-18 | 中国计量大学 | 一种新型ldpc码译码器的结构 |
CN108055046A (zh) * | 2018-01-31 | 2018-05-18 | 南京信息工程大学 | 一种基于双修正因子的ldpc译码器 |
CN108055046B (zh) * | 2018-01-31 | 2021-05-18 | 南京信息工程大学 | 一种基于双修正因子的ldpc译码器 |
CN112260698A (zh) * | 2019-07-22 | 2021-01-22 | 上海高清数字科技产业有限公司 | Ldpc译码器中动态校正因子配置方法 |
CN112350736A (zh) * | 2019-07-22 | 2021-02-09 | 上海高清数字科技产业有限公司 | Ldpc译码器中动态校正因子配置方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103152057B (zh) | 2017-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104124979A (zh) | 极性码的译码方法和译码装置 | |
CN103152057A (zh) | 一种基于双归一化修正因子的ldpc译码器及译码方法 | |
CN107689801B (zh) | Ldpc码admm迭代译码的早停止方法 | |
CN103208995B (zh) | 一种低密度奇偶校验码译码的提前终止方法 | |
CN105553892A (zh) | 一种基于polar码的信道估计方法 | |
CN107204780B (zh) | polar-LDPC级联码的合并BP解码算法及装置 | |
CN105262494A (zh) | 一种具有迭代早停止机制的极化码bp译码方法 | |
CN105515590A (zh) | 一种基于随机二进制数据流的有效低复杂度串行抵消列表极化码译码算法及其译码构架 | |
CN105207682A (zh) | 基于动态校验矩阵的极化码置信传播译码方法 | |
CN105763203A (zh) | 一种基于硬可靠度信息的多元ldpc码译码方法 | |
WO2021063217A1 (zh) | 一种译码方法及装置 | |
CN100508442C (zh) | 一种编译码方法及编译码装置 | |
CN103929210A (zh) | 一种基于遗传算法与神经网络的硬判决译码方法 | |
CN104393877A (zh) | 基于加权的非规则ldpc码线性规划译码方法 | |
US10892783B2 (en) | Apparatus and method for decoding polar codes | |
Gross et al. | Deep learning techniques for decoding polar codes | |
CN104184480B (zh) | 一种降低复杂度的ldpc改进译码方法 | |
US8984377B2 (en) | Stopping methods for iterative signal processing | |
WO2020088256A1 (zh) | 译码方法及装置 | |
CN104242956A (zh) | 基于随机计算的高性能低复杂度ldpc译码器 | |
WO2021073338A1 (zh) | 译码方法和译码器 | |
Li et al. | Novel memory efficient LDPC decoders for beyond 5G | |
CN101854179B (zh) | 一种应用于ldpc译码的5比特量化方法 | |
US11515895B2 (en) | Block code encoding and decoding methods, and apparatus therefor | |
Qingle et al. | A low complexity model-driven deep learning ldpc decoding algorithm |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170811 Termination date: 20210201 |
|
CF01 | Termination of patent right due to non-payment of annual fee |