CN101854179B - 一种应用于ldpc译码的5比特量化方法 - Google Patents

Abstract

一种应用于LDPC译码的5比特量化方法，涉及通信信道的译码器。提供一种应用于LDPC译码的5比特量化方法。在MS-offset算法的基础上，设计LDPC译码器的译码过程中的信息量化表示方法，其中主要用到5比特非均匀量化值和6比特均匀量化值之间的对应转换方法，以及和转换方法对应的硬件设计，保证了以较少的量化比特位数，就可以达到和浮点译码几乎一致的量化译码性能。由于在变量点计算单元和校验点计算单元之间传递的是5比特非均匀量化值，因此布线复杂度和信息内存开销都会减少，并且在变量点计算单元，把5比特的非均匀量化值转换为6比特的均匀量化值后再进行计算，扩大了量化信息的表示范围，改善了译码性能。

Description

一种应用于LDPC译码的5比特量化方法

技术领域

本发明涉及通信信道的译码器，尤其是涉及一种主要针对LDPC低密度奇偶校验码，应用于LDPC译码的5比特量化方法。

背景技术

1962年，Gallager(R.G.Gallager.Low-Density Parity-Check Codes.IRE Transon.Inform.Theory.1962，(8)：21-28)首次提出了低密度奇偶校验码(LDPC码)，LDPC码允许高度的并行操作，适用于高数据率吞吐量应用，例如宽带无线多媒体通信和磁存储***，但是由于其译码算法过于复杂，并没有得到足够的重视。在这些译码算法里，BP和积算法的性能比较好，但是基于对数似然比信息的和积算法采用双曲正切函数作为核心计算，在硬件实现时，复杂度相当高。因此寻找一种替代算法就显得非常重要，例如简化后的MS-offset最小和算法，该算法可以极大地减少BP和积算法的复杂度，并且译码性能损耗很小。此外，除了核心运算单元的复杂度需要降低外，在硬件实现时，译码过程的信息量化表示方法也是译码器设计的关键点。

MS-offset译码算法步骤的简述：

假设从信道接收到的信息值用y_i表示，γ_n表示用y_i计算得到的信道似然信息值，N(m)表示与校验点m相连接的变量点的集合，N(m)\n表示除变量点n外，与校验点m相连接的变量点的集合。M(n)表示与变量点n相连接的校验点的集合，M(n)\m表示除校验点m外，与变量点n相连接的校验点的集合。L(r_mn)表示从校验点m传递给变量点n的信息值，offset是MS-offset算法逼近BP和积算法要用的补偿值，L(q_mn)表示从变量点n传递给校验点m的信息值。L(q_n)表示信息更新后，变量点的后验信息。具体步骤如下：

初始化信道似然信息值：

${\mathrm{\γ}}_n=\log \frac{{(1+e^{-2y_i/{\mathrm{\σ}}^2})}^{-1}}{{(1+e^{+2y_i/{\mathrm{\σ}}^2})}^{-1}}=2y_i/{\mathrm{\σ}}^2---\left(1\right)$

σ²表示高斯信道的加性高斯白噪声的方差。

计算校验点m到变量点n的信息：

$L\left(r_{\mathrm{mn}}\right)=\max (\underset{n^{\′}\∈N\left(m\right)\backslash n}{\min }\left(\right|L\left(q_{{\mathrm{mn}}^{\′}}\right)\left|\right)-\mathrm{offset},0)---\left(2\right)$

计算变量点n到校验点m的信息：

$L\left(q_{\mathrm{mn}}\right)={\mathrm{\γ}}_n+\underset{m^{\′}\∈M\left(n\right)\backslash m}{\mathrm{\Σ}}L\left(r_{m^{\′}n}\right)---\left(3\right)$

最后计算变量点的后验信息：

$L\left(q_n\right)={\mathrm{\γ}}_n+\underset{m\∈M\left(n\right)}{\mathrm{\Σ}}L\left(r_{\mathrm{mn}}\right)---\left(4\right)$

从以上的步骤可以看出，在迭代前半部分，所有的校验点接收外部信息，然后更新它们的信息r_mn，在迭代的后半部分，所有的变量点接收外部信息，然后更新它们的信息q_mn，最后计算变量点的后验信息q_n。若译码出来的码字满足所有的校验方程或迭代次数达到预先设置的最大值，则译码算法停止。

从(2)，(3)，(4)式可以看到，这个3个式所做的计算都是加减计算，如果把(1)用下面的式代替：

γ_n＝y_i                                            (5)

相当于(1)(2)(3)(4)式和(2)式中的offset都乘以σ²/2，由于(2)～(4)式都是加减操作，因此丝毫不会影响式(4)的判决效果。因此我们采用MS-offset算法进行译码时，在初始化信道信息值时，就直接使用了从信道接收到的信息值，如式(5)所示，而无需使用式(1)计算信道似然值。

LDPC译码时软信息的量化方法对其译码器设计非常重要，它是译码器硬件实现所必须考虑的关键环节，在译码过程中，对软信息进行表示的量化比特位数(即软信息的有限字长表示)更是主要的设计关注点，译码时信息的量化比特的位数直接影响着译码性能和硬件资源开销。一般来说，在LDPC译码过程中，采用较少量化比特，比如5比特或6比特量化信息表示方法时，量化译码相对于浮点译码会有0.1～0.2dB的译码性能损失。

一般来说，信息的量化表示位数越多，译码性能越好，但是硬件资源开销会增加，量化位数少，硬件资源开销减少，然而相对于浮点译码，量化译码性能会变差很多。因此，如何在保证译码性能的同时，又尽可能地减少量化位数，是LDPC译码器硬件实现时的关键技术问题，也是本发明所要解决的问题。

均匀量化是对于输入的信号值都采取同一个量化间隔。非均匀量化是根据输入信号值大小的不同区间来确定量化间隔。目前在译码器中大部分都采用均匀量化方法。发明人在LDPC码的量化译码的过程中发现，如果在译码过程中，把信息的均匀量化和非均匀量化结合在一起，采取非均匀量化值和均匀量化值的转换，不仅可以减少硬件内存存储资源，布线复杂度，减少芯片面积，也保证了量化译码性能相对于浮点译码的无损。

发明内容

本发明的目的在于保证译码性能的同时，提供一种应用于LDPC译码的5比特量化方法。

本发明主要在MS-offset算法的基础上，设计LDPC译码器的译码过程中的信息量化表示方法，其中主要用到5比特非均匀量化值和6比特均匀量化值之间的对应转换方法，以及和转换方法对应的硬件设计，保证了以较少的量化比特位数，就可以达到和浮点译码几乎一致的量化译码性能。

本发明包括以下步骤：

1)统计译码器从信道接收到的浮点信息值的分布，以此确定量化范围和量化间隔；

2)对译码器从信道接收到的浮点信息值，按照步骤1)确定的量化范围和量化间隔，先均匀量化为6比特的值，再按其绝对值大小，采用不同的量化间隔，把6比特的均匀量化值按表1转换成5比特的非均匀量化值，然后把5比特的非均匀量化值传递给校验点计算单元；

3)校验点计算单元接收到若干个5比特的非均匀量化值，根据计算校验点m到变量点n的信息的公式(见背景技术部分中的式(2))：

$L\left(r_{\mathrm{mn}}\right)=\max (\underset{n^{\′}\∈N\left(m\right)\backslash n}{\min }\left(\right|L\left(q_{{\mathrm{mn}}^{\′}}\right)\left|\right)-\mathrm{offset},0),$

对它们做完运算后，输出5比特的非均匀量化值，传递给变量点计算单元；

4)变量点计算单元接收到若干个5比特的非均匀量化值，按其绝对值大小，采用不同的量化间隔，把5比特的非均匀量化值按表2转换成6比特的均匀量化值，然后根据计算变量点n到校验点m的信息的公式(见背景技术部分中的式(3))：

$L\left(q_{\mathrm{mn}}\right)={\mathrm{\γ}}_n+\underset{m^{\′}\∈M\left(n\right)\backslash m}{\mathrm{\Σ}}L\left(r_{m^{\′}n}\right),$

对它们进行运算，同样输出6比特的均匀量化值，按其绝对值大小，采用不同的量化间隔，把6比特的均匀量化值按表1转换成5比特的非均匀量化值，再传递给校验点计算单元；

表1  6比特均匀量化值对应5比特非均匀量化值

6bits	5bits	6bits	5bits	6bits	5bits	6bits	5bits
								0	0	16	12	0	0	-16	-12
1	1	17	12	-1	-1	17	-12

表2  5比特非均匀量化值对应6比特均匀量化值

5bits	6bits	5bits	6bits
				0	0	0	0
1	1	-1	-1
				2	2	-2	-2
3	3	-3	-3
				4	4	-4	-4
5	5	-5	-5
				6	6	-6	-6
7	7	-7	-7
				8	8	-8	-8
9	10	-9	-10
				10	12	-10	-12
11	14	-11	-14
				12	18	-12	-18
13	22	-13	-22
				14	26	-14	-26
15	30	-15	-30

在步骤2)～4)中，所述量化值的数据格式可安排如下：

量化比特位数的最高位表示该信息的符号，最高位的值为1，表示为负，为0则表示为正，其余的位数表示信息的幅度大小，所有的量化值都采用补码形式表示，因此在LDPC译码器中各个计算单元之间传递的都是用补码形式表示的量化值。

在步骤2)和步骤4)中，所述把6比特的均匀量化值按表1转换成5比特的非均匀量化值，(该过程)有两种实现方案：

1.采用LUT查找表，用ROM来实现，以接收到的6比特均匀量化值作为ROM的输入地址，对应查找出ROM里面存放的5比特非均匀量化值。这种实现方案里，同样是利用ROM来实现LUT查找表，硬件结构图见图2，图中的V6表示6比特均匀量化信息作为ROM的输入地址，V5表示ROM根据输入地址V6，对应输出的ROM存储的5比特非均匀量化信息，clk表示时钟信号。

2.采用逻辑电路，来描述6比特均匀量化值到5比特非均匀量化值的转换。这种实现方案的硬件结构图见图3，图中的V6表示输入的6比特均匀量化信息，V5表示经过逻辑电路后，输出的5比特非均匀量化信息，rest_n表示重置信号，clk表示时钟信号，加粗的线表示数据总线。

在步骤4)中，所述把5比特的非均匀量化值按表2转换成6比特的均匀量化值，(该过程)有两种硬件实现方案：

1.采用LUT查找表，用ROM来实现，以接收到的5比特非均匀量化值作为ROM的输入地址，对应查找出ROM里面存放的6比特均匀量化值。这种实现方案里，利用ROM来实现LUT查找表，硬件结构图见图4，图中的V5表示5比特非均匀量化信息作为ROM的输入地址，V6表示ROM根据输入地址V5，对应输出的ROM存储的6比特均匀量化信息，clk表示时钟信号。

2.采用逻辑电路，来描述5比特非均匀量化值到6比特均匀量化值的转换。这种实现方案的硬件结构图见图5，图中的V5表示输入的5比特非均匀量化信息，V6表示经过逻辑电路后，输出的6比特均匀量化信息，rest_n表示重置信号，clk表示时钟信号，加粗的线表示数据总线。

由于在变量点计算单元和校验点计算单元之间传递的是5比特非均匀量化值，所以布线复杂度和信息内存开销都会减少，并且在变量点计算单元，把5比特的非均匀量化值转换为6比特的均匀量化值后再进行计算，扩大了量化信息的表示范围，改善了译码性能。

附图说明

图1是SNR为2.2时，从信道接收到的信息值的统计图。在图1中，a为BPSK调制为1，b为BPSK调制为-1；横坐标为信道值的分布，纵坐标为信道值的个数。

图2是6比特均匀量化值转换成5比特非均匀量化值的LUT实现。在图2中，V6为6比特均匀量化信息作为ROM的输入地址，V5为ROM根据输入地址V6，对应输出的ROM存储的5比特非均匀量化信息，clk为时钟信号。

图3是6比特均匀量化值转换成5比特非均匀量化值的电路图。在图3中，V6为输入的6比特均匀量化信息，V5为经过逻辑电路后，输出的5比特非均匀量化信息，rest_n为重置信号，clk为时钟信号，加粗的线表示数据总线。

图4是5比特非均匀量化值转换成6比特均匀量化值的LUT实现。在图4中，V5为5比特非均匀量化信息作为ROM的输入地址，V6为ROM根据输入地址V5，对应输出的ROM存储的6比特均匀量化信息，clk为时钟信号。

图5是5比特非均匀量化值转换成6比特均匀量化值的电路图。在图5中，V5为输入的5比特非均匀量化信息，V6为经过逻辑电路后，输出的6比特均匀量化信息，rest_n为重置信号，clk为时钟信号，加粗的线表示数据总线。

图6是变量点计算单元结构图。

图7是变量点后验信息计算单元结构图。

图8是多边LDPC浮点译码和量化译码的BER曲线图。在图8中，横坐标为信噪比Eb/No(dB)，纵坐标为误码率(Bit Error Rate)。

具体实施方式

以下采用RA Codes(参见文献：Divsalar D，Jin H，McEliece R.Coding theorems forTurbo-like codes[A].Proc of the 36th Annual Allerton Conference on Communication Control andComputing[C].Monticello，IL，USA，1998，9：201-210.)和IRA Codes(参见文献：Jin H，KhandekarA，McEliece R.Irregular repeat-accumulated codes[A].Proc.2nd Int.Symp.Turbo codes andRelated Topics[C].Brest，France，2000，9：1-8.)组合构造出的一种多边LDPC码，用其译码过程来详细说明本发明的具体实施方式。

实施例

设：一信息序列长度为640比特的多边类型的LDPC码，一帧640个比特数据为x₀，x₁，………，x₆₃₉。编码的码率为0.5，则经过编码后的帧长为1280，用序列c₀，c₁，c_i………c₁₂₇₉表示。设采用BPSK调制，当编码后要传输的变量点c_i为1时，经过BPSK调制后变成-1，为0时，经过BPSK调制后则变成+1，经过AWGN信道，传输给接收方。

在这个多边类型的LDPC码中，存在2输入和3输入的校验点计算单元、3输入的变量点计算单元和4输入的变量点后验信息的计算单元。

一、多边类型的LDPC译码过程

当接收方从AWGN信道接收到信息后，译码器开始工作，设译码器接收到的信道信息值为γ₀，γ₁………γ₁₂₇₉，根据从AWGN信道接收到的信息，统计在SNR为2.2时，20万个比特的信息值，统计结果见图1。从图1中可以看到，图的上部分是BPSK调制为+1时的信道信息值分布情况，下部分是BPSK调制为-1时的信道信息值分布情况，由于AWGN的对称性，接收到的信道信息值大致呈对称分布，因此采用对称量化即可。

在信道信噪比为2.2时，通过图1，发明人观察到信道信息接收值大多分布在值(-3.875，+3.875)之间，因此量化范围的可设置为(-3.875，3.875)，量化间隔设置为0.125。符号位用量化值的最高位表示，1表示值为负，0表示值为正，量化信息采用补码表示形式。

在多边译码器中，有两个主要的计算单元，一个是校验点计算单元，分为2输入和3输入两种。一个是3输入的变量点计算单元。具体的量化译码步骤如下：

1.初始化单元

从信道接收到的信息为γ₀，γ₁…………γ₁₂₇₉，先把信息均匀量化成用6比特均匀量化值u₀，u₁，u_i……u₁₂₇₉，再按表1把这6比特的量化值转换为5比特的非均匀量化值v₀，v₁，v_i……v₁₂₇₉，然后传递给各个校验点计算单元。

2.校验点计算单元：

这里以3输入的校验点计算单元为例。校验点计算单元接收到3个5比特非均匀量化值，分别表示为v₁，v₂，v₃，根据式(2)，这里的offset补偿值设置为1，得到的结果用v表示，然后传递给变量点计算单元。

由于取到的最小值也是非均匀量化值，因此在减去offset时需要作如下的处理：

①如果最小值的绝对值大小在[0～7]之间，则最小值的绝对值减去offset.

②如果最小值的绝对值大小在[8～15]之间，则最小值的绝对值不变。

注意：由于校验点计算单元只是取最小值操作，所以无需对接收到的5比特非均匀量化值转为均匀量化值后操作。

3.变量点计算单元：

1)变量点计算单元接收到3个5比特非均匀量化值，分别表示为v₁，v₂，v₃，由式(3)可知，变量点计算单元进行的是加法运算，因此首先需要把接收到的5比特的非均匀量化值v₁，v₂，v₃，按表2转换为6比特的均匀量化值u₁，u₂，u₃。

2)对步骤1)转换后的u₁，u₂，u₃进行加法运算，计算后得到的结果也是用6比特表示的均匀量化值，用u表示。

3)把步骤2)得到的6比特均匀量化值u，按表1转换为5比特的非均匀量化值v，然后传递给校验点计算单元。

变量点计算单元模块的结构图参见图6。

4.变量点后验信息计算单元：

变量点接收到3个5比特非均匀量化值，按表2转换为6比特均匀量化值后，然后加上变量点从信道接收到的信息值，再对相加的结果进行判决，如果结果大于0，则判决对应的传输比特为0，反之则判决为1。如果译码出来的码字满足所有的校验方程或达到预先设置的最大迭代次数，则译码算法停止。

4输入的变量点后验信息计算单元的模块结构图参见图7。

二、多边LDPC为例的量化译码特点：

这里采用以多边LDPC为例的量化译码方案，具有如下的特点：

1)设计好的5比特非均匀量化值和6比特均匀量化值之间对应的转换操作，使得量化译码的精度损失和饱和错误损失降到最小，译码性能相对于浮点译码性能几乎无损。

2)同时在硬件方面，5比特非均匀量化值和6比特均匀量化值之间的转换用到的硬件开销很少，而且在整个译码过程中，只需用到比较和加法操作，量化值在不同计算模块之间传递也只需要5位的数据线，降低了布线复杂度、计算复杂度和存储信息的内存开销，也减少了实际硬件芯片面积。

三、量化译码和浮点译码的BER曲线图

参见图8，红色表示多边LDPC的浮点译码性能曲线图，蓝色表示量化译码性能曲线图，从图中两条曲线可以得出，采用发明人设计方法的量化译码的性能，跟浮点译码相比，几乎没有性能损失。

Claims (4)

1.一种应用于LDPC译码的5比特量化方法，其特征在于包括以下步骤：

1)统计译码器从信道接收到的浮点信息值的分布，以此确定量化范围和量化间隔；

2)对译码器从信道接收到的浮点信息值，按照步骤1)确定的量化范围和量化间隔，先均匀量化为6比特的值，再按其绝对值大小，采用不同的量化间隔，把6比特的均匀量化值按表1转换成5比特的非均匀量化值，然后把5比特的非均匀量化值传递给校验点计算单元；

表1

  6bits   5bits   6bits   5bits   6bits   5bits   6bits   5bits   0   0   16   12   0   0   -16   -12   1   1   17   12   -1   -1   17   -12   2   2   18   12   -2   -2   -18   -12   3   3   19   12   -3   -3   -19   -12   4   4   20   13   -4   -4   -20   -13   5   5   21   13   -5   -5   -21   -13   6   6   22   13   -6   -6   -22   -13   7   7   23   13   -7   -7   -23   -13   8   8   24   14   -8   -8   -24   -14   9   8   25   14   -9   -8   -25   -14   10   9   26   14   -10   -9   -26   -14   11   9   27   14   -11   -9   -27   -14   12   10   28   15   -12   -10   -28   -15   13   10   29   15   -13   -10   -29   -15   14   11   30   15   -14   -11   -30   -15   15   11   31   15   -15   -11   -31   -15

3)校验点计算单元接收到若干个5比特的非均匀量化值，根据计算校验点m到变量点n的信息的公式：

$L\left(r_{\mathrm{mn}}\right)=\max \left(\underset{n^{\′}\∈N\left(m\right)\backslash n}{\min }\left(\right|L\left(q_{m{n}^{\′}}\right)\left|\right)\right)-\mathrm{offset},0),$

对它们做完运算后，输出5比特的非均匀量化值，传递给变量点计算单元；

其中，L(r_mn)表示从校验点m传递给变量点n的信息值；L(q_mn)表示从变量点n传递给校验点m的信息值；offset表示MS-offset算法逼近BP和积算法要用的补偿值；N(m)\n表示除变量点n外，与校验点m相连接的变量点的集合；

4)变量点计算单元接收到若干个5比特的非均匀量化值，按其绝对值大小，采用不同的量化间隔，把5比特的非均匀量化值按下表：

  5bits   6bits   5bits   6bits   0   0   0   0   1   1   -1   -1   2   2   -2   -2   3   3   -3   -3   4   4   -4   -4   5   5   -5   -5   6   6   -6   -6   7   7   -7   -7   8   8   -8   -8   9   10   -9   -10   10   12   -10   -12   11   14   -11   -14   12   18   -12   -18   13   22   -13   -22   14   26   -14   -26   15   30   -15   -30

转换成6比特的均匀量化值，然后根据计算变量点n到校验点m的信息的公式：

$L\left(q_{\mathrm{mn}}\right)={\mathrm{\γ}}_n+\underset{m^{\′}\∈M\left(n\right)\backslash m}{\mathrm{\Σ}}L\left(r_{m^{\′}n}\right),$

其中，L(q_mn)表示从变量点n传递给校验点m的信息值；γ_n表示用y_i计算得到的信道似然信息值；L(r_mn)表示从校验点m传递给变量点n的信息值；M(n)\m表示除校验点m外，与变量点n相连接的校验点的集合；

对它们进行运算，同样输出6比特的均匀量化值，按其绝对值大小，采用不同的量化间隔，把6比特的均匀量化值按下表：

  6bits   5bits   6bits   5bits   6bits   5bits   6bits   5bits   0   0   16   12   0   0   -16   -12   1   1   17   12   -1   -1   17   -12   2   2   18   12   -2   -2   -18   -12   3   3   19   12   -3   -3   -19   -12   4   4   20   13   -4   -4   -20   -13   5   5   21   13   -5   -5   -21   -13   6   6   22   13   -6   -6   -22   -13   7   7   23   13   -7   -7   -23   -13   8   8   24   14   -8   -8   -24   -14   9   8   25   14   -9   -8   -25   -14   10   9   26   14   -10   -9   -26   -14   11   9   27   14   -11   -9   -27   -14   12   10   28   15   -12   -10   -28   -15   13   10   29   15   -13   -10   -29   -15   14   11   30   15   -14   -11   -30   -15   15   11   31   15   -15   -11   -31   -15

转换成5比特的非均匀量化值，再传递给校验点计算单元。

2.如权利要求1所述的一种应用于LDPC译码的5比特量化方法，其特征在于在步骤2)～4)中，所述量化值的数据格式安排如下：

量化比特位数的最高位表示该信息的符号，最高位的值为1，表示为负，为0则表示为正，其余的位数表示信息的幅度大小，所有的量化值都采用补码形式表示，因此在LDPC译码器中各个计算单元之间传递的都是用补码形式表示的量化值。

3.如权利要求1所述的一种应用于LDPC译码的5比特量化方法，其特征在于在步骤2)中，所述把6比特的均匀量化值按表1转换成5比特的非均匀量化值，是采用LUT查找表，用ROM来实现，以接收到的6比特均匀量化值作为ROM的输入地址，对应查找出ROM里面存放的5比特非均匀量化值，这种实现方案里，同样是利用ROM来实现LUT查找表；或

采用逻辑电路，来描述6比特均匀量化值到5比特非均匀量化值的转换。

4.如权利要求1所述的一种应用于LDPC译码的5比特量化方法，其特征在于在步骤4)中，所述把5比特的非均匀量化值按下表：

  6bits   5bits   6bits   5bits   6bits   5bits   6bits   5bits   0   0   16   12   0   0   -16   -12   1   1   17   12   -1   -1   17   -12   2   2   18   12   -2   -2   -18   -12   3   3   19   12   -3   -3   -19   -12   4   4   20   13   -4   -4   -20   -13   5   5   21   13   -5   -5   -21   -13   6   6   22   13   -6   -6   -22   -13   7   7   23   13   -7   -7   -23   -13   8   8   24   14   -8   -8   -24   -14   9   8   25   14   -9   -8   -25   -14   10   9   26   14   -10   -9   -26   -14   11   9   27   14   -11   -9   -27   -14   12   10   28   15   -12   -10   -28   -15   13   10   29   15   -13   -10   -29   -15   14   11   30   15   -14   -11   -30   -15   15   11   31   15   -15   -11   -31   -15

转换成6比特的均匀量化值，是采用LUT查找表，用ROM来实现，以接收到的5比特非均匀量化值作为ROM的输入地址，对应查找出ROM里面存放的6比特均匀量化值，这种实现方案里，利用ROM来实现LUT查找表；或

采用逻辑电路，来描述5比特非均匀量化值到6比特均匀量化值的转换。

Images