CN103116069B - 芯片频率的测试方法、装置及*** - Google Patents
芯片频率的测试方法、装置及*** Download PDFInfo
- Publication number
- CN103116069B CN103116069B CN201310027030.7A CN201310027030A CN103116069B CN 103116069 B CN103116069 B CN 103116069B CN 201310027030 A CN201310027030 A CN 201310027030A CN 103116069 B CN103116069 B CN 103116069B
- Authority
- CN
- China
- Prior art keywords
- function testing
- chip
- testing vector
- vector
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明实施例公开了一种芯片频率的测试方法、装置及***,涉及电学领域,能够提高芯片频率的测试结果的可靠性,并且降低芯片的生产成本。该方法包括:获取与芯片的各有效路径对应的各个功能测试向量;将各个所述功能测试向量的格式转换为自动测试仪器支持的格式;将转换后的各个所述功能测试向量存储入所述芯片的内存中,以使所述自动测试仪器运行存储于所述芯片的内存中的各个所述功能测试向量并获得所述芯片在分别运行各个所述功能测试向量时的各最高频率。
Description
技术领域
本发明涉及电学领域,尤其涉及一种芯片频率的测试方法、装置及***。
背景技术
芯片的频率测试是指根据芯片自身功能正常运行时的最高频率对芯片产品进行分类的过程。随着深亚纳米制造工艺的发展,由生产制造缺陷所引起的芯片性能偏差越来越大。一般来说,高性能芯片在生产出来之后,到用户手中之前,都需要对芯片的频率进行测试,即按照不同的芯片功能频率,对芯片进行评定和分组,并对芯片的价格进行划分:频率高的,市场价格也高;频率低的,市场价格也低一些。综上所述,频率测试将对芯片标定不同的工作频率,针对不同运行环境选择相应频率的芯片,从而降低芯片成本。
芯片出现不同频率,通常是由芯片的线延迟和门延迟在实际生产环境下会有略微的差异造成的。发明人在实现本发明的过程中发现,传统方法上,芯片频率的评定和分组是通过板级***上对芯片进行测试完成的,但是基于板级***的测试方法比较复杂,而且在测试的过程中需要人为介入,降低了测试结果的可靠性。另外,该方法用于大规模芯片频率测试时的成本很高,进而提高了芯片的生产成本。
发明内容
本发明所要解决的技术问题在于提供一种芯片频率的测试方法、装置及***,能够提高芯片频率的测试结果的可靠性,并且降低芯片的生产成本。
为解决上述技术问题,本发明芯片频率的测试方法采用如下技术方案:
获取与芯片的各测试路径对应的各个功能测试向量,所述测试路径包括关键路径和有效路径;
将各个所述功能测试向量的格式转换为自动测试仪器支持的格式;
将转换后的各个所述功能测试向量存储入所述芯片或板级***的内存中,以使所述自动测试仪器运行存储于所述芯片或板级***的内存中的各个所述功能测试向量并获得所述芯片在分别运行各个所述功能测试向量时的各最高频率。
在本发明实施例的技术方案中,提出了一种芯片频率的测试方法,通过使用该方法,可转变芯片频率的测试方法,使得原先只能在板级***上完成的频率测试方法可在自动测试仪器上完成,由于自动测试仪器的测试全过程无需人为干预,提高了芯片频率的测试结果的可靠性,减少了对芯片频率的测试结果的误测几率,进而降低了芯片的生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中芯片频率的测试方法流程图一;
图2为本发明实施例中获取功能测试向量的方法流程图;
图3为本发明实施例中芯片频率的测试方法流程图二;
图4为本发明实施例中芯片频率的测试装置结构图;
图5为本发明实施例中芯片频率的测试***结构图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
本发明实施例提供一种芯片频率的测试方法,如图1所示,该方法包括:
步骤S101、获取与芯片的各测试路径对应的各个功能测试向量,所述测试路径包括关键路径和有效路径;
测试向量的一个基本定义是:测试向量是每个时钟周期应用于器件管脚的用于测试或者操作的逻辑1和逻辑0数据。逻辑1和逻辑0是由带定时特性和电平特性的波形代表的,与波形形状、脉冲宽度、脉冲边缘或斜率以及上升沿和下降沿的位置都有关系。在自动测试语言中,这些波形是通过上升沿、下降沿以及器件管脚对建立时间和保持时间的要求的这种格式化描述方式表示的。
根据测试向量的不同,可以分为功能测试向量和结构测试向量两种。
功能测试向量也叫行为测试向量或操作测试向量,这种向量通常由硬件描述语言(HardwareDescriptionLanguage,简称HDL)或实时语言(RealTimeLanguage,简称RTL)的行为模型仿真得到。行为模型仿真后得到一个文件,即功能测试向量,其中既包含激励也包含电路响应。之所以采用行为模型仿真是因为它代表了最快的仿真方式,而仿真时的细节信息越多,仿真越详细,运行仿真所需的时间就越长。一般来说,最常见的用作功能测试向量的仿真输出是硬件描述语言仿真结果的标准输出格式(ValueChangeDump,简称VCD)。
要精确地测试出芯片频率,用于测试芯片的功能测试向量必须均为覆盖芯片的各需要测试路径的功能测试向量,所述测试路径包括关键路径和有效路径。
步骤S102、将各个所述功能测试向量的格式转换为自动测试仪器支持的格式;
由于功能测试向量通常通过行为仿真得到,行为仿真是一种“基于事件”的仿真,它能够识别观察点的逻辑改变。通常,想要将功能测试向量应用到自动测试仪器上总会出现问题,因为功能测试向量需要多种“边缘集”或“定时集”的支持。所谓“边缘集”或“定时集”指的是在某一个给定的模式下可能与某一个给定管脚有关的多种不同的定时方式(每种不同的电平、边缘位置、周期、脉冲宽度等都代表了一组不同的边缘集或定时集)。即功能测试向量的时钟可能与自动测试仪器的时钟不同步,而自动测试仪器要求自身输入的时钟和芯片管脚上的信号翻转有绝对的时间关系,故而自动测试仪器无法正常应用功能测试向量。
在本发明实施例的技术方案中,需将获取的各个所述功能测试向量的格式进行转换,以转换为自动测试仪器支持的格式,具体地,为将各个功能测试向量的时钟调整为与所述自动测试仪器的时钟严格同步。
步骤S103、将转换后的各个所述功能测试向量存储入所述芯片或板级***的内存中,以使所述自动测试仪器运行存储于所述芯片或板级***的内存中的各个所述功能测试向量并获得所述芯片在分别运行各个所述功能测试向量时的各最高频率。
在现有技术中,在对芯片频率进行测试时,功能测试向量通常是存储在芯片的双倍速率同步动态随机存储器(DoubleDataRate,简称DDR),而芯片的DDR的时钟可能与自动测试仪器的时钟不一致,使得自动测试仪器无法正常使用功能测试向量。
在本发明实施例的技术方案中,将功能测试向量存储入芯片的内存中,由自动测试仪器在测试的过程中自行去调用位于内存中的功能测试向量,保证了功能测试向量与自动测试仪器的时间同步性,保证了自动测试仪器测试得到的芯片的频率的精确性。
在本实施例的技术方案中,提出了一种芯片频率的测试方法,通过使用该方法,可转变芯片频率的测试方法,使得原先只能在板级***上完成的频率测试方法可在自动测试仪器上完成,由于自动测试仪器的测试全过程无需人为干预,提高了芯片频率的测试结果的可靠性,减少了对芯片频率的测试结果的误测几率,进而降低了芯片的生产成本。
实施例二
本发明实施例提供一种芯片频率的测试方法,如图1所示,该方法包括:
步骤S101、获取与芯片的各测试路径对应的各个功能测试向量,所述测试路径包括关键路径和有效路径;
测试向量的一个基本定义是:测试向量是每个时钟周期应用于器件管脚的用于测试或者操作的逻辑1和逻辑0数据。逻辑1和逻辑0是由带定时特性和电平特性的波形代表的,与波形形状、脉冲宽度、脉冲边缘或斜率以及上升沿和下降沿的位置都有关系。在自动测试语言中,这些波形是通过上升沿、下降沿以及器件管脚对建立时间和保持时间的要求的这种格式化描述方式表示的。
根据测试向量的不同,可以分为功能测试向量和结构测试向量两种。
功能测试向量也叫行为测试向量或操作测试向量,这种向量通常由硬件描述语言(HardwareDescriptionLanguage,简称HDL)或实时语言(RealTimeLanguage,简称RTL)的行为模型仿真得到。行为模型仿真后得到一个文件,即功能测试向量,其中既包含激励也包含电路响应。之所以采用行为模型仿真是因为它代表了最快的仿真方式,而仿真时的细节信息越多,仿真越详细,运行仿真所需的时间就越长。一般来说,最常见的用作功能测试向量的仿真输出是硬件描述语言仿真结果的标准输出格式(ValueChangeDump,简称VCD)。
要精确地测试出芯片频率,用于测试芯片的功能测试向量必须均为覆盖芯片的各需要测试路径的功能测试向量,所述测试路径包括关键路径和有效路径。
为了保证所获取的功能测试向量能够完全覆盖芯片的所有有效路径,故而,一般来说,如图2所示,获取功能测试向量有如下三个步骤。
步骤S1011、根据对所述芯片静态时序分析的结果,选出所述芯片的关键路径,并获取与所述关键路径对应的功能测试向量。
具体地,为根据对所述芯片静态时序分析的结果,选择出余量最小的路径,此即为关键路径,根据该关键路径对应的功能,对该关键路径进行功能性覆盖,获得功能测试向量。
步骤S1012、获取所述芯片上的多条有效路径,所述多条有效路径均匀分布在所述芯片上,并获取与所述多条有效路径各自对应的功能测试向量。
具体地,步骤S1012将已覆盖的路径与芯片的所有有效路径进行比对,找出尚未覆盖的有效路径,并根据尚未覆盖的有效路径所对应的功能,对全部或部分有效路径进行功能性覆盖,获得功能测试向量。
需要说明的是,所述获取的有效路径应均匀分布在所述芯片上。
步骤S1013、获取使得所述芯片运行时功耗最大的功能测试向量。
一般来说,使得芯片运行时功耗最大的功能测试向量即为能够使得芯片运行时频率最大的功能测试向量。
功能测试向量通常有三个基本来源,由仿真工具生成、由测试模式自动生成、由电子设计自动化(ElectronicDesignAutomation,简称EDA)工具生成,在必要时,还可由人工操作员直接编写生成。
另外,在初次对同一型号的芯片进行测试时,为了减少测试所花费的时间、成本,通常需要对筛选后的各功能测试向量与对应的芯片的应用程序相比对,以判别所筛选出的功能测试向量是否合格,故而,在步骤S101之后,S102之前,如图3所示,还可包括:
步骤S201、根据板级***获取的各个所述功能测试向量与各自对应的应用程序的比对结果,去除无效的功能测试向量。
由于各个功能测试向量是通过上述三个步骤获取的,每一步骤获取功能测试向量的要求都不同,最终获取到的所有功能测试向量中可能会存在至少两个覆盖同一有效路径的功能测试向量,另外,还可能存在覆盖的路径并非有效路径的功能测试向量,为了减少测试所花费的时间、成本,本发明实施例所提出的方法在步骤S201之后,如图3所示,还包括:
步骤S202、板级***筛选各个所述功能测试向量,并从各个所述功能测试向量中筛除覆盖的有效路径相同的、覆盖的路径非有效路径的功能测试向量。
板级***的筛选过程主要为:
将所有的功能测试向量放入某一用于筛选的芯片中,驱动芯片中的各个功能测试向量,当该芯片运行某个功能测试向量时中断运行,则将该功能测试向量该芯片重启,继续运行下一个功能测试向量。
这样用于筛选的芯片通常有多个,最终取各个芯片无法运行的功能测试向量的并级。
本发明实施例中的板级***可采用测试中常见的单板。
步骤S102、将各个所述功能测试向量的格式转换为自动测试仪器支持的格式;
由于功能测试向量通常通过行为仿真得到,行为仿真是一种“基于事件”的仿真,它能够识别观察点的逻辑改变。通常,想要将功能测试向量应用到自动测试仪器上总会出现问题,因为功能测试向量需要多种“边缘集”或“定时集”的支持。所谓“边缘集”或“定时集”指的是在某一个给定的模式下可能与某一个给定管脚有关的多种不同的定时方式(每种不同的电平、边缘位置、周期、脉冲宽度等都代表了一组不同的边缘集或定时集)。即功能测试向量的时钟可能与自动测试仪器的时钟不同步,而自动测试仪器要求自身输入的时钟和芯片管脚上的信号翻转有绝对的时间关系,故而自动测试仪器无法正常应用功能测试向量。
在本发明实施例的技术方案中,需将获取的各个所述功能测试向量的格式进行转换,以转换为自动测试仪器支持的格式,具体地,为将各个功能测试向量的时钟调整为与所述自动测试仪器的时钟严格同步。
步骤S103、将转换后的各个所述功能测试向量存储入所述芯片或板级***的内存中,以使所述自动测试仪器运行存储于所述芯片或板级***的内存中的各个所述功能测试向量并获得所述芯片在分别运行各个所述功能测试向量时的各最高频率。
在现有技术中,在对芯片频率进行测试时,功能测试向量通常是存储在芯片的双倍速率同步动态随机存储器(DoubleDataRate,简称DDR),而芯片的DDR的时钟可能与自动测试仪器的时钟不一致,使得自动测试仪器无法正常使用功能测试向量。
在本发明实施例的技术方案中,将功能测试向量存储入芯片或板级***的内存中,由自动测试仪器在测试的过程中自行去调用位于内存或板级***中的功能测试向量,保证了功能测试向量与自动测试仪器的时间同步性,保证了自动测试仪器测试得到的芯片的频率的精确性。
在运行结束每一个功能测试向量后,芯片的中央处理器会将测试结果向自动测试仪器反馈,由于自动测试仪器在测试全过程中,无需人为操作,故而自动测试仪器得到的测试结果为较为精确、准确的。当芯片中存在多个中央处理器时,由芯片的主中央处理器负责加载、唤醒、协调其他的从中央处理器,并由该主中央处理器向自动测试仪器反馈测试结果。
另外,由于芯片的内存空间较小,若某一次测试时转换后的功能测试向量所占用的内存空间大于芯片内的内存空间时,在本发明实施例中,在所述将转换后的各个所述功能测试向量存储入所述芯片的内存中之前,如图3所示,还包括:
步骤S301、将转换后的各个所述功能测试向量分为至少一个功能测试向量组,所述功能测试向量组内的功能测试向量所占用的内存空间的总和小于或等于所述芯片的内存空间。
则步骤S103具体为:以组为单位,将转换后的各个所述功能测试向量存储入所述芯片的内存。
需要说明的是,在对一个功能测试向量组测试结束后,在将下一个功能测试向量存储进芯片的内存中之前,需要对芯片进行复位操作,主要是清空芯片的内存,并且将芯片本身在前一次测试时变动的数据、参数复位。
在本实施例的技术方案中,提出了一种芯片频率的测试方法,通过使用该方法,可转变芯片频率的测试方法,使得原先只能在板级***上完成的频率测试方法可在自动测试仪器上完成,由于自动测试仪器的测试全过程无需人为干预,提高了芯片频率的测试结果的可靠性,减少了对芯片频率的测试结果的误测几率,进而降低了芯片的生产成本。
实施例三
本发明实施例提供一种芯片频率的测试装置,如图4所示,该装置包括:
获取单元,获取与芯片的各测试路径对应的各个功能测试向量,所述测试路径包括关键路径和有效路径;
测试向量的一个基本定义是:测试向量是每个时钟周期应用于器件管脚的用于测试或者操作的逻辑1和逻辑0数据。逻辑1和逻辑0是由带定时特性和电平特性的波形代表的,与波形形状、脉冲宽度、脉冲边缘或斜率以及上升沿和下降沿的位置都有关系。在自动测试语言中,这些波形是通过上升沿、下降沿以及器件管脚对建立时间和保持时间的要求的这种格式化描述方式表示的。
根据测试向量的不同,可以分为功能测试向量和结构测试向量两种。
功能测试向量也叫行为测试向量或操作测试向量,这种向量通常由硬件描述语言(HardwareDescriptionLanguage,简称HDL)或实时语言(RealTimeLanguage,简称RTL)的行为模型仿真得到。行为模型仿真后得到一个文件,即功能测试向量,其中既包含激励也包含电路响应。之所以采用行为模型仿真是因为它代表了最快的仿真方式,而仿真时的细节信息越多,仿真越详细,运行仿真所需的时间就越长。一般来说,最常见的用作功能测试向量的仿真输出是硬件描述语言仿真结果的标准输出格式(ValueChangeDump,简称VCD)。
要精确地测试出芯片频率,用于测试芯片的功能测试向量必须均为覆盖芯片的各需要测试路径的功能测试向量,所述测试路径包括关键路径和有效路径。
为了保证所获取的功能测试向量能够完全覆盖芯片的所有有效路径,故而,一般来说,获取功能测试向量有如下三种方法:
所述获取单元具体用于根据对所述芯片静态时序分析的结果,选出所述芯片的关键路径,并获取与所述关键路径对应的功能测试向量。
具体地,为根据对所述芯片静态时序分析的结果,选择出余量最小的路径,此即为关键路径,根据该关键路径对应的功能,对该关键路径进行功能性覆盖,获得功能测试向量。
进一步地,所述获取单元还具体用于获取所述芯片上的多条有效路径,所述多条有效路径均匀分布在所述芯片上,并获取与所述多条有效路径各自对应的功能测试向量。
具体地,所述获取单元将已覆盖的路径与芯片的所有有效路径进行比对,找出尚未覆盖的有效路径,并根据尚未覆盖的有效路径所对应的功能,对全部或部分有效路径进行功能性覆盖,获得功能测试向量。
需要说明的是,所述获取的有效路径应均匀分布在所述芯片上。
更进一步地,所述获取单元还具体用于获取使得所述芯片运行时功耗最大的功能测试向量。
一般来说,使得芯片运行时功耗最大的功能测试向量即为能够使得芯片运行时频率最大的功能测试向量。
为了不遗漏覆盖有效路径的功能测试向量,通常最终所获取的功能测试向量为根据这三种方法获取的功能测试向量的并级。
另外,在初次对同一型号的芯片进行测试时,为了减少测试所花费的时间、成本,通常需要对获取的各功能测试向量与对应的芯片的应用程序相比对,以判别所获取的功能测试向量是否合格,并将不合格的删去,具体的判断过程在板级***上实现。故而,所述获取单元还用于根据板级***获取的各个所述功能测试向量与各自对应的应用程序的比对结果,去除无效的功能测试向量。
转换单元,用于将各个所述功能测试向量的格式转换为自动测试仪器支持的格式;
由于功能测试向量通常通过行为仿真得到,行为仿真是一种“基于事件”的仿真,它能够识别观察点的逻辑改变。通常,想要将功能测试向量应用到自动测试仪器上总会出现问题,因为功能测试向量需要多种“边缘集”或“定时集”的支持。所谓“边缘集”或“定时集”指的是在某一个给定的模式下可能与某一个给定管脚有关的多种不同的定时方式(每种不同的电平、边缘位置、周期、脉冲宽度等都代表了一组不同的边缘集或定时集)。即功能测试向量的时钟可能与自动测试仪器的时钟不同步,而自动测试仪器要求自身输入的时钟和芯片管脚上的信号翻转有绝对的时间关系,故而自动测试仪器无法正常应用功能测试向量。
在本发明实施例的技术方案中,需将获取的各个所述功能测试向量的格式进行转换,以转换为自动测试仪器支持的格式,具体地,为将各个功能测试向量的时钟调整为与所述自动测试仪器的时钟严格同步。
存储单元,用于将转换后的各个所述功能测试向量存储入所述芯片或板级***的内存中,以使所述自动测试仪器运行存储于所述芯片或板级***的内存中的各个所述功能测试向量并获得所述芯片在分别运行各个所述功能测试向量时的各最高频率。
在现有技术中,在对芯片频率进行测试时,功能测试向量通常是存储在芯片的双倍速率同步动态随机存储器(DoubleDataRate,简称DDR),而芯片的DDR的时钟可能与自动测试仪器的时钟不一致,使得自动测试仪器无法正常使用功能测试向量。
在本发明实施例的技术方案中,将功能测试向量存储入芯片或板级***的内存中,由自动测试仪器在测试的过程中自行去调用位于内存或板级***中的功能测试向量,保证了功能测试向量与自动测试仪器的时间同步性,保证了自动测试仪器测试得到的芯片的频率的精确性。
在运行结束每一个功能测试向量后,芯片的中央处理器会将测试结果向自动测试仪器反馈,由于自动测试仪器在测试全过程中,无需人为操作,故而自动测试仪器得到的测试结果为较为精确、准确的。当芯片中存在多个中央处理器时,由芯片的主中央处理器负责加载、唤醒、协调其他的从中央处理器,并由该主中央处理器向自动测试仪器反馈测试结果。
另外,若某一次测试时转换后的功能测试向量所占用的内存空间大于芯片内的内存空间时,需要根据芯片的内存空间将功能测试***进行分组,故而,所述装置还包括:
分组单元,用于将各个所述功能测试向量分为至少一个功能测试向量组,所述功能测试向量组内的功能测试向量所占用的内存空间的总和小于或等于所述芯片的内存空间。
则所述存储单元具体用于以组为单位,将转换后的各个所述功能测试向量存储入所述芯片的内存。
需要说明的是,在对一个功能测试向量组测试结束后,在将下一个功能测试向量存储进芯片的内存中之前,需要对芯片进行复位操作,主要是清空芯片的内存,并且将芯片本身在前一次测试时变动的数据、参数复位。
本发明实施例还提供一种芯片频率的测试***,如图5所示,该***包括自动测试仪器以及如实施例四所述的装置,还包括板级***。
在本发明实施例所提供的***中,所述装置、自动测试仪器以及板级***之间通过数据线等数据传输通道相连,相互配合实现实施例一和实施例二中提出的芯片频率的测试方法。
另外,一般来说,所述装置为电子计算机,还可为能够实现所述装置的功能的智能终端。
在本发明实施例的技术方案中,提出了一种芯片频率的测试***,通过使用该***,可转变芯片频率的测试方法,使得原先只能在板级***上完成的频率测试方法可在自动测试仪器上完成,由于自动测试仪器的测试全过程无需人为干预,提高了芯片频率的测试结果的可靠性,减少了对芯片频率的测试结果的误测几率,进而降低了芯片的生产成本。
通过以上的实施方式的描述,所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在可读取的存储介质中,如计算机的软盘,硬盘或光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述的方法。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种芯片频率的测试方法,其特征在于,包括:
获取与芯片的各测试路径对应的各个功能测试向量,所述测试路径包括关键路径和有效路径;
将各个所述功能测试向量的格式转换为自动测试仪器支持的格式;具体地,将各个功能测试向量的时钟调整为与所述自动测试仪器的时钟严格同步;
将转换后的各个所述功能测试向量存储入所述芯片或板级***的内存中,以使所述自动测试仪器运行存储于所述芯片或板级***的内存中的各个所述功能测试向量并获得所述芯片在分别运行各个所述功能测试向量时的各最高频率;
所述获取与芯片的各测试路径对应的各功能测试向量包括:
根据对所述芯片静态时序分析的结果,选出所述芯片的关键路径,并获取与所述关键路径对应的功能测试向量;
所述获取与芯片的各测试路径对应的各功能测试向量还包括:
获取所述芯片上的多条有效路径,所述多条有效路径均匀分布在所述芯片上,并获取与所述多条有效路径各自对应的功能测试向量。
2.根据权利要求1所述的方法,其特征在于,在所述获取与芯片的各测试路径对应的各个功能测试向量之后,还包括:
根据板级***获取的各个所述功能测试向量与各自对应的应用程序的比对结果,去除无效的功能测试向量。
3.根据权利要求1或2所述的方法,其特征在于,在所述获取与芯片的各测试路径对应的各功能测试向量之后,还包括:
板级***筛选各个所述功能测试向量,并从各个所述功能测试向量中筛除覆盖的有效路径相同的、覆盖的路径非有效路径的功能测试向量。
4.根据权利要求1或2所述的方法,其特征在于,在所述将各个所述功能测试向量的格式转换为自动测试仪器支持的格式之后,在所述将转换后的各个所述功能测试向量存储入所述芯片的内存中之前,还包括:
将转换后的各个所述功能测试向量分为至少一个功能测试向量组,所述功能测试向量组内的功能测试向量所占用的内存空间的总和小于或等于所述芯片的内存空间。
5.根据权利要求4所述的方法,其特征在于,所述将转换后的各个所述功能测试向量存储入所述芯片的内存包括:
以组为单位,将转换后的各个所述功能测试向量存储入所述芯片的内存。
6.根据权利要求1所述的方法,其特征在于,所述获取与芯片的各测试路径对应的各功能测试向量还包括:
获取使得所述芯片运行时功耗最大的功能测试向量。
7.一种芯片频率的测试装置,其特征在于,包括:
获取单元,用于获取与芯片的各测试路径对应的各个功能测试向量,所述测试路径包括关键路径和有效路径;
转换单元,用于将各个所述功能测试向量的格式转换为自动测试仪器支持的格式;具体地,将各个功能测试向量的时钟调整为与所述自动测试仪器的时钟严格同步;
存储单元,用于将转换后的各个所述功能测试向量存储入所述芯片或板级***的内存中,以使所述自动测试仪器运行存储于所述芯片或板级***的内存中的各个所述功能测试向量并获得所述芯片在分别运行各个所述功能测试向量时的各最高频率;
所述获取单元具体用于根据对所述芯片静态时序分析的结果,选出所述芯片的关键路径,并获取与所述关键路径对应的功能测试向量;
所述获取单元还具体用于获取所述芯片上的多条有效路径,所述多条有效路径均匀分布在所述芯片上,并获取与所述多条有效路径各自对应的功能测试向量。
8.根据权利要求7所述的装置,其特征在于,
所述获取单元还用于根据板级***获取的各个所述功能测试向量与各自对应的应用程序的比对结果,去除无效的功能测试向量。
9.根据权利要求7或8所述的装置,其特征在于,还包括:
分组单元,用于将各个所述功能测试向量分为至少一个功能测试向量组,所述功能测试向量组内的功能测试向量所占用的内存空间的总和小于或等于所述芯片的内存空间。
10.根据权利要求9所述的装置,其特征在于,
所述存储单元具体用于以组为单位,将转换后的各个所述功能测试向量存储入所述芯片的内存。
11.根据权利要求7所述的装置,其特征在于,
所述获取单元还具体用于获取使得所述芯片运行时功耗最大的功能测试向量。
12.一种芯片频率的测试***,其特征在于,包括自动测试仪器以及如权利要求7-11任一所述的装置。
13.根据权利要求12所述的***,其特征在于,还包括板级***。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310027030.7A CN103116069B (zh) | 2013-01-18 | 2013-01-18 | 芯片频率的测试方法、装置及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310027030.7A CN103116069B (zh) | 2013-01-18 | 2013-01-18 | 芯片频率的测试方法、装置及*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103116069A CN103116069A (zh) | 2013-05-22 |
CN103116069B true CN103116069B (zh) | 2016-03-02 |
Family
ID=48414494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310027030.7A Expired - Fee Related CN103116069B (zh) | 2013-01-18 | 2013-01-18 | 芯片频率的测试方法、装置及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103116069B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104597393B (zh) * | 2015-01-29 | 2017-09-12 | 华为技术有限公司 | 一种芯片最高工作频率的确定方法及装置 |
CN106872872B (zh) * | 2015-12-14 | 2020-07-03 | 北京确安科技股份有限公司 | 一种芯片测试向量转换方法 |
CN107202949A (zh) * | 2016-03-18 | 2017-09-26 | 联芯科技有限公司 | 一种器件速度参数的测试方法及*** |
CN106291099B (zh) * | 2016-07-29 | 2019-10-25 | 上海华岭集成电路技术股份有限公司 | 芯片端口频率测试方法 |
CN108459934B (zh) * | 2017-12-22 | 2021-01-29 | 深圳比特微电子科技有限公司 | 搜寻最佳频率的方法 |
CN108535630A (zh) * | 2018-04-02 | 2018-09-14 | 成都锐成芯微科技股份有限公司 | 一种芯片测试方法及芯片测试模块 |
CN111273153A (zh) * | 2020-01-21 | 2020-06-12 | 广芯微电子(广州)股份有限公司 | 一种芯片的自动测试方法、装置和*** |
CN113031752A (zh) * | 2021-03-23 | 2021-06-25 | 维沃移动通信有限公司 | 芯片电压调节方法、性能测试方法、装置及电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1560646A (zh) * | 2004-02-26 | 2005-01-05 | 中国科学院计算技术研究所 | 一种快速的集成电路测试流程优化方法 |
US7539893B1 (en) * | 2005-09-16 | 2009-05-26 | Pmc-Sierra, Inc. | Systems and methods for speed binning of integrated circuits |
CN101750578A (zh) * | 2008-12-16 | 2010-06-23 | 北京华大泰思特半导体检测技术有限公司 | 一种集成电路板级自动测试*** |
CN101839962A (zh) * | 2010-04-23 | 2010-09-22 | 北京龙芯中科技术服务中心有限公司 | 一种处理器芯片频率的筛选方法 |
CN102141951A (zh) * | 2010-11-25 | 2011-08-03 | 华为技术有限公司 | 芯片仿真***及方法 |
CN102262209A (zh) * | 2011-04-15 | 2011-11-30 | 詹文法 | 一种基于广义折叠集的自动测试向量生成方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7757144B2 (en) * | 2007-11-01 | 2010-07-13 | Kingtiger Technology (Canada) Inc. | System and method for testing integrated circuit modules comprising a plurality of integrated circuit devices |
US8510616B2 (en) * | 2008-02-14 | 2013-08-13 | Nvidia Corporation | Scalable scan-based test architecture with reduced test time and test power |
-
2013
- 2013-01-18 CN CN201310027030.7A patent/CN103116069B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1560646A (zh) * | 2004-02-26 | 2005-01-05 | 中国科学院计算技术研究所 | 一种快速的集成电路测试流程优化方法 |
US7539893B1 (en) * | 2005-09-16 | 2009-05-26 | Pmc-Sierra, Inc. | Systems and methods for speed binning of integrated circuits |
CN101750578A (zh) * | 2008-12-16 | 2010-06-23 | 北京华大泰思特半导体检测技术有限公司 | 一种集成电路板级自动测试*** |
CN101839962A (zh) * | 2010-04-23 | 2010-09-22 | 北京龙芯中科技术服务中心有限公司 | 一种处理器芯片频率的筛选方法 |
CN102141951A (zh) * | 2010-11-25 | 2011-08-03 | 华为技术有限公司 | 芯片仿真***及方法 |
CN102262209A (zh) * | 2011-04-15 | 2011-11-30 | 詹文法 | 一种基于广义折叠集的自动测试向量生成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103116069A (zh) | 2013-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103116069B (zh) | 芯片频率的测试方法、装置及*** | |
CN102866349B (zh) | 集成电路测试方法 | |
CN105302950A (zh) | 一种软、硬件协同的可编程逻辑器件交联仿真测试方法 | |
US11403202B2 (en) | Power monitoring system for virtual platform simulation | |
CN103855045A (zh) | 晶圆上芯片参数的修调方法 | |
CN112100957B (zh) | 用于调试逻辑***设计的方法、仿真器、存储介质 | |
CN112560401A (zh) | Verilog文件转换方法、装置、存储介质及设备 | |
US20070043548A1 (en) | Verifying a simulated hardware environment for a simulated device under test | |
CN106133640A (zh) | 使用电源监控器校准电源 | |
JP4468410B2 (ja) | ソフトウェア実行装置および協調動作方法 | |
CN114548031A (zh) | 信号检测方法和装置 | |
KR20240012406A (ko) | 테스트가능한 시간-디지털 컨버터 | |
CN112649719A (zh) | 一种芯片中线性稳压器的测试方法、装置以及设备 | |
CN103853863A (zh) | Pdk自动测试界面实现方法 | |
CN117350208A (zh) | 时序逻辑元件性能检查方法及设备 | |
CN111079293A (zh) | 一种包含动态电源噪声的jitter仿真分析方法 | |
US20200364391A1 (en) | System and method for power analysis for design logic circuit with irregular clock | |
CN117094269B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
CN103440391B (zh) | 一种基于数值选择函数的半导体工艺角扫描仿真方法 | |
CN101916305A (zh) | 一种复杂管脚芯片的验证方法 | |
JP2006190149A (ja) | 半導体集積回路の低消費電力設計方法 | |
CN112782560A (zh) | 芯片测试方法、装置、存储介质及设备 | |
CN115470125B (zh) | 基于日志文件的调试方法、设备以及存储介质 | |
US20140325468A1 (en) | Storage medium, and generation apparatus for generating transactions for performance evaluation | |
JP5332972B2 (ja) | デカップリング容量決定方法、デカップリング容量決定装置およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160302 Termination date: 20200118 |
|
CF01 | Termination of patent right due to non-payment of annual fee |