CN103098220A - 布线结构以及显示装置 - Google Patents

布线结构以及显示装置 Download PDF

Info

Publication number
CN103098220A
CN103098220A CN201180044003XA CN201180044003A CN103098220A CN 103098220 A CN103098220 A CN 103098220A CN 201180044003X A CN201180044003X A CN 201180044003XA CN 201180044003 A CN201180044003 A CN 201180044003A CN 103098220 A CN103098220 A CN 103098220A
Authority
CN
China
Prior art keywords
film
oxide
semiconductor layer
oxide semiconductor
pure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201180044003XA
Other languages
English (en)
Inventor
前田刚彰
钉宫敏洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN103098220A publication Critical patent/CN103098220A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种布线结构，其在有机EL显示器或液晶显示器等显示装置中，能够使氧化物半导体层与构成例如源电极、漏电极的金属膜形成稳定的界面。本发明涉及一种布线结构，其是在基板上从基板侧起依次具有薄膜晶体管的半导体层和金属布线膜、并且在半导体层与金属布线膜之间具有阻挡层的布线结构，其中，上述半导体层包含氧化物半导体，上述阻挡层包含含有TiOx(x为1.0以上且2.0以下)的Ti氧化膜，且上述Ti氧化膜与上述半导体层直接连接，上述氧化物半导体包含含有选自In、Ga、Zn及Sn中的至少一种元素的氧化物。

Description

布线结构以及显示装置
技术领域
本发明涉及在具有氧化物半导体层作为半导体层的布线结构中有用的技术，所述布线结构被用于液晶显示装置、有机EL显示装置等平板显示器中。
背景技术
作为以液晶显示装置等为代表的显示装置的布线材料，广泛使用加工性优异、电阻也较低的铝(Al)合金膜。近来，作为能够应用在显示装置的大型化及高画质化的显示装置用布线材料，电阻比Al低的铜(Cu)受到注目。Al的电阻率为2.5×10-6Ω·cm，与此相对，Cu的电阻率低至1.6×10-6Ω·cm。
另一方面，作为用于显示装置的半导体层，氧化物半导体受到注目。氧化物半导体与通用的非晶硅(a-Si)相比，具有较高的载流子迁移率，光学带隙大，能够在低温下成膜，因此被期待应用在要求大型·高析象度·高速驱动的次世代显示器、耐热性低的树脂基板等中。
氧化物半导体包含选自In、Ga、Zn及Sn中的至少一种元素，可列举例如具代表性的含In氧化物半导体(In-Ga-Zn-O、In-Zn-Sn-O、In-Zn-O等)。或者，作为不包含稀有金属In而能够降低材料成本、适于大量生产的氧化物半导体，还提出了含Zn氧化物半导体(Zn-Sn-O、Ga-Zn-Sn-O等)(例如专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2004-163901号公报
发明内容
发明要解决的课题
但是，例如在使用氧化物半导体作为底栅(bottom gate)型TFT的半导体层、且为了与该氧化物半导体直接连接而使用Cu膜作为源电极、漏电极的布线材料时，存在Cu扩散到氧化物半导体层而使TFT特性劣化的问题。因此，需要在氧化物半导体与Cu膜之间应用防止Cu向氧化物半导体中扩散的阻挡金属，但是在使用被用作阻挡金属用金属的Ti等时，在热处理后与基底的氧化物半导体发生氧化还原反应，产生氧化物半导体的组成偏差，给TFT特性带来不良影响，与此同时存在Cu膜剥离的问题。
上述问题不限于Cu，在使用Al膜作为布线材料时，也同样可见。
本发明是鉴于上述情况而作出的，其目的在提供在有机EL显示器、液晶显示器等显示装置中能够使氧化物半导体层与构成例如源电极、漏电极的金属膜形成稳定的界面的布线结构、以及具备该布线结构的上述显示装置。
用于解决课题的方案
本发明提供以下的布线结构及显示装置。
(1)一种布线结构，其是在基板上从基板侧起依次具有薄膜晶体管的半导体层和金属布线膜、并且在所述半导体层与所述金属布线膜之间具有阻挡层的布线结构，
上述半导体层包含氧化物半导体，
上述阻挡层包含含有TiOx(x为1.0以上且2.0以下)的Ti氧化膜，且上述Ti氧化膜与上述半导体层直接连接，
上述氧化物半导体包含含有选自In、Ga、Zn及Sn中的至少一种元素的氧化物。
(2)根据(1)所述的布线结构，其中，上述金属布线膜具有单层结构或层叠结构，
在上述金属布线膜具有单层结构的情况下，上述金属布线膜由纯Al膜、包含90原子％以上的Al的Al合金膜、纯Cu膜或包含90原子％以上的Cu的Cu合金膜构成，
在上述金属布线膜具有层叠结构的情况下，上述金属布线膜从基板侧起依次包含：
纯Ti膜或包含50原子％以上的Ti的Ti合金膜，与
纯Al膜或包含90原子％以上的Al的Al合金膜；
或者
从基板侧起依次包含：
纯Ti膜或包含50原子％以上的Ti的Ti合金膜，与纯Cu膜或包含90原子％以上的Cu的Cu合金膜。
(3)一种显示装置，其具备(1)所述的布线结构。
(4)一种显示装置，其具备(2)所述的布线结构。
发明效果
根据本发明，在具备氧化物半导体层的布线结构中，作为用于有效地抑制构成布线材料的金属向氧化物半导体中扩散的阻挡层，使用Ti氧化物来代替Ti金属，因此能够提供得到稳定的TFT特性、品质得到进一步提高的显示装置。
附图说明
图1是示意性表示本发明的布线结构的构成的截面图。
具体实施方式
本发明人等为了使源电极、漏电极等电极用金属布线膜与氧化物半导体层(从基板侧来看，氧化物半导体层配置在下方，金属布线膜配置在上方)形成稳定的界面，反复进行了各种研究。其结果发现：在作为基底的氧化物半导体层与金属布线膜之间夹杂Ti氧化膜时，抑制与氧化物半导体的氧化还原反应，并且使构成金属布线膜的金属向氧化物半导体中的扩散及构成氧化物半导体的元素向金属布线膜中的扩散得到抑制，能够达成所需的目的，由此完成本发明。
以下，一边参照图1，一边说明本发明的布线结构的实施方式。图1及后述的布线结构的制造方法表示本发明的优选实施方式的一个例子，但其主旨并不限于此。例如图1中示出底栅型结构的TFT，但并不限于此，可以是在氧化物半导体层上依次具备栅绝缘膜和栅电极的顶栅(top gate)型TFT。
如图1所示，本发明的布线结构在基板1上形成栅电极2及栅绝缘膜3，并在其上形成氧化物半导体层4。在氧化物半导体层4上形成源电极/漏电极5，并在其上形成保护膜(绝缘膜)6，透明导电膜8借助接触孔7与漏电极5电连接。
而且，本发明的布线结构的特征部分在于，在源电极/漏电极5与氧化物半导体层4之间具有Ti氧化膜9代替以往的Ti等。如图1所示，Ti氧化膜9与氧化物半导体层4直接连接。Ti氧化膜9抑制由源电极/漏电极形成以后的热过程(保护层形成等)所致的Ti与基底氧化物半导体层的还原反应，并且具有作为阻挡层的作用(可以防止金属向半导体层中扩散及半导体向源电极/漏电极中扩散的作用)。
Ti氧化膜9包含Ti氧化物。本发明中使用的Ti氧化物的组成可以用TiOx来表示，x优选为1.0以上且2.0以下。更优选的x为1.5，进一步优选为2.0。Ti氧化物可以仅由Ti和O构成，可以在不损害本发明的作用的范围内进一步包含Ti以外的金属(例如Al、Mn、Zn)。
为了充分发挥阻挡效果，优选使Ti氧化膜9的膜厚大致为10nm以上。更优选为20nm以上，进一步优选为30nm以上。另一方面，在膜厚过厚时，微细加工性变差，因此其上限优选为50nm，更优选为40nm。
本发明的布线结构具有夹杂Ti氧化膜9作为阻挡层的特征，对于构成上述布线结构的其他必要条件没有特别的限定，可以适当选择通常用于布线结构的必要条件。例如，考虑电阻等观点，构成源电极/漏电极5的金属优选使用纯Al或包含90原子％以上的Al的Al合金膜、或者纯Cu或包含90原子％以上的Cu的Cu合金膜。这些金属可以以单层使用，或者也可以制成层叠结构(从基板侧起依次为(i)纯Ti膜或包含50原子％以上的Ti的Ti合金膜与纯Al膜或Al合金膜的层叠结构；或者(ii)纯Ti膜或包含50原子％以上的Ti的Ti合金膜与纯Cu膜或Cu合金膜的层叠结构)。
在此，“纯Al”是指不含意在改善特性的第三元素而仅含不可避免的杂质的Al。此外，“Al合金”包含大致90原子％以上的Al，且余部为Al以外的合金元素及不可避免的杂质。在此，作为“Al以外的合金元素”，可举出电阻低的合金元素，具体而言，可举出例如Si、Cu、Nd、La等。包含这些合金元素的Al合金优选通过调节添加量、膜厚等而将电阻率抑制在5.0×10-6Ω·cm以下。
此外，“纯Cu”是指不含意在改善特性的第三元素而仅含不可避免的杂质的Cu。此外，“Cu合金”包含大致90原子％以上的Cu，且余部为Cu以外的合金元素及不可避免的杂质。在此，作为“Cu以外的合金元素”，可举出电阻低的合金元素，具体而言，可举出例如Mn、Ni、Ge、Mg、Ca等。包含这些合金元素的Cu合金优选通过调节添加量、膜厚等而将电阻率抑制在4.0×10-6Ω·cm以下。
此外，“纯Ti”是指不含意在改善特性的第三元素而仅含不可避免的杂质的Ti。此外，“Ti合金”包含大致50原子％以上的Ti，且余部为Ti以外的合金元素及不可避免的杂质。在此，作为“Ti以外的合金元素”，可举出不给微细加工性等带来不良影响的合金元素，具体而言，可举出例如Al、Mn、Zn等。
构成氧化物半导体层4的氧化物优选为包含选自In、Ga、Zn及Sn中的至少一种元素的氧化物。具体而言，可举出例如含In氧化物半导体(In-Ga-Zn-O、In-Zn-Sn-O、In-Zn-O等)、不含In的含Zn氧化物半导体(ZnO、Zn-Sn-O、Ga-Zn-Sn-O、Al-Ga-Zn-O等)等。它们的组成比没有特别的限定，可以使用通常使用的范围的组成比。
基板1只要是通常用在显示装置中的基板，则没有特别的限定，可举出例如无碱玻璃基板、高应变点玻璃基板、碱石灰玻璃基板等透明基板，以及Si基板、不锈钢等薄金属板；PET膜等树脂基板。
用于栅电极2的金属材料也只要是通常用在显示装置中的金属材料，则没有特别的限定，可举出电阻率低的金属Al、金属Cu、或它们的合金。具体而言，优选使用上述源电极/漏电极5所用的金属材料(纯Al或Al合金、纯Cu或Cu合金)等。栅电极2及源电极/漏电极5可以由相同的金属材料构成。
栅绝缘膜3及保护膜(绝缘膜)6也只要是通常用在显示装置中的栅绝缘膜及保护膜，则没有特别的限定，可例示出具代表性的氧化硅膜、氮化硅膜、氮氧化硅膜等。此外，还可以使用Al2O3、Y2O3等氧化物、将这些氧化物层叠的层叠物。
用于透明导电膜8的材料也只要是通常用在显示装置中的材料，则没有特别的限定，可举出例如ITO、IZO、ZnO等氧化物导电体。
接着，记载用于制造上述布线材料的优选实施方式的方法，但本发明的主旨并不限定于此。
首先，在基板1上形成栅电极2及栅绝缘膜3。上述方法没有特别的限定，可以采用通常用在显示装置中的方法，可举出例如CVD(ChemicalVapor Deposition)法等。
接着，形成氧化物半导体层4。氧化物半导体层4优选利用使用与该半导体层4同组成的溅射靶的DC溅射法或RF溅射法进行成膜。
接着，将氧化物半导体层4湿法蚀刻后，进行图案化。在图案化后优选进行用于改善氧化物半导体层4的膜质的热处理(预退火)，由此，晶体管特性的通态电流及电场效应迁移率(electron field effect mobility)上升，使得晶体管性能提高。作为预退火条件，可举出例如在大气或氧气气氛中在约250～400℃下约1～2小时的热处理。
在预退火后形成本发明的特征部分的Ti氧化膜9以及源电极/漏电极5。具体而言，例如在利用磁控管溅射法将Ti氧化膜9以及构成源电极/漏电极5的金属膜(例如纯Ti与纯Cu膜的层叠)成膜后，利用剥离技术(lift-off technology)可以形成源电极/漏电极5。或者，还有如下方法：并非如上述那样利用剥离技术形成源电极/漏电极5，而是预先利用溅射法依次形成规定的Ti氧化膜、纯Ti膜、纯Cu膜后，利用图案化来形成源电极/漏电极5。在该方法中，在源电极/漏电极5的蚀刻时会给氧化物半导体层4带来损伤，因此晶体管特性降低。为此，为了回避此类问题，可以进行如下方法等：预先在氧化物半导体层4上利用CVD法等形成SiO2等的保护膜后，形成源电极/漏电极5，进行图案化。
接着，在氧化物半导体层4上利用例如CVD法形成保护膜(绝缘膜)6。氧化物半导体膜4的表面容易因由CVD所致的等离子体损伤而导致导通化(推测其原因大概是在氧化物半导体表面生成的氧欠缺成为电子供体的缘故。)，因此，优选在保护膜6的成膜前进行N2O等离子体照射。N2O等离子体的照射条件优选采用下述文献中记载的条件。J.Park等、Appl.Phys.Lett.，1993,053505(2008)。
接着，基于常规方法，借助接触孔7将透明导电膜8与漏电极5电连接，由此得到本发明的布线结构。
实施例
以下，列举实施例对本发明进行更具体地说明，但是本发明不受下述实施例的限制，也可以在能够适合上下文主旨的范围加以变更后实施，其均包含在本发明的技术范围内。
实施例1
本实施例中，使用利用以下方法制作的试样，对氧化物半导体与Ti氧化膜的密合性以及氧化物半导体构成元素向金属布线膜中的扩散进行了测定。
(密合性试验用的试样的制作)
首先，在玻璃基板(CORNING公司制Eagle XG、直径100mm×厚0.7mm)上形成栅绝缘膜SiO2(200nm)。栅绝缘膜使用等离子体CVD法，在载气：SiH4与N2O的混合气体、成膜功率：100W、成膜温度：300℃的条件下进行成膜。
接着，利用使用溅射靶的溅射法在上述栅绝缘膜上成膜表1～表8所示的各种氧化物半导体层。溅射条件如以下所述，靶的组成使用的是能够调整获得所需半导体层的靶组成。
靶：In-Ga-Zn-O(IGZO)
Zn-Sn-O(ZTO)
Ga-Zn-Sn-O(GZTO)
In-Zn-Sn-O(IZTO)
基板温度：室温
气压：5mTorr
氧气分压：O2/(Ar+O2)＝4％
膜厚：50nm
接着，为了提高膜质而进行预退火处理。预退火在大气压下在350℃进行1小时。
接着，利用DC磁控管溅射法在上述氧化物半导体膜上成膜表1～表8所示各种组成及膜厚的Ti氧化膜(TiOx、膜厚：30nm)、纯Ti膜(膜厚：20nm)及纯Cu的金属布线膜(膜厚：250nm)。本实施例中，作为金属布线膜，使用纯Ti与纯Cu的层叠膜。详细而言，利用DC反应性溅射法形成Ti氧化膜，接着，利用DC溅射法将纯Ti成膜，最后利用DC溅射法形成纯Cu膜。
在此，Ti氧化膜的DC反应性溅射条件如下所述。
基板温度：室温
气氛：Ar+O2
气压：2mTorr
此外，纯Ti膜及纯Cu膜的DC溅射条件如下所述。
靶：纯Ti靶(纯Ti膜的情况)
纯Cu靶(纯Cu膜的情况)
成膜温度：室温
载气：Ar
气压：2mTorr
通过XPS(X-ray photoelectron spectroscopy)测定调查了上述Ti氧化膜(TiOx)的组成比。详细而言，利用Ti氧化膜的Ti2p的XPS光谱的峰位置及Ti2p与Ols的面积比调查了上述Ti氧化膜(TiOx)的组成比。
(与氧化物半导体的密合性试验)
对如上述那样得到的各试样，在350℃进行30分钟的热处理，依据JIS标准的胶带剥离试验，用利用胶带进行的剥离试验对热处理后的各试样与氧化物半导体的密合性(详细而言，TiOx与氧化物半导体的密合性)进行了评价。
详细而言，用切割刀在各试样的表面(纯Cu膜侧)划入1mm间隔的棋盘格状的切槽(5×5个方形切槽)。接着，将ULTRATAPE公司制黑色聚酯带(商品名：ULTRATAPE#6570)紧紧粘贴在上述表面上，在保持上述胶带的剥离角度为60°的同时，一下子剥离上述胶带，并对未被上述胶带剥离的棋盘格的区划数进行计数，求出与所有区划的比率(膜残存率)。测定进行3次，且将3次的平均值作为各试样的膜残存率。
本实施例中，将按上述那样算出的膜残存率为90％以上的情况判定为“○”，将小于90％的情况判定为“×”，并将○作为合格(与氧化物半导体层的密合性良好)。
(氧化物半导体层构成元素有无向Cu膜中扩散)
对上述各试样，使用SIMS(Secondary Ion Mass Spectrometry)法确认氧化物半导体层构成元素有无向Cu膜中扩散。实验条件在一次离子条件O2 +、1keV下进行。有关扩散的判断基准，使用在Cu膜中不发生氧化物半导体层构成元素(In、Ga、Zn、Sn)的扩散的Cu/Mo/氧化物半导体层的结构作为参照，相对于该参照结构中的Cu膜中的氧化物半导体层构成元素(In、Ga、Zn、Sn)的峰强度而言，将具有该峰强度的5倍以上的强度的情况判断为有氧化物半导体层构成元素的扩散(不合格)，将具有小于5倍的强度的情况判断为无扩散(合格)。
将它们的结果归纳示于表1～表8中。
【表1】
Figure BDA00002912406200091
【表2】
Figure BDA00002912406200101
【表3】
Figure BDA00002912406200102
【表4】
Figure BDA00002912406200111
【表5】
Figure BDA00002912406200112
【表6】
Figure BDA00002912406200121
【表7】
Figure BDA00002912406200122
【表8】
Figure BDA00002912406200131
表1～表8中的氧化物半导体的组成不同，表1为使用IGZO时的结果，表2为使用ZTO时的结果，表3～5为使用GZTO时的结果，表6～8为使用IZTO时的结果。表1中，“IGZO的组成比”一栏中的In、Ga、Zn的各比率是指构成IGZO的In∶Ga∶Zn的组成比(原子％比)。
此外，各表中，“Ti氧化膜(TiOx)＝-”(例如表1的No.1等)是只使用纯Ti膜(膜厚50nm)作为金属布线膜且不使用Ti氧化膜(TiOx)的例子，其相当于以往例。
根据这些表，即使在使用任一组成的氧化物半导体的情况下，在使用本发明中规定的Ti氧化膜(TiOx)作为阻挡层时，抑制氧化物半导体层构成元素向Cu膜中的扩散，阻挡层与氧化物半导体的密合性也良好。因此，不会发生包含阻挡层的金属膜(TiOx/纯Ti/纯Cu)的剥离。与此相对，仅使用纯Ti膜时，无法抑制氧化物半导体层构成元素的扩散，密合性也降低。
此外，对用作阻挡层的Ti氧化物(TiOx)的组成而言，氧的比率(x)在本发明中规定的范围之外的情况与使用纯Ti膜时产生同样的问题(氧化物半导体层构成元素的扩散、密合性降低)。
上述示出使用纯Ti与纯Cu的层叠膜作为金属布线膜时的结果，但是在使用其以外的形态(纯Ti与纯Al的层叠膜、纯Ti与Cu合金的层叠膜、纯Ti与Al合金的层叠膜、以及仅纯Cu的单层膜、仅纯Al的单层膜、仅Cu合金的单层膜、仅Al合金的单层膜)时，也利用实验确认到得出与上述同样的结果。
虽然参照详细且特定的实施方式对本申请进行了说明，但对于本领域技术人员而言，显然在不脱离本发明的宗旨和范围的情况下能够施加各种变更和修正。
本申请基于2010年9月30日申请的日本专利申请(日本特愿2010-222002)、2011年9月29日申请的日本专利申请(日本特愿2011-215071)而作出，其内容作为参照援引于此。
产业上的可利用性
根据本发明，在具备氧化物半导体层的布线结构中，作为用于有效地抑制构成布线材料的金属向氧化物半导体中扩散的阻挡层，使用Ti氧化物来代替Ti金属，因此能够提供得到稳定的TFT特性、品质得到进一步提高的显示装置。
符号说明
1 基板
2 栅电极
3 栅绝缘膜
4 氧化物半导体层
5 源电极/漏电极
6 保护膜(绝缘膜)
7 接触孔
8 透明导电膜
9 Ti氧化膜

Claims (4)

1.一种布线结构，其特征在于，其是在基板上从基板侧起依次具有薄膜晶体管的半导体层和金属布线膜、并且在所述半导体层与所述金属布线膜之间具有阻挡层的布线结构，
所述半导体层包含氧化物半导体，
所述阻挡层包含含有TiOx的Ti氧化膜，且所述Ti氧化膜与所述半导体层直接连接，其中，x为1.0以上且2.0以下，
所述氧化物半导体包含含有选自In、Ga、Zn及Sn中的至少一种元素的氧化物。
2.根据权利要求1所述的布线结构，其中，所述金属布线膜具有单层结构或层叠结构，
在所述金属布线膜具有单层结构的情况下，所述金属布线膜由纯Al膜、包含90原子％以上的Al的Al合金膜、纯Cu膜或包含90原子％以上的Cu的Cu合金膜构成，
在所述金属布线膜具有层叠结构的情况下，所述金属布线膜从基板侧起依次包含：
纯Ti膜或包含50原子％以上的Ti的Ti合金膜，与
纯Al膜或包含90原子％以上的Al的Al合金膜；
或者
从基板侧起依次包含：
纯Ti膜或包含50原子％以上的Ti的Ti合金膜，与
纯Cu膜或包含90原子％以上的Cu的Cu合金膜。
3.一种显示装置，其具备权利要求1所述的布线结构。
4.一种显示装置，其具备权利要求2所述的布线结构。
CN201180044003XA 2010-09-30 2011-09-30 布线结构以及显示装置 Pending CN103098220A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010222002 2010-09-30
JP2010-222002 2010-09-30
JP2011-215071 2011-09-29
JP2011215071A JP2012094853A (ja) 2010-09-30 2011-09-29 配線構造
PCT/JP2011/072590 WO2012043806A1 (ja) 2010-09-30 2011-09-30 配線構造および表示装置

Publications (1)

Publication Number Publication Date
CN103098220A true CN103098220A (zh) 2013-05-08

Family

ID=45893243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180044003XA Pending CN103098220A (zh) 2010-09-30 2011-09-30 布线结构以及显示装置

Country Status (6)

Country Link
US (1) US20130181218A1 (zh)
JP (1) JP2012094853A (zh)
KR (1) KR20130064116A (zh)
CN (1) CN103098220A (zh)
TW (1) TWI478308B (zh)
WO (1) WO2012043806A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241394A (zh) * 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
US9660093B2 (en) 2012-10-17 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Transistor with multilayer film including oxide semiconductor layer and oxide layer
CN107170832A (zh) * 2017-06-14 2017-09-15 华南理工大学 一种氧化物薄膜晶体管及其制备方法
CN107210226A (zh) * 2015-02-04 2017-09-26 株式会社半导体能源研究所 半导体装置的制造方法
CN109478560A (zh) * 2016-07-20 2019-03-15 株式会社理光 场效应晶体管及其制作方法，显示元件，图像显示装置和***

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP2013153118A (ja) * 2011-03-09 2013-08-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
CN104272463B (zh) 2012-05-09 2017-08-15 株式会社神户制钢所 薄膜晶体管和显示装置
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
CN104380473B (zh) * 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
TWI532187B (zh) 2012-06-06 2016-05-01 Kobe Steel Ltd Thin film transistor
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6193786B2 (ja) * 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR102123529B1 (ko) * 2013-03-28 2020-06-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
JP6426379B2 (ja) * 2013-06-19 2018-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20150011219A (ko) * 2013-07-22 2015-01-30 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 기판
KR102308621B1 (ko) * 2014-07-15 2021-10-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2018022879A (ja) * 2016-07-20 2018-02-08 株式会社リコー 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム
US10916430B2 (en) * 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI667796B (zh) * 2017-05-31 2019-08-01 南韓商Ｌｇ顯示器股份有限公司 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置
CN107579005B (zh) * 2017-09-11 2020-03-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及显示装置
KR102556021B1 (ko) * 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
JPWO2019106896A1 (ja) * 2017-11-28 2020-11-19 Ａｇｃ株式会社 薄膜トランジスタ
CN113711378A (zh) * 2019-04-25 2021-11-26 Ａｇｃ株式会社 纳米粒子的集合体、纳米粒子的分散液、油墨、薄膜、有机发光二极管和纳米粒子的集合体的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203387A1 (en) * 2007-02-28 2008-08-28 Samsung Electronics Co., Ltd Thin film transistor and method of manufacturing the same
US20100025677A1 (en) * 2008-07-31 2010-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3616724B2 (ja) * 1997-09-25 2005-02-02 アルプス電気株式会社 半導体装置の製造方法
JP5228251B2 (ja) * 2007-05-07 2013-07-03 三菱マテリアル株式会社 密着性に優れたｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線膜および電極膜を形成するためのスパッタリングターゲット
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
WO2011043218A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203387A1 (en) * 2007-02-28 2008-08-28 Samsung Electronics Co., Ltd Thin film transistor and method of manufacturing the same
US20100025677A1 (en) * 2008-07-31 2010-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660093B2 (en) 2012-10-17 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Transistor with multilayer film including oxide semiconductor layer and oxide layer
US10217796B2 (en) 2012-10-17 2019-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide layer and an oxide semiconductor layer
CN104241394A (zh) * 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
WO2016029541A1 (zh) * 2014-08-29 2016-03-03 京东方科技集团股份有限公司 薄膜晶体管及其的制备方法、阵列基板和显示装置
US9793413B2 (en) 2014-08-29 2017-10-17 Boe Technology Group Co., Ltd. Metal oxide thin film transistor having channel protection layer
CN107210226A (zh) * 2015-02-04 2017-09-26 株式会社半导体能源研究所 半导体装置的制造方法
US9831275B2 (en) 2015-02-04 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device at low temperature
US10431600B2 (en) 2015-02-04 2019-10-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device including a metal oxide film
CN107210226B (zh) * 2015-02-04 2020-12-22 株式会社半导体能源研究所 半导体装置的制造方法
CN109478560A (zh) * 2016-07-20 2019-03-15 株式会社理光 场效应晶体管及其制作方法，显示元件，图像显示装置和***
CN109478560B (zh) * 2016-07-20 2022-03-15 株式会社理光 场效应晶体管及其制作方法，显示元件，图像显示装置和***
CN107170832A (zh) * 2017-06-14 2017-09-15 华南理工大学 一种氧化物薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
TWI478308B (zh) 2015-03-21
WO2012043806A1 (ja) 2012-04-05
TW201232739A (en) 2012-08-01
JP2012094853A (ja) 2012-05-17
US20130181218A1 (en) 2013-07-18
KR20130064116A (ko) 2013-06-17

Similar Documents

Publication Publication Date Title
CN103098220A (zh) 布线结构以及显示装置
EP2195849B1 (en) Oxide semiconductor device including insulating layer and display apparatus using the same
JP5977569B2 (ja) 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
CN102473730B (zh) 布线构造及其制造方法、以及具备布线构造的显示装置
CN103222061A (zh) 布线构造
CN102683422B (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
WO2014034872A1 (ja) 薄膜トランジスタおよび表示装置
JPWO2008018490A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
CN103503117A (zh) 布线构造以及显示装置
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
CN103208526A (zh) 一种半导体器件及其制造方法
CN104867985A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US8361897B2 (en) Method for depositing a thin film electrode and thin film stack
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP6756875B1 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
CN203367288U (zh) 一种薄膜晶体管及相应的液晶显示器
JP2011091365A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20130508

RJ01 Rejection of invention patent application after publication