CN103094293A - 用于半导体装置中的衬垫下电路的衬垫设计 - Google Patents

用于半导体装置中的衬垫下电路的衬垫设计 Download PDF

Info

Publication number
CN103094293A
CN103094293A CN2012104323436A CN201210432343A CN103094293A CN 103094293 A CN103094293 A CN 103094293A CN 2012104323436 A CN2012104323436 A CN 2012104323436A CN 201210432343 A CN201210432343 A CN 201210432343A CN 103094293 A CN103094293 A CN 103094293A
Authority
CN
China
Prior art keywords
semiconductor substrate
chamber
tsv
liner
metal stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104323436A
Other languages
English (en)
Other versions
CN103094293B (zh
Inventor
钱胤
戴幸志
顾克强
文森特·韦内齐亚
毛杜立
郑伟
霍华德·E·罗兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN103094293A publication Critical patent/CN103094293A/zh
Application granted granted Critical
Publication of CN103094293B publication Critical patent/CN103094293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及用于半导体装置中的衬垫下电路的衬垫设计。半导体装置的实施例包含半导体衬底及安置在所述半导体衬底内的腔，所述腔至少从所述半导体衬底的第一侧延伸到所述半导体衬底的第二侧。所述半导体装置还包含绝缘层，所述绝缘层安置在所述半导体衬底的所述第一侧上且涂覆所述腔的侧壁。包含接合衬垫的导电层安置在所述绝缘层上。所述导电层延伸到所述腔内且连接到安置在所述半导体衬底的所述第二侧下方的金属堆叠。穿硅通孔衬垫安置在所述半导体衬底的所述第二侧下方且连接到所述金属堆叠。所述穿硅通孔衬垫经定位以接受穿硅通孔。

Description

用于半导体装置中的衬垫下电路的衬垫设计
技术领域
本发明大体上涉及半导体装置，且尤其是但又不专门涉及用于集成电路的衬垫结构。
背景技术
例如集成电路(“IC”)或芯片的半导体装置是由表面上的多个接合衬垫形成的，且提供芯片上接口以将所述半导体装置上的信号电耦合到外部芯片外引脚。当IC的大小随着不断进步的科技而减小的时候，衬垫的大小和间距并没有以相同的速度减小。结果，接合衬垫及与接合衬垫相关的结构占据了IC上的面积的更多百分比。
图1A为包括接合衬垫125的常规IC100的平面仰视图。图1B为IC100及一个接合衬垫125的部分的剖面图。IC100包括接合衬垫125、半导体衬底130及金属堆叠140。金属堆叠140包括在电介质层150内所形成的金属互连层M1、M2、M3及M4。接触件160将金属堆叠140的一个金属互连层耦合到另一金属互连层。层间电介质(“ILD”)170使半导体衬底130与金属堆叠140隔离。
上述接合衬垫结构的一个缺点就是半导体衬底130的大部分被移除以便容纳接合衬垫125。因此，用于电路构造的半导体衬底130的数量减少。随着接合衬垫占据IC面积的百分比的增加，就需要能够支撑接合衬垫下电路的接合衬垫结构。
发明内容
本发明的一个实施例涉及一种图像传感器，其包括：半导体衬底，其包括由***电路区域围绕的光敏区域；腔，其安置在所述半导体衬底的所述***电路区域内，所述腔至少从所述半导体衬底的第一侧一直延伸到所述半导体衬底的第二侧；绝缘层，其安置在所述半导体衬底的所述第一侧上且涂覆所述腔的侧壁；包括接合衬垫的导电层，其安置在所述绝缘层上及所述半导体衬底的所述第一侧上，其中所述导电层延伸到所述腔内且连接到安置在所述半导体衬底的所述第二侧下方的金属堆叠；及穿硅通孔(“TSV”)衬垫，其安置在所述半导体衬底的所述第二侧下方且连接到所述金属堆叠，其中所述TSV衬垫经定位以接受TSV。。
本发明的另一实施例涉及一种半导体装置，所述装置包括：半导体衬底；腔，其安置在所述半导体衬底内，所述腔至少从所述半导体衬底的第一侧延伸穿过所述半导体衬底的第二侧；绝缘层，其安置在所述半导体衬底的所述第一侧上且涂覆所述腔的侧壁；导电层，其安置在所述绝缘层上且安置在所述腔内，其中所述导电层包括所述半导体衬底的所述第一侧上的接合衬垫，且其中所述导电层连接到所述腔的底部处的金属堆叠，其中所述腔的所述底部位于所述半导体衬底的所述第一侧的对面；及穿硅通孔(“TSV”)衬垫，其安置在所述半导体衬底的所述底部的下方且连接到所述金属堆叠，其中所述TSV衬垫经定位以接受TSV。
本发明的另一实施例涉及一种用于制造半导体装置的方法，所述方法包括：提供其中安置有电路的半导体衬底；在所述半导体衬底的第二侧下方形成金属叠，其中所述金属叠层包含穿过硅通道(“TSV”)衬垫，且其中所述TSV衬垫经定位以接受TSV；形成穿过半导体衬底的腔；在所述半导体衬底的第一侧上及所述腔的侧壁上形成绝缘层；从所述腔的底部移除所述绝缘层的一部分，其中所述腔的所述底部位于所述半导体衬底的所述第一侧的对面；及在所述绝缘层上形成导电层且将所述导电层安置在所述腔内，其中所述导电层在所述半导体衬底上方形成接合衬垫，且其中所述导电层在所述腔的所述底部处连接到所述金属堆叠。。
附图说明
参考附图描述本发明的非限制性及非详尽的实施例，其中在各种视图中相同的参考数字指相同的部分，除非另有规定。
图1A为常规集成电路的平面仰视图，其展示接合衬垫。
图1B为通过图1A中的常规集成电路的部分的线1B到1B′的剖面图。
图2A为根据本发明的一个实施例说明展示接合衬垫的集成电路的平面底部的平面图。
图2B为根据本发明的一个实施例的通过图2A中的集成电路的线2B到2B′的剖面图。
图2C为通过线2B到2B′的部分的剖面图，其根据本发明的一个实施例更详细地说明图2A中的集成电路。
图3为根据本发明的一个实施例说明制造半导体的过程的流程图。
图4为根据本发明的一个实施例说明成像传感器的功能框图。
图5为根据本发明的一个实施例说明图像传感器内的两个图像传感器像素的样本像素电路的电路图。
具体实施方式
本文描述了半导体装置的实施例及制造半导体装置的方法。在以下描述中陈述了大量具体细节以提供对所述实施例的彻底理解。然而，所属领域的技术人员应了解，可以在没有一个或一个以上所述具体细节的情况下，或者在其它组件、材料的情况下实践本文所描述的技术，等等。在其它实例中，没有详细展示或描述众所周知的结构、材料或操作，以避免使某些方面模糊不清。
在整个本说明书中对“一个实施例”或“一实施例”的引用意味着结合所述实施例所描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。因此，在整个本说明书中的各处的短语“在一个实施例中”或“在一实施例中”的出现并不一定全都指相同的实施例。此外，可在一个或一个以上实施例中以任何合适的方式将所述特定特征、结构或特性进行组合。虽然参考正在描述的图的定向使用了例如顶部、底部、下及上的方向术语，但是这不应当解释为对实施例的定向的任何种类的限制。
如本文所使用，术语“衬底”指使用半导体材料(举例来说，基于硅、硅锗、锗、砷化镓及/或类似物的半导体材料)所形成的多种衬底中的任一者。衬底层可包括此衬底及已经对衬底执行的操作(举例来说，在衬底中形成区域、结及/或其它结构的此类操作)所产生的一个或一个以上结构。举例来说而非限制，此类结构可包括一个或一个以上经掺杂半导体区域及/或未经掺杂半导体区域、硅的外延层及在所述衬底上形成的其它半导体结构。
图2A为根据本发明的一个实施例说明集成电路的平面底部及多个接合衬垫的平面图。在图2A中，后侧照明(“BSI”)图像传感器200被说明为集成电路(“IC”)的一个实例。在BSI图像传感器200中，安置在图像传感器像素阵列的衬底内的光敏区域被暴露于来自衬底后侧的入射光。在本发明的其它实施例中，IC可为前侧照明(“FSI”)图像传感器或某一其它类型的电子电路。
在所说明的实施例中，BSI图像传感器200包括***电路区域220所围绕的光敏区域210。接合衬垫(举例来说，接合衬垫225)及腔(举例来说，腔226)可位于***电路区域220内以使其不阻挡来自光敏区域210的入射光。光敏区域210可含有图像传感器像素阵列。在所说明的实施例中，腔226位于***电路区域220的外部周边上以增加可用的半导体衬底面积。在其它实施例中，腔226比接合衬垫225离光敏区域210更近。接合衬垫225通过线接合连接使BSI图像传感器200内部的信号在外部可用。
图2B为沿着图2A中的线2B到2B′取得的BSI图像传感器200的剖面图。所说明的BSI图像传感器200的实施例包括接合衬垫225、腔226、半导体衬底230、光敏元件231、***电路232及处置衬底260。接合衬垫225及腔226可在半导体衬底230的后侧上形成。半导体衬底230可为P型的且可被称为外延层。形成在半导体衬底230的前侧上的光敏元件231表示可安置图像传感器像素阵列的地方。光敏元件231可包括光电二极管及传递门。***电路232(又被说明为形成于半导体衬底230的前侧上)可包括与光敏元件231相关联的控制电路、功能逻辑电路及读出电路。***电路232可独自驻留在***电路区域220内或驻留在***电路区域220及光敏区域210内。在一个实施例中，光敏元件231为N型。然而，所属领域的技术人员应了解，在其它实施例中，掺杂极性可为不同的。举例来说，光敏元件231可为P型的，而半导体衬底230可为N型的。
图2C为通过线2B到2B′的一部分的剖面图，其比图2B更详细地说明BSI图像传感器200。图2C说明P+层233、抗反射(“AR”)层234、绝缘体270、导电层275、衬垫绝缘体290、腔侧壁295及层间电介质(“ILD”)层240。P+层233安置在半导体衬底230的后侧上，且抗反射(“AR”)层234安置在P+掺杂剂层233上。在所说明的实施例中，绝缘体270安置在AR层234上，且绝缘体270也涂覆腔侧壁295。在一个实施例中，导电层275安置在绝缘体270上且导电层275也延伸到腔226内。接合衬垫225为安置在半导体衬底230上的导电层275的部分。衬垫绝缘体290可安置在导电层275的若干部分上，但是将暴露接合衬垫225的至少一部分。涂覆腔侧壁295的绝缘体270可使安置在腔内的导电层275的部分与半导体衬底230电隔离。
在所说明的实施例中，腔226安置在***电路区域220内的半导体衬底230内。可在衬底230中蚀刻出腔226或使用不同的过程形成腔226。腔226至少从半导体衬底230的后侧延伸到半导体衬底230的前侧。腔226还可延伸通过ILD层240。在所说明的实施例中，ILD层240安置在半导体衬底230与金属堆叠250之间。导电层275的部分(安置在腔226的底部处的部分)连接到金属堆叠250。此连接在接合衬垫225与金属堆叠250之间形成导电电路。
图2C说明安置在衬底230的前侧上的金属堆叠250包括金属互连层M1、M2、M3及M4。在一些实施例中，金属堆叠250可含有任何数目的金属互连层。所述金属互连层可形成在层间电介质之间且可通过接触件连接在一起。光敏元件231及***电路232可电连接到金属堆叠250。
安置在衬底230的前侧上的金属互连层M4被说明为正安置在处置衬底260上面且接触处置衬底260。可将TSV衬垫285包括在M4或另一金属互连层中。TSV衬垫285可为硅且其经定位以接受TSV。TSV衬垫285可经定位以分配芯片外信号或接收芯片外信号。在一个实施例中，TSV285衬垫经定位以使接合衬垫225正下方的金属互连层(举例来说，M1、M2及M3)的可用性最大化，以便允许金属互连层直接连接到接合衬垫225正下方的电路(举例来说，***电路232)。在所说明的实施例中，TSV280行进穿过处置衬底260且与TSV衬垫285相连接。在一些实施例中，将全部或部分的处置衬底260从BSI图像传感器200移除。TSV280可行进穿过除了处置衬底260以外的衬底。
TSV衬垫285允许通过通路(举例来说，TSV280)从BSI图像传感器200的前侧接近金属堆叠250及连接到金属堆叠250的任何电路(举例来说，光敏元件231及***电路232)，且接合衬垫225允许通过线接合从后侧接近金属堆叠250。此外，使腔226安置在***电路区域220的外部周边上允许半导体衬底在更大的面积中保持连续。而且，由于是通过安置在腔内的导电层275的部分将接合衬垫225连接到金属堆叠250，所以衬垫下电路(“CUP”)是可能的。相反，常规IC100中的接合衬垫125要求移除较大部分的半导体衬底130且CUP是不可能的。因此，所说明的实施例允许增加的半导体衬底来保持电路，同时仍然允许线接合接近(通过接合衬垫225)及TSV接近(通过TSV衬垫285的位置)。虽然所说明的实施例为BSI图像传感器200，但是本发明可应用到其它IC。
图3为根据本发明的一个实施例说明制造半导体的过程的流程图。过程300为如何制造BSI图像传感器200的一个实例。一些或所有过程方框在每一过程中出现的次序不应被视为限制。而是，从本发明获益的所属领域的技术人员应了解，一些过程方框可以未说明的多种次序来执行，或者甚至并行执行。
在过程方框305中，提供了其中安置着电路(举例来说，***电路232)的半导体衬底(举例来说，半导体衬底230)。在过程方框310中，包括TSV衬垫(举例来说，TSV衬垫285)的金属堆叠(举例来说，金属堆叠250)形成在半导体衬底的第二侧上。在过程方框315处，穿过半导体衬底形成腔(举例来说，腔226)。所述腔可穿过其它层延伸经过半导体衬底，直到所述腔到达金属堆叠。可使用例如干式蚀刻的已知蚀刻工艺来形成所述腔。在过程方框320处，绝缘层(举例来说，绝缘物270)形成在半导体衬底的第一侧上。绝缘层还可形成在腔的侧壁上及腔的底部处。腔的底部(其中腔连接到金属堆叠)可为半导体衬底的第一侧的对面。在过程方框325处，将腔底部处的绝缘层的部分移除。移除腔的底部处的绝缘层以使导电层可与金属堆叠相连接。在过程方框330处，导电层(其包括接合衬垫)形成在绝缘层上方且也安置在腔内。导电层经安置以使导电层连接到金属堆叠。
图4为根据本发明的一个实施例说明成像传感器400的功能框图。成像传感器400为使用本文所描述的技术而实施的IC的一个可能实施方案。图像传感器400的所说明的实施例包括像素阵列405、读出电路410、功能逻辑415及控制电路420。像素阵列405为图像传感器或像素(举例来说，像素P1、P2……，Pn)的二维(“2D”)阵列。像素阵列405可安置在光敏区域210内的光敏元件231内。读出电路410、功能逻辑415及/或控制电路420可安置在***电路232内。在一个实施例中，每一像素为互补金属氧化物半导体(“CMOS”)成像像素。如所说明的，每一像素按行(举例来说，行R1到Ry)及列(举例来说，列C1到Cx)布置以获取个人、位置或物体的图像数据，其接着可用来再现个人、位置或物体的2D图像。本发明中的结构和过程可用在成像传感器400内。
在每一像素已经获取其图像数据或图像电荷后，通过读出电路410读出图像数据并将其传递到功能逻辑415。读出电路410可包括放大电路、模/数(“ADC”)转换电路或其它电路。功能逻辑415可仅存储图像数据或甚至通过施加后期图像效果来操纵图像数据(举例来说，裁剪、旋转、移除红眼、调节亮度、调节对比度或其它)。在一个实施例中，读出电路410可在读出多个列线(所说明的)的同时读出一行图像数据或可使用多种其它技术(未说明)来读出图像数据，例如连续读出或同时全部并行读出所有像素。控制电路420耦合到像素阵列405以控制像素阵列405的操作特征。举例来说，控制电路420可产生用于控制图像采集的快门信号。
图5为根据本发明的一个实施例说明成像阵列内的两个四晶体管(“4T”)像素的样本像素电路500的电路图。像素电路500为用于实施图4的像素阵列405内的每一像素的一个可能的像素电路架构。然而，应了解，本发明的实施例不限于4T像素架构；而是，从本发明受益的所属领域的技术人员应理解，本发明的教示对3T设计、5T设计及各种其它像素架构也是适用的。在一些实施例中，在像素电路500中所说明的一些电路可安置在***电路232内。
在图5中，像素Pa及Pb布置在两行和一列中。每一像素电路500的所说明实施例包括光电二极管PD、传递晶体管T1、复位晶体管T2、源极跟随器(“SF”)晶体管T3、选择晶体管T4及存储电容器C1。在操作期间，传递晶体管T1接收传递信号TX，其将积聚在光电二极管PD内的电荷传递到浮动扩散节点FD。在一个实施例中，浮动扩散节点FD可耦合到存储电容器(没有展示)以暂时存储图像电荷。
复位晶体管T2耦合在电力轨VDD与浮动扩散节点FD之间以在复位信号RST的控制下将像素复位(举例来说，对FD及PD进行放电或充电达到预设电压)。浮动扩散节点FD经耦合以控制SF晶体管T3的栅极。SF晶体管T3耦合在电力轨VDD与选择晶体管T4之间。SF晶体管T3作为将高阻抗连接提供到浮动扩散FD的源极跟随器来操作。最后，选择晶体管T4在选择信号SEL的控制下选择性地将像素电路500的输出耦合到读出列线。在一个实施例中，由控制电路420产生TX信号、RST复位信号及SEL信号。
包括摘要中所描述的内容的本发明的所说明的实施例的以上所描述并非意欲是详尽的或将本发明限制在所揭示的精确形式。尽管出于说明的目的在本文中描述了本发明的具体的实施例及实例，但是所属领域的技术人员将认识到，在本发明的范围内各种修改是可能的。
可鉴于以上详细的描述对本发明做出这些修改。在所附权利要求书中所使用的术语不应当解释为将本发明限于说明书中揭示的具体实施例。而是，本发明的范围将完全由所附权利要求书决定，其应当根据已经建立的权利要求诠释原则进行解释。

Claims (20)

1.一种图像传感器，其包括：
半导体衬底，其包括由***电路区域围绕的光敏区域；
腔，其安置在所述半导体衬底的所述***电路区域内，所述腔至少从所述半导体
衬底的第一侧一直延伸到所述半导体衬底的第二侧；
绝缘层，其安置在所述半导体衬底的所述第一侧上且涂覆所述腔的侧壁；
包括接合衬垫的导电层，其安置在所述绝缘层上及所述半导体衬底的所述第一侧
上，其中所述导电层延伸到所述腔内且连接到安置在所述半导体衬底的所述第二侧
下方的金属堆叠；及
穿硅通孔“TSV”衬垫，其安置在所述半导体衬底的所述第二侧下方且连接到所
述金属堆叠，其中所述TSV衬垫经定位以接受TSV。
2.根据权利要求1所述的图像传感器，其进一步包括：
光敏元件，其安置在所述半导体衬底的所述光敏区域内；及
读出电路，其安置在所述接合衬垫下面且安置在所述半导体衬底的所述***电路
区域内，其中所述读出电路经耦合以从所述光敏元件读出图像数据。
3.根据权利要求1所述的图像传感器，其进一步包括：
处置衬底，其安置在所述TSV衬垫下方；及
TSV，其行进穿过所述处置衬底且与所述TSV衬垫相连接。
4.根据权利要求1所述的图像传感器，其进一步包括：
层间电介质，其安置在所述金属堆叠与所述半导体衬底之间，其中所述腔延伸穿
过所述层间电介质。
5.根据权利要求1所述的图像传感器，其进一步包括：
抗反射层，其安置在光敏元件上，所述光敏元件安置在所述半导体衬底的所述光
敏区域内。
6.根据权利要求1所述的图像传感器，其中所述腔位于所述半导体衬底的所述***电
路区域的外部周边上。
7.根据权利要求1所述的图像传感器，其中所述金属堆叠包括多个金属互连层，且其
中所述TSV衬垫的至少一部分安置在所述金属堆叠内的至少一个金属互连层正下
方，所述至少一个金属互连层安置在电路正下方且连接到安置在所述接合衬垫正下
方的所述电路。
8.根据权利要求1所述的图像传感器，其中所述整个接合衬垫安置在所述***电路区
域上方及之上。
9.根据权利要求1所述的图像传感器，其中所述金属堆叠包括所述TSV衬垫。
10.根据权利要求1所述的图像传感器，其中所述TSV衬垫经定位以用于分配或接收
芯片外信号。
11.一种半导体装置，其包括：
半导体衬底；
腔，其安置在所述半导体衬底内，所述腔至少从所述半导体衬底的第一侧延伸穿
过所述半导体衬底的第二侧；
绝缘层，其安置在所述半导体衬底的所述第一侧上且涂覆所述腔的侧壁；
导电层，其安置在所述绝缘层上且安置在所述腔内，其中所述导电层包括所述半
导体衬底的所述第一侧上的接合衬垫，且其中所述导电层连接到所述腔的底部处的
金属堆叠，其中所述腔的所述底部位于所述半导体衬底的所述第一侧的对面；及
穿硅通孔“TSV”衬垫，其安置在所述半导体衬底的所述底部的下方且连接到所
述金属堆叠，其中所述TSV衬垫经定位以接受TSV。
12.根据权利要求11所述的半导体装置，其中所述半导体装置包括图像传感器，所述
图像传感器进一步包括：
电路，其安置在所述半导体衬底内，其中所述电路安置在所述接合衬垫下面。
13.根据权利要求12所述的半导体装置，其中所述腔位于所述半导体衬底的外部周边
上以使连续的半导体衬底的面积最大化。
14.根据权利要求12所述的半导体装置，其进一步包括：
处置衬底，其安置在所述TSV衬垫下方；及
TSV，其行进穿过所述处置衬底且与所述TSV衬垫相连接。
15.根据权利要求12所述的半导体装置，其进一步包括：
层间电介质，其安置在所述金属堆叠与所述半导体衬底之间，其中所述腔延伸穿
过所述层间电介质。
16.根据权利要求12所述的半导体装置，其中所述金属堆叠包括多个金属互连层，且
其中所述TSV衬垫的一部分安置在所述金属堆叠内的至少一个金属互连层正下方，
所述至少一个金属互连层安置在电路正下方且连接到安置在所述接合衬垫正下方
的所述电路。
17.根据权利要求12所述的半导体装置，其中所述TSV将所述TSV衬垫连接到芯片
外信号。
18.一种用于制造半导体装置的方法，所述方法包括：
提供其中安置有电路的半导体衬底；
在所述半导体衬底的第二侧下方形成金属堆叠，其中所述金属堆叠包括穿硅通孔
“TSV”衬垫，且其中所述TSV衬垫经定位以接受TSV；
形成穿过所述半导体衬底的腔；
在所述半导体衬底的第一侧上及所述腔的侧壁上形成绝缘层；
从所述腔的底部移除所述绝缘层的一部分，其中所述腔的所述底部位于所述半导
体衬底的所述第一侧的对面；及
在所述绝缘层上形成导电层且将所述导电层安置在所述腔内，其中所述导电层在
所述半导体衬底上方形成接合衬垫，且其中所述导电层在所述腔的所述底部处连接
到所述金属堆叠。
19.根据权利要求18所述的方法，其进一步包括：
在所述TSV衬垫下方形成处置衬底；及
形成TSV，所述TSV行进穿过所述处置衬底且与所述TSV衬垫相连接。
20.根据权利要求18所述的方法，其进一步包括：
在所述金属堆叠与所述半导体衬底之间形成层间电介质，其中在所述腔的底部处
蚀刻掉所述绝缘层的所述部分包括蚀刻掉所述金属堆叠与所述半导体衬底之间的
所述层间电介质的一部分。
CN201210432343.6A 2011-11-03 2012-11-02 用于半导体装置中的衬垫下电路的衬垫设计 Active CN103094293B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/288,731 US8569856B2 (en) 2011-11-03 2011-11-03 Pad design for circuit under pad in semiconductor devices
US13/288,731 2011-11-03

Publications (2)

Publication Number Publication Date
CN103094293A true CN103094293A (zh) 2013-05-08
CN103094293B CN103094293B (zh) 2015-10-21

Family

ID=48206676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210432343.6A Active CN103094293B (zh) 2011-11-03 2012-11-02 用于半导体装置中的衬垫下电路的衬垫设计

Country Status (4)

Country Link
US (2) US8569856B2 (zh)
CN (1) CN103094293B (zh)
HK (1) HK1183161A1 (zh)
TW (1) TWI495096B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280449A (zh) * 2013-05-16 2013-09-04 华进半导体封装先导技术研发中心有限公司 一种背照图像传感器的制造方法
CN104576664A (zh) * 2013-10-23 2015-04-29 豪威科技(上海)有限公司 一种背照式cmos传感器及其制造方法
CN106910757A (zh) * 2015-10-29 2017-06-30 三星电子株式会社 层叠型半导体器件
CN110098165A (zh) * 2018-01-30 2019-08-06 络达科技股份有限公司 接垫结构、应用该接垫结构的半导体芯片及其制造方法
CN110998825A (zh) * 2017-08-04 2020-04-10 美光科技公司 利用外部端子进行写入
CN113497070A (zh) * 2020-04-01 2021-10-12 爱思开海力士有限公司 图像传感器装置
CN113644081A (zh) * 2020-05-11 2021-11-12 爱思开海力士有限公司 图像传感器装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569856B2 (en) 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
JP2013143532A (ja) * 2012-01-12 2013-07-22 Toshiba Corp 半導体装置
KR20130106619A (ko) * 2012-03-20 2013-09-30 삼성전자주식회사 이미지 센서 및 그 제조 방법
US8946784B2 (en) * 2013-02-18 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US9041206B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US9722099B2 (en) * 2013-03-14 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Light sensing device with outgassing hole in a light shielding layer and an anti-reflection film
US9398237B2 (en) 2014-04-30 2016-07-19 Sony Corporation Image sensor with floating diffusion interconnect capacitor
US9324755B2 (en) * 2014-05-05 2016-04-26 Semiconductor Components Industries, Llc Image sensors with reduced stack height
US9252179B2 (en) * 2014-06-13 2016-02-02 Visera Technologies Company Limited Image sensor structures
US9634053B2 (en) * 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
US9748301B2 (en) * 2015-01-09 2017-08-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9490282B2 (en) * 2015-03-19 2016-11-08 Omnivision Technologies, Inc. Photosensitive capacitor pixel for image sensor
US9818776B2 (en) 2015-04-08 2017-11-14 Semiconductor Components Industries, Llc Integrating bond pad structures with light shielding structures on an image sensor
US10217783B2 (en) 2015-04-08 2019-02-26 Semiconductor Components Industries, Llc Methods for forming image sensors with integrated bond pad structures
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
US10014333B2 (en) * 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers
US9773829B2 (en) * 2016-02-03 2017-09-26 Omnivision Technologies, Inc. Through-semiconductor-via capping layer as etch stop layer
JP2017183407A (ja) * 2016-03-29 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10109666B2 (en) 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
KR102430496B1 (ko) 2017-09-29 2022-08-08 삼성전자주식회사 이미지 센싱 장치 및 그 제조 방법
KR102483548B1 (ko) 2017-10-31 2023-01-02 삼성전자주식회사 이미지 센싱 장치
CN110211977B (zh) * 2019-04-30 2021-11-30 德淮半导体有限公司 三维堆栈式cis及其形成方法
KR20210122526A (ko) * 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090186473A1 (en) * 2007-09-19 2009-07-23 Xiaofeng Fan Methods of Forming a Conductive Interconnect in a Pixel of an Imager and in Other Integrated Circuitry
CN101689555A (zh) * 2007-03-02 2010-03-31 普廷数码影像控股公司 背侧照射的成像器及制作背侧照射的成像器的方法
US20100246152A1 (en) * 2009-03-30 2010-09-30 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043144A (en) * 1998-05-25 2000-03-28 United Microelectronics Corp. Bonding-pad structure for integrated circuit and method of fabricating the same
JP3324581B2 (ja) * 1999-09-21 2002-09-17 日本電気株式会社 固体撮像装置及びその製造方法
US6765276B2 (en) * 2001-08-23 2004-07-20 Agilent Technologies, Inc. Bottom antireflection coating color filter process for fabricating solid state image sensors
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
KR100653691B1 (ko) * 2004-07-16 2006-12-04 삼성전자주식회사 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들
EP2006918A4 (en) * 2006-02-20 2012-05-30 Kyocera Corp LUMINESCENT ELEMENT ARRAY, LIGHT-EMITTING DEVICE, AND IMAGE FORMING DEVICE
CN100446288C (zh) * 2006-08-01 2008-12-24 金芃 通孔垂直结构的半导体芯片及其制造方法
US9231012B2 (en) * 2007-08-01 2016-01-05 Visera Technologies Company Limited Image sensor package
US7859033B2 (en) * 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
US8283250B2 (en) * 2008-12-10 2012-10-09 Stats Chippac, Ltd. Semiconductor device and method of forming a conductive via-in-via structure
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US8344471B2 (en) * 2009-07-29 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AICu process
US8502335B2 (en) * 2009-07-29 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AlCu Process
US8748305B2 (en) * 2009-11-17 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for semiconductor devices
US20110221018A1 (en) * 2010-03-15 2011-09-15 Xunqing Shi Electronic Device Package and Methods of Manufacturing an Electronic Device Package
TWI505413B (zh) * 2011-07-20 2015-10-21 Xintec Inc 晶片封裝體及其製造方法
US8569856B2 (en) * 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689555A (zh) * 2007-03-02 2010-03-31 普廷数码影像控股公司 背侧照射的成像器及制作背侧照射的成像器的方法
US20090186473A1 (en) * 2007-09-19 2009-07-23 Xiaofeng Fan Methods of Forming a Conductive Interconnect in a Pixel of an Imager and in Other Integrated Circuitry
US20100246152A1 (en) * 2009-03-30 2010-09-30 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280449A (zh) * 2013-05-16 2013-09-04 华进半导体封装先导技术研发中心有限公司 一种背照图像传感器的制造方法
CN103280449B (zh) * 2013-05-16 2016-06-01 华进半导体封装先导技术研发中心有限公司 一种背照图像传感器的制造方法
CN104576664A (zh) * 2013-10-23 2015-04-29 豪威科技(上海)有限公司 一种背照式cmos传感器及其制造方法
CN104576664B (zh) * 2013-10-23 2018-04-20 豪威科技(上海)有限公司 一种背照式cmos传感器及其制造方法
CN106910757A (zh) * 2015-10-29 2017-06-30 三星电子株式会社 层叠型半导体器件
CN106910757B (zh) * 2015-10-29 2020-10-23 三星电子株式会社 层叠型半导体器件
CN110998825A (zh) * 2017-08-04 2020-04-10 美光科技公司 利用外部端子进行写入
CN110998825B (zh) * 2017-08-04 2023-10-20 美光科技公司 利用外部端子进行写入
CN110098165A (zh) * 2018-01-30 2019-08-06 络达科技股份有限公司 接垫结构、应用该接垫结构的半导体芯片及其制造方法
CN113497070A (zh) * 2020-04-01 2021-10-12 爱思开海力士有限公司 图像传感器装置
CN113644081A (zh) * 2020-05-11 2021-11-12 爱思开海力士有限公司 图像传感器装置

Also Published As

Publication number Publication date
TWI495096B (zh) 2015-08-01
CN103094293B (zh) 2015-10-21
US8729712B2 (en) 2014-05-20
HK1183161A1 (zh) 2013-12-13
US8569856B2 (en) 2013-10-29
TW201327792A (zh) 2013-07-01
US20140035089A1 (en) 2014-02-06
US20130113065A1 (en) 2013-05-09

Similar Documents

Publication Publication Date Title
CN103094293B (zh) 用于半导体装置中的衬垫下电路的衬垫设计
US11424285B2 (en) Image sensor with conductive pixel separation structure and method of manufacturing the same
US11335732B2 (en) Image sensors and methods of forming image sensors
TWI502735B (zh) 雙側影像感測器
TWI479598B (zh) 介於具有額外作用區域之半導體裝置之間之隔離區域
US20160358967A1 (en) Monolithically stacked image sensors
US10567688B2 (en) Image sensor with test light shielding pattern, imaging device, and method of manufacturing image sensor chip package
CN108281452A (zh) 像素单元和形成方法以及成像***组件
CN104347658B (zh) 成像装置、电子设备以及制造成像装置的方法
KR101016545B1 (ko) 이미지센서 및 그 제조방법
KR20100012658A (ko) 이미지센서 제조방법
KR101063651B1 (ko) 이미지센서 및 그 제조방법
US20230299117A1 (en) Semiconductor image-sensing structure and method for forming the same
US11948964B2 (en) Image sensor having vertical, transfer, reset, source follower, and select transistors vertically aligned over the photodiode
US20230307437A1 (en) Novel Protection Diode Structure For Stacked Image Sensor Devices
CN101715074A (zh) 图像传感器及其制造方法
CN101471372A (zh) 图像传感器及其制造方法
KR20220125930A (ko) 이미지 센싱 장치
KR101002104B1 (ko) 이미지센서 및 그 제조방법
KR101033362B1 (ko) 이미지센서 및 그 제조방법
CN101383363B (zh) 图像传感器及其制造方法
CN115692436A (zh) 具有深沟槽隔离结构的图像传感器像素
KR20100078600A (ko) 반도체 소자의 제조방법
KR20100012671A (ko) 이미지센서의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1183161

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1183161

Country of ref document: HK

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: OmniVision Technologies, Inc.

Address before: American California

Patentee before: Omnivision Tech Inc.