KR101009392B1 - 비휘발성 메모리 소자의 문턱전압 측정 방법 - Google Patents

비휘발성 메모리 소자의 문턱전압 측정 방법 Download PDF

Info

Publication number
KR101009392B1
KR101009392B1 KR1020040042117A KR20040042117A KR101009392B1 KR 101009392 B1 KR101009392 B1 KR 101009392B1 KR 1020040042117 A KR1020040042117 A KR 1020040042117A KR 20040042117 A KR20040042117 A KR 20040042117A KR 101009392 B1 KR101009392 B1 KR 101009392B1
Authority
KR
South Korea
Prior art keywords
threshold voltage
control gate
voltage
measured
current
Prior art date
Application number
KR1020040042117A
Other languages
English (en)
Other versions
KR20050116974A (ko
Inventor
이상범
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040042117A priority Critical patent/KR101009392B1/ko
Publication of KR20050116974A publication Critical patent/KR20050116974A/ko
Application granted granted Critical
Publication of KR101009392B1 publication Critical patent/KR101009392B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 비휘발성 메모리 소자의 문턱전압 측정 방법에 관한 것으로, 반도체 기판, 상기 반도체 기판위의 부유 게이트 및 제어 게이트, 상기 제어 게이트 양측 반도체 기판내의 소오스/드레인을 포함하는 비휘발성 메모리 소자의 문턱전압 측정방법에 있어서, 일정한 초기 전압을 측정하고자 하는 메모리 소자의 제어 게이트에 인가하고 드레인을 통해 흐르는 전류를 측정하는 제 1 단계와, 상기 1 단계로부터 측정된 전류와 메모리 셀의 문턱 전압에 상응하는 기준이 되는 전류의 크기를 비교하는 제 2 단계와, 상기 제 2 단계의 비교 결과 측정된 전류가 메모리 셀의 문턱 전압에 상응하는 기준이 되는 전류값보다 작으면 드레인을 통해 흐르는 전류 측정치가 기준이 되는 전류값 이상이 될 때까지 상기 제어 게이트에 인가되는 전압을 문턱전압까지 상승시키고, 상기 측정된 전류가 기준이 되는 전류값 이상이면 드레인을 통해 흐르는 전류 측정치가 기준이 되는 전류보다 작아질 때까지 제어 게이트에 인가되는 전압을 문턱전압까지 내리는 제 3 단계와, 상기 제 3 단계 종료 후 상기 제어 게이트에 인가되는 전압을 읽어 문턱 전압을 측정하는 제 4 단계를 포함하여 이루어짐을 특징으로 한다.
비휘발성 메모리, 문턱전압

Description

비휘발성 메모리 소자의 문턱전압 측정 방법{Method for Measuring threshold voltage of non-volatile memory device}
도 1은 본 발명에 따른 반도체 소자의 문턱전압 측정 방법을 설명하기 위한 순서도
도 2는 프로그램/소거된 셀에서 제어 게이트(VG) 전압에 따른 드레인 전류(Id) 커브를 나타낸 그래프
본 발명은 비휘발성 메모리에 관한 것으로 특히, 문턱전압 제어 게이트에 인가하는 전압을 적절하게 조정하여 문턱전압을 측정할 때마다 측정된 값이 바뀌는 문제를 해결하기 위한 비휘발성 메모리 소자의 문턱전압 측정방법에 관한 것이다.
일반적으로 비휘발성 메모리는 전원이 중단되어도 저장된 데이터가 손실되지 않는 장점을 가지고 있어 PC Bios용, Set-top Box, 프린터(printer) 및 네트워크 서버(network server) 등의 데이터 저장용으로 많이 사용되고 있으며 최근에는 디지털 카메라와 휴대폰 등에서도 많이 이용되고 있는 실정이다.
이러한 비휘발성 메모리 중에서도 전기적으로 메모리 셀의 데이터를 일괄적으로 또는 섹터(sector) 단위로 소거하는 기능을 가지고 있는 EEPROM(Electrically Erasable Programmable Read-Only Memory)형 비휘발성 메모리 장치는 프로그램시 드레인 측에 채널 열 전자(channel hot electron)를 형성시켜 전자를 부유 게이트(floating gate)에 축적함으로써 셀 트랜지스터의 문턱전압을 증가시킨다. 반면에, 비휘발성 메모리장치의 소거 동작은 소오스/기판과 부유 게이트간의 고전압을 발생시켜 부유 게이트에 축적된 전자를 방출함으로써 셀 트랜지스터의 문턱전압을 낮춘다.
이러한 비휘발성 메모리 소자에서는 문턱전압을 측정하여 해당 셀의 프로그램/소거 상태를 파악하고 있다.
종래 기술에 따른 비휘발성 메모리 셀의 문턱전압 측정 방법은 다음과 같다.
먼저, 소거(Erase)된 비휘발성 메모리 셀의 문턱전압을 -3[V]라 하고, 프로그램(Program)된 셀의 문턱전압을 +3[V]라 가정하다.
비휘발성 메모리 장치의 문턱전압을 측정하기 위해서는 측정하고자 하는 비휘발성 메모리 셀의 드레인에 2.5[V], 소오스와 반도체 기판에 0[V]가 각각 인가되도록 구성하고, 제어 게이트에는 일정 범위의 갖는 전압을 최소치로부터 최대치로 스위프(sweep)시킨다. 상기 제어 게이트에 인가되는 전압의 범위는 측정자에 의해 설정되는데, 보통 -4[V]에서 +4[V]의 범위를 갖는다.
이후, 상기 제어 게이트 게이트에 인가되는 전압을 단계적으로 상승시키는 과정에서 상기 드레인을 통해 1㎂의 전류가 흐르는 시점이 발생된다. 이때, 상기 제어 게이트에 인가되는 전압을 읽어 문턱전압을 측정한다.
그런데, 문턱전압 측정을 위해서 프로그램된 셀(3[V]의 문턱전압을 가짐)의 제어 게이트에 -4[V]의 전압을 인가하면 해당 셀의 부유 게이트에 저장되어 있던 전자가 채널쪽으로 빠져나게 된다. 따라서, 프로그램된 셀의 경우 문턱전압을 측정할 때마다 문턱전압이 계속해서 낮아지게 된다.
이와 반대로, 문턱전압 측정을 위해서 소거된 셀(-3[V]의 문턱전압을 가짐)의 제어 게이트에 +4[V]의 전압을 인가하면 채널 전자가 부유 게이트에 주입되게 된다. 따라서, 소거된 셀의 경우 문턱전압을 측정할 때마다 문턱전압이 계속해서 올라가게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 본 발명은 메모리 셀의 드레인에 흐르는 전류 측정 결과에 따라서 제어 게이트에 인가하는 전압을 변화시킴으로써 문턱전압 측정 과정에서 제어 게이트에 잘못된 레벨의 전압이 인가됨으로 인해서 문턱전압이 변화되는 현상을 방지할 수 있도록 하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 비휘발성 메모리 소자의 문턱전압 측정 방법은 반도체 기판, 상기 반도체 기판위의 부유 게이트 및 제어 게이트, 상기 제어 게이트 양측 반도체 기판내의 소오스/드레인을 포함하는 비휘발성 메모리 소자의 문턱전압 측정방법에 있어서, 일정한 초기 전압을 측정하고자 하는 메모리 소자의 제어 게이트에 인가하고 드레인을 통해 흐르는 전류를 측정하는 제 1 단계와, 상기 1 단계로부터 측정된 전류와 메모리 셀의 문턱 전압에 상응하는 기준이 되는 전류의 크기를 비교하는 제 2 단계와, 상기 제 2 단계의 비교 결과 측정된 전류가 메모리 셀의 문턱 전압에 상응하는 기준이 되는 전류값보다 작으면 드레인을 통해 흐르는 전류 측정치가 기준이 되는 전류값 이상이 될 때까지 상기 제어 게이트에 인가되는 전압을 문턱전압까지 상승시키고, 상기 측정된 전류가 기준이 되는 전류값 이상이면 드레인을 통해 흐르는 전류 측정치가 기준이 되는 전류보다 작아질 때까지 제어 게이트에 인가되는 전압을 문턱전압까지 내리는 제 3 단계와, 상기 제 3 단계 종료 후 상기 제어 게이트에 인가되는 전압을 읽어 문턱 전압을 측정하는 제 4 단계를 포함하여 이루어짐을 특징으로 한다.
바람직하게, 상기 제 3 단계에 있어서 상기 측정된 전류가 기준이 되는 전류값보다 작은 경우에 상기 드레인을 통해 흐르는 전류가 기준이 되는 전류값 이상이 되는 시점에 도달하지 않았더라도 상기 제어 게이트에 인가되는 전압이 제어 게이트에 인가 가능한 최대 전압이 되면 상기 제 3 단계를 종료시키고 제 4 단계로 진행하는 것을 특징으로 한다.
바람직하게, 상기 제 3 단계에 있어서 상기 측정된 전류가 기준이 되는 전류값 이상인 경우, 상기 드레인을 통해 흐르는 전류가 기준이 되는 전류보다 작아지는 시점에 도달하지 않았더라도 상기 제어 게이트에 인가되는 전압이 제어 게이트에 인가 가능한 최소 전압이 되면 상기 제 3 단계를 종료시키고 제 4 단계로 진행하는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
도 1은 본 발명에 따른 반도체 소자의 문턱전압 측정 방법을 설명하기 위한 순서도이다.
도 1에 나타낸 바와 같이, 먼저 문턱 전압을 측정하고자 하는 메모리 셀의 제어 게이트에 초기 전압 VG를 인가한 상태에서 드레인을 통해 흐르는 전류 Id를 측정한다(S101).
이때, 상기 메모리 셀의 드레인에는 양의 전압(약 2.5[V])을, 소오스와 반도체 기판에는 접지 전압을 각각 바이어스 전압으로 인가한다.
상기 초기 전압 VG는 프로그램시 문턱전압과 소거시 문턱전압의 중간 정도가 적당하다. 만약, 프로그램시 문턱 전압이 +3[V]이고, 소거시 문턱전압이 -3[V]인 경우에 초기 전압 VG는 0V로 설정한다.
통상, 제어 게이트에 인가되는 전압의 범위는 측정자에 의해 설정되는데, 제어 게이트에 인가되는 전압의 범위가 -4[V]에서 +4[V]라는 가정 하에서 발명의 내용을 설명하겠다.
그리고, 상기 측정된 전류 Id와 기준이 되는 전류 Iref를 비교한다(S102).
상기 기준이 되는 전류 Iref는 이상적인 메모리 셀의 문턱전압을 측정하기 위해 설정된 것으로서, 일반적으로 1㎂이다.
도 2는 프로그램 또는 소거된 셀에서 제어 게이트 전압(VG)에 따른 드레인 전류(Id) 커브를 나타낸 그래프이다.
도 2를 참조하면, 초기 전압 VG가 0[V]이므로 측정하고자 하는 해당 셀이 프로그램된 셀이라면 Id는 기준이 되는 전류(1㎂)보다 작을 것이고, 해당 셀이 소거된 셀이라면 Id는 기준이 되는 전류(1㎂)보다 클 것이다.
따라서, 상기 (S102) 단계에서 측정된 전류 Id가 기준이 되는 전류 Iref(1㎂)보다 작으면 해당 셀이 프로그램된 셀인 것으로 판단하고 VG값을 올리고, Id가 기준이 되는 전류 Iref(1㎂)보다 크면 해당 셀이 소거된 셀인 것으로 판단하고 VG값을 내려야 한다.
이에, 상기 (S102) 단계에서 측정된 전류 Id가 기준이 되는 전류 Iref(1㎂)보다 작으면 (S103a)단계로 진입하고, Id가 기준이 되는 전류 Iref(1㎂)이상이면 (S103b)단계로 진입한다.
(S103a) 단계에서는 VG보다 0.01[V] 증가된 전압 VG를 설정한다.
그리고, 새로 설정된 VG를 측정하고자 하는 메모리 셀의 제어 게이트에 인가 하고 드레인을 통해 흐르는 전류 Id를 측정한다(S104a).
이어, 상기 (S104a) 단계에서 측정된 전류 Id가 기준이 되는 전류 Iref(1㎂) 이상이거나, 상기 (S103a) 단계에서 설정된 VG가 제어 게이트에 인가 가능한 최대 전압(VG_max)인 +4[V]가 되었는지를 판단한다(S105a).
상기 (S105a)의 판단 결과, Id가 Iref보다 작고 VG가 +4[V]가 아니라면 상기 (S103a) 단계로 궤환한다.
그리고, 상기 Id가 Iref 이상이 되거나, VG가 VG_max(+4[V])가 되는 시점까지 상기 (S103a) → (S104a) → (S105a) → (S103a)로 이루어진 루프(loop)를 반복 실시한다.
이후, Id가 Iref 이상이 되거나, VG가 VG_max가 되면, (S106) 단계로 진행하여 현재의 VG 값을 읽어 문턱전압을 측정한다.
상기 (S103b) 단계에서는 VG보다 0.01[V] 감소된 전압 VG를 설정한다.
그리고, 새로 설정된 VG를 측정하고자 하는 메모리 셀의 제어 게이트에 인가하고 드레인을 통해 흐르는 전류 Id를 측정한다(S104b).
이어, 상기 (S104b) 단계에서 측정된 전류 Id가 기준이 되는 전류 Iref(1㎂)보다 작거나 상기 (S103b)단계에서 설정된 VG가 제어 게이트에 인가 가능한 최소전 압(VG_mix)인 -4[V]가 되었는지를 판단한다(S105b).
상기 (S105b)의 판단 결과, Id가 Iref(1㎂) 이상이고 VG가 V G_mix(-4[V])가 아니라면 상기 (S103b) 단계로 궤환한다.
그리고, 상기 Id가 Iref보다 작아 지거나, VG가 VG_min이 되는 시점까지 상기 (S103b) → (S104b) → (S105b) → (S103b)로 이루어진 루프(loop)를 반복 실시한다.
이후, Id가 Iref보다 작아 지거나, VG가 VG_min이 되면 (S106) 단계로 진행하여 현재의 VG 값을 읽어 문턱전압을 측정한다.
이상의 방법으로 본 발명에 따른 비휘발성 메모리 소자의 문턱 전압 측정을 완료한다.
상기와 같은 본 발명의 비휘발성 메모리 소자의 문턱전압 측정방법은 다음과 같은 효과가 있다.
측정하고자 하는 메모리 셀의 제어 게이트의 드레인에 흐르는 전류에 따라서 제어 게이트 전압을 단계적으로 변화시키어 해당 메모리 셀의 프로그램 또는 소거 상태에 맞게 제어 게이트 전압을 인가시킬 수 있으므로 잘못된 제어 게이트 전압 인가로 인해서 문턱전압이 달라지는 현상을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니 하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구범위에 의해서 정해져야 한다.

Claims (3)

  1. 반도체 기판, 상기 반도체 기판위의 부유 게이트 및 제어 게이트, 상기 제어 게이트 양측 반도체 기판내의 소오스/드레인을 포함하는 비휘발성 메모리 소자의 문턱전압 측정방법에 있어서,
    일정한 초기 전압을 측정하고자 하는 메모리 소자의 제어 게이트에 인가하고 드레인을 통해 흐르는 전류를 측정하는 제 1 단계;
    상기 1 단계로부터 측정된 전류와 메모리 셀의 문턱 전압에 상응하는 기준이 되는 전류의 크기를 비교하는 제 2 단계;
    상기 제 2 단계의 비교 결과 측정된 전류가 메모리 셀의 문턱 전압에 상응하는 기준이 되는 전류값보다 작으면 드레인을 통해 흐르는 전류 측정치가 기준이 되는 전류값 이상이 될 때까지 상기 제어 게이트에 인가되는 전압을 문턱전압까지 상승시키고, 상기 측정된 전류가 기준이 되는 전류값 이상이면 드레인을 통해 흐르는 전류 측정치가 기준이 되는 전류보다 작아질 때까지 제어 게이트에 인가되는 전압을 문턱전압까지 내리는 제 3 단계;
    상기 제 3 단계 종료 후 상기 제어 게이트에 인가되는 전압을 읽어 문턱 전압을 측정하는 제 4 단계를 포함하여 이루어짐을 특징으로 하는 비휘발성 메모리 소자의 문턱전압 측정방법.
  2. 제 1항에 있어서,
    상기 제 3 단계에 있어서,
    상기 측정된 전류가 기준이 되는 전류값보다 작은 경우에 상기 드레인을 통해 흐르는 전류가 기준이 되는 전류값 이상이 되는 시점에 도달하지 않았더라도 상기 제어 게이트에 인가되는 전압이 제어 게이트에 인가 가능한 최대 전압이 되면 상기 제 3 단계를 종료시키고 제 4 단계로 진행하는 것을 특징으로 하는 비휘발성 메모리 소자의 문턱전압 측정방법.
  3. 제 1항에 있어서,
    상기 제 3 단계에 있어서,
    상기 측정된 전류가 기준이 되는 전류값 이상인 경우, 상기 드레인을 통해 흐르는 전류가 기준이 되는 전류보다 작아지는 시점에 도달하지 않았더라도 상기 제어 게이트에 인가되는 전압이 제어 게이트에 인가 가능한 최소 전압이 되면 상기 제 3 단계를 종료시키고 제 4 단계로 진행하는 것을 특징으로 하는 비휘발성 메모리 소자의 문턱전압 측정방법.
KR1020040042117A 2004-06-09 2004-06-09 비휘발성 메모리 소자의 문턱전압 측정 방법 KR101009392B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040042117A KR101009392B1 (ko) 2004-06-09 2004-06-09 비휘발성 메모리 소자의 문턱전압 측정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040042117A KR101009392B1 (ko) 2004-06-09 2004-06-09 비휘발성 메모리 소자의 문턱전압 측정 방법

Publications (2)

Publication Number Publication Date
KR20050116974A KR20050116974A (ko) 2005-12-14
KR101009392B1 true KR101009392B1 (ko) 2011-01-19

Family

ID=37290462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040042117A KR101009392B1 (ko) 2004-06-09 2004-06-09 비휘발성 메모리 소자의 문턱전압 측정 방법

Country Status (1)

Country Link
KR (1) KR101009392B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729165B2 (en) * 2007-03-29 2010-06-01 Flashsilicon, Incorporation Self-adaptive and self-calibrated multiple-level non-volatile memories
US8687428B2 (en) * 2011-10-31 2014-04-01 Freescale Semiconductor, Inc. Built-in self trim for non-volatile memory reference current

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010055299A (ko) * 1999-12-10 2001-07-04 박종섭 과소거 방지 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010055299A (ko) * 1999-12-10 2001-07-04 박종섭 과소거 방지 회로

Also Published As

Publication number Publication date
KR20050116974A (ko) 2005-12-14

Similar Documents

Publication Publication Date Title
US6816409B2 (en) Non-volatile semiconductor memory device and rewriting method
US5566111A (en) Method for programming a nonvolatile memory
JP5281599B2 (ja) 電荷捕捉型誘電体メモリデバイスにプログラミングを行う方法およびその方法でプログラムされた電荷捕捉型誘電体メモリデバイス
JP2006286118A (ja) 閾値電圧制御機能を有する不揮発性記憶装置
KR100769490B1 (ko) 부동 게이트를 이용한 반도체 불휘발성 메모리
KR20030071494A (ko) 불휘발성 반도체 기억 장치
JP4422556B2 (ja) 不揮発性半導体記憶装置およびその書き込み方法
JP2005354074A (ja) 不揮発性メモリ素子及びその駆動方法
US6052306A (en) Method and device for automatic determination of the required high voltage for programming/erasing an EEPROM
JP2004055110A (ja) フラッシュメモリ素子のプログラム／消去電圧供給回路
US6452840B1 (en) Feedback method to optimize electric field during channel erase of flash memory devices
US20040257880A1 (en) Overerase protection of memory cells for nonvolatile memory
JP2007193867A (ja) 不揮発性半導体記憶装置及びその書き換え方法
KR101009392B1 (ko) 비휘발성 메모리 소자의 문턱전압 측정 방법
WO2002097821A1 (fr) Dispositif de stockage non volatile a semi-conducteur
US7852680B2 (en) Operating method of multi-level memory cell
KR100818717B1 (ko) 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 프로그램 방법
KR100601915B1 (ko) 비휘발성 메모리 소자
JP2005044454A (ja) 半導体記憶装置、半導体記憶装置の駆動制御方法
JP4960088B2 (ja) 電気試験データに基づいてゲート絶縁層の特性および特徴を制御するための方法
KR100602939B1 (ko) 비휘발성 메모리 소자
KR100702799B1 (ko) 플래쉬 메모리 소자
KR100606531B1 (ko) 플래쉬 메모리 소자의 구동 방법
US6970384B2 (en) Programming method of flash memory device
US20090219763A1 (en) Non-volatile memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee