CN103035530A - Nmos开关器件的制作方法 - Google Patents

Nmos开关器件的制作方法 Download PDF

Info

Publication number
CN103035530A
CN103035530A CN2012101871392A CN201210187139A CN103035530A CN 103035530 A CN103035530 A CN 103035530A CN 2012101871392 A CN2012101871392 A CN 2012101871392A CN 201210187139 A CN201210187139 A CN 201210187139A CN 103035530 A CN103035530 A CN 103035530A
Authority
CN
China
Prior art keywords
region
forms
type substrate
photoetching
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101871392A
Other languages
English (en)
Other versions
CN103035530B (zh
Inventor
石晶
钱文生
刘冬华
胡君
段文婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210187139.2A priority Critical patent/CN103035530B/zh
Publication of CN103035530A publication Critical patent/CN103035530A/zh
Application granted granted Critical
Publication of CN103035530B publication Critical patent/CN103035530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种NMOS开关器件的制作方法，在P型衬底的上端利用有源区光刻打开浅槽区域，并刻蚀形成场氧区；向所述场氧区填入氧化硅，并进行化学机械抛光；在所述P型衬底的上端，位于场氧区之间利用光刻打开沟道掺杂注入区域，然后注入P型杂质形成沟道掺杂区；在所述P型衬底的上端面，利用热氧化形成栅氧化层；在所述栅氧化层的上端面，通过淀积多晶硅的方式形成多晶硅栅极区域，再进行光刻、刻蚀形成多晶硅栅极；在所述多晶硅栅极的两侧淀积氧化硅层并对其进行干刻，形成侧墙；选择性的进行源漏离子注入，形成N型源漏区域。本发明能有效降低源漏结电容，提高器件的阈值电压。

Description

NMOS开关器件的制作方法
技术领域
本发明涉及本导体集成电路领域，特别是涉及一种NMOS（金属-氧化物-半导体）开关器件的制作方法。
背景技术
半导体产品具有广阔的应用市场，在工业、农业、军事和民用等领域，半导体产品在控制、监测、娱乐等方面起着越来越重要的作用。因此全世界已经形成一个规模膨大的产业，发达国家如欧美日首先掌握半导体从设计到制造的先进技术；亚洲地区如韩国、台湾从半导体制造入手，也占有一席之地；中国作为发展中国家，因为拥有巨大的市场在最近十年也大力支持半导体集成电路生产技术的研发。IC（集成电路）产品种类繁多，如功率器件，射频器件，模拟和数字电路等。不同的应用需求也引领IC产品生产技术朝不同的方向发展。功率和电力电子器件的发展方向是更高电压，更强电流和更大功率，而对器件尺寸并不是很敏感。而数字电路的发展方向则是更低的功耗，更高的集成度（更小的器件尺寸），更快的速度。因此数字电路产品的生产需要的是最先进的生产技术，以求在产品的性能和成本的平衡之间取得更高的产品利润。
发明内容
本发明要解决的技术问题是提供一种NMOS开关器件的制作方法，能有效降低源漏结电容，提高器件的阈值电压。
为解决上述技术问题，本发明的NMOS开关器件的制作方法，包括如下步骤：
步骤1，在P型衬底的上端利用有源区光刻打开浅槽区域，并刻蚀形成场氧区；
步骤2，向所述场氧区填入氧化硅，并进行化学机械抛光；
步骤3，在所述P型衬底的上端，位于场氧区之间利用光刻打开沟道掺杂注入区域，然后注入P型杂质形成沟道掺杂区；
步骤4，在所述P型衬底的上端面，利用热氧化形成栅氧化层；
步骤5，在所述栅氧化层的上端面，通过淀积多晶硅的方式形成多晶硅栅极区域，再进行光刻、刻蚀形成多晶硅栅极；
步骤6，在所述多晶硅栅极的两侧淀积氧化硅层并对其进行干刻，形成侧墙；
步骤7，选择性的进行源漏离子注入，形成N型源漏区域。
本发明基于常规NMOS器件结构，在P型衬底上直接进行器件的源漏注入，改变源漏结杂质分布，使得源漏区域与衬底之间的源漏结电容有效降低；同时，在沟道区域通过P型杂质的注入，提高NMOS的阈值电压，有利于交流信号时MOS开关的关断，增加隔离度。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是器件的耗尽区分布示意图；
图2是刻蚀场氧区示意图；
图3是场氧填充示意图；
图4是沟道掺杂注入示意图；
图5是形成栅氧化层示意图；
图6是多晶硅淀积示意图；
图7是多晶硅栅极形成示意图；
图8是侧墙形成示意图；
图9是进行源漏离子注入，最终形成的器件结构示意图；
图10是所述NMOS开关器件的制作方法流程图。
具体实施方式
结合图10所示，在本发明的一实施例中，所述NMOS开关器件的制作方法包括如下步骤：
步骤1，参见图2所示，在P型衬底101的上端利用有源区光刻，打开浅槽区域并刻蚀形成场氧区102。
步骤2，参见图3所示，向所述场氧区102填入氧化硅，并进行化学机械抛光。
步骤3，参见图4所示，在P型衬底101的上端，位于场氧区102之间利用光刻打开沟道掺杂注入区域，然后注入P型杂质形成沟道掺杂区103。所述P型杂质为硼，注入的剂量范围为1e12～1e14cm-2，注入能量范围5～100KeV；通过P型杂质的注入，提高沟道掺杂区103的掺杂浓度，从而提高NMOS开关器件的阈值电压。
步骤4，参见图5所示，在所述P型衬底101的上端面，利用热氧化形成栅氧化层104，该栅氧化层104的厚度由器件特性要求决定。
步骤5，参见图6、7所示，在所述栅氧化层104的上端面，通过淀积多晶硅的方式形成多晶硅栅极105区域，再进行光刻、刻蚀形成多晶硅栅极105。
步骤6，参见图8所示，在所述多晶硅栅极105的两侧淀积并干刻氧化硅层，形成侧墙106。
步骤7，参见图9所示，在侧墙106形成后，选择性的进行常规的源漏离子注入，形成位于场氧区102和沟道掺杂区103之间的N型源漏区域107。所述源漏离子注入的杂质可为磷或砷，注入剂量为高水平，注入的剂量范围为5e14~1e16cm-2，注入能量范围20~500KeV。
在上述实施例中，在N型源漏区域107的下方没有P阱注入，能更有效的降低NMOS开关器件的源漏结电容。
在上述实施例中，所述NMOS开关器件的制作方法，包括注入条件与热过程在内的所有其它工艺条件都可以与常规CMOS工艺完全集成；并且最终形成的器件其特性可以满足开关器件和模拟器件的使用特性要求。
开关器件作为CMOS的重要应用，源漏结电容是衡量其性能的关键指标之一。对于常规NMOS器件结构，零偏时源漏区域与衬底之间耗尽区较窄，如图1（a）所示；此时器件源漏区域与衬底之间的电容值为1.12fF，器件的阈值电压为1.24V。而单纯在P型衬底上直接进行器件的源漏注入，改变源漏结杂质分布，源漏区域与衬底之间电容虽然会显著降低，但由于沟道区掺杂浓度较淡，器件阈值电压会发生很大改变，如图1（b）所示。利用本发明所述的NMOS开关器件的制作方法制作的器件，在减小源漏区域与衬底之间电容的同时在沟道区域加入P型杂质的注入；使NMOS的阈值电压得到提高，阈值电压值为1.15V，与常规NMOS器件相比基本保持不变，器件源漏区域与衬底之间电容值为0.48fF，电容减小了约60%，如图1（c）所示。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种NMOS开关器件的制作方法，包括如下步骤：
步骤1，在P型衬底的上端利用有源区光刻打开浅槽区域，并刻蚀形成场氧区；
步骤2，向所述场氧区填入氧化硅，并进行化学机械抛光；
其特征在于，还包括：
步骤3，在所述P型衬底的上端，位于场氧区之间利用光刻打开沟道掺杂注入区域，然后注入P型杂质形成沟道掺杂区；
步骤4，在所述P型衬底的上端面，利用热氧化形成栅氧化层；
步骤5，在所述栅氧化层的上端面，通过淀积多晶硅的方式形成多晶硅栅极区域，再进行光刻、刻蚀形成多晶硅栅极；
步骤6，在所述多晶硅栅极的两侧淀积氧化硅层并对其进行干刻，形成侧墙；
步骤7，选择性的进行源漏离子注入，形成N型源漏区域。
2.如权利要求1所述的方法，其特征在于：步骤3所述的P型杂质为硼，注入的剂量范围为1e12～1e14cm-2，注入能量范围为5～100KeV。
3.如权利要求1所述的方法，其特征在于：步骤5所述的栅氧化层的厚度由器件特性要求决定。
4.如权利要求1所述的方法，其特征在于：步骤7所述源漏离子注入，注入的杂质为磷或砷，注入的剂量范围为5e14～1e16cm-2，注入能量范围为20～500KeV。
CN201210187139.2A 2012-06-08 2012-06-08 Nmos开关器件的制作方法 Active CN103035530B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210187139.2A CN103035530B (zh) 2012-06-08 2012-06-08 Nmos开关器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210187139.2A CN103035530B (zh) 2012-06-08 2012-06-08 Nmos开关器件的制作方法

Publications (2)

Publication Number Publication Date
CN103035530A true CN103035530A (zh) 2013-04-10
CN103035530B CN103035530B (zh) 2015-12-02

Family

ID=48022311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210187139.2A Active CN103035530B (zh) 2012-06-08 2012-06-08 Nmos开关器件的制作方法

Country Status (1)

Country Link
CN (1) CN103035530B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449410A (zh) * 2016-09-30 2017-02-22 无锡宏纳科技有限公司 增强型栅极衬底凸出的n型mos管的制造方法
CN107994064A (zh) * 2016-10-26 2018-05-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627532A (zh) * 2003-12-10 2005-06-15 上海华虹Nec电子有限公司 一种减小热载流子效应的i/o nmos器件
CN1731569A (zh) * 2005-08-31 2006-02-08 北京大学 一种源漏位于绝缘层上的mos晶体管的制作方法
CN101740387A (zh) * 2008-11-27 2010-06-16 上海华虹Nec电子有限公司 具有多晶硅化物的表面沟道pmos器件制作工艺
CN102005388A (zh) * 2009-09-02 2011-04-06 中芯国际集成电路制造(上海)有限公司 N型金属氧化物半导体源漏注入方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627532A (zh) * 2003-12-10 2005-06-15 上海华虹Nec电子有限公司 一种减小热载流子效应的i/o nmos器件
CN1731569A (zh) * 2005-08-31 2006-02-08 北京大学 一种源漏位于绝缘层上的mos晶体管的制作方法
CN101740387A (zh) * 2008-11-27 2010-06-16 上海华虹Nec电子有限公司 具有多晶硅化物的表面沟道pmos器件制作工艺
CN102005388A (zh) * 2009-09-02 2011-04-06 中芯国际集成电路制造(上海)有限公司 N型金属氧化物半导体源漏注入方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449410A (zh) * 2016-09-30 2017-02-22 无锡宏纳科技有限公司 增强型栅极衬底凸出的n型mos管的制造方法
CN107994064A (zh) * 2016-10-26 2018-05-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Also Published As

Publication number Publication date
CN103035530B (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
TW201145451A (en) Low power semiconductor transistor structure and method of fabrication thereof
CN102034855B (zh) 硅-锗异质结双极晶体管的制造方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
US20170005095A1 (en) Sandwich epi channel for device enhancement
CN104992942A (zh) 垂直层叠应变Si/SiGe异质结CMOS器件结构及其制备方法
CN104377236B (zh) 一种栅堆叠及其制造方法
CN103295898A (zh) 一种利用超深沟槽结构制造瞬变电压抑制二极管的方法
CN103579112A (zh) Cmos及其形成方法
CN102104027B (zh) 一种在单块芯片上集成高性能器件与低功耗器件的制造方法
CN103165652B (zh) Mos器件及其制造方法
CN103035530B (zh) Nmos开关器件的制作方法
CN102097463B (zh) 半自对准双极晶体管及其制造工艺方法
CN102800589B (zh) 一种基于SOI的SiGe-HBT晶体管的制备方法
CN103531592A (zh) 高迁移率低源漏电阻的三栅控制型无结晶体管
TW201417190A (zh) 藉由提供對於基板表面具有適宜角度之階化嵌入應變誘導半導體區於電晶體中之效能增進
CN202948934U (zh) 一种沟槽mosfet
CN103165671B (zh) Mos器件及其制备方法
CN103165672B (zh) Mos器件及制造方法
CN114464533A (zh) 一种改善emi的超结结构及制造方法
CN102738152B (zh) 一种双多晶的应变Si BiCMOS集成器件及制备方法
CN103165453B (zh) 高介电金属栅mos及其制造方法
CN102194749B (zh) 制作互补型金属氧化物半导体器件的方法
CN103377939B (zh) 沟槽式功率半导体结构的制造方法
CN102214695B (zh) 功率mos器件及功率mos器件制造方法
CN102110614B (zh) 高k金属栅mos晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140114

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140114

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant