CN103035396A - 积层式电感制程 - Google Patents
积层式电感制程 Download PDFInfo
- Publication number
- CN103035396A CN103035396A CN2011103049995A CN201110304999A CN103035396A CN 103035396 A CN103035396 A CN 103035396A CN 2011103049995 A CN2011103049995 A CN 2011103049995A CN 201110304999 A CN201110304999 A CN 201110304999A CN 103035396 A CN103035396 A CN 103035396A
- Authority
- CN
- China
- Prior art keywords
- layer unit
- conductive layer
- insulation division
- section
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
一种积层式电感制程,包含下列步骤,(A)制备一个绝缘的下基板,于该下基板上制备一个下导电层单元,(B)依序制备多个相叠并位于该下导电层单元上方的中导电层单元,(C)在所述中导电层单元的最上方的一者上制备一个上导电层单元,(D)在该上导电层单元上制备一个绝缘的上基板,该上基板、该下基板、该上导电层单元、所述中导电层单元、该下导电层单元组成一个待加工的本体,(E)将该本体沿纵方向切割成多个单体,(F)在每一个单体上烧结两个导电端,透过此种逐层制备的制程,并不需进行精确对准作业就能生产电感,大幅降低了生产难度及成本。
Description
技术领域
本发明涉及一种电感制程,特别是涉及一种积层式电感制程。
背景技术
在中国台湾成功大学的硕士论文“利用复合材料实现小型化半集总式低温陶瓷共烧滤波器”中提到了一种LTCC(Low Temperature Co-firedCeramic)制程。此种制程是在陶瓷玻璃内加入其它材料,并于多层叠压后形成一个三度空间的结构体,此种结构体即可作为元件或基板使用。此种制程主要的步骤是先在多个陶瓷生胚上进行填孔布线的动作成为陶瓷基板,接着再将所述陶瓷基板予以对准及堆叠,最后进行切割、共烧、后段制程完成成品。然而,此种制程却有着下列的缺点:
在对准及堆叠的过程中,必需要非常精密调整所述陶瓷基板的位置,否则将会导致所述陶瓷基板无法精准彼此导通。由于此种制程要求相当高的精密度,造成了在应用此制程上的困难度,大幅增加了生产成本。
发明内容
本发明的目的在于提供一种易于生产电感的积层式电感制程。
本发明积层式电感制程,其特征在于包含下列步骤: (A)制备一个绝缘的下基板,于该下基板上制备一个下导电层单元,该下导电层单元具有一个下绝缘层及多个设置于该下绝缘层上的下导线段, (B)依序制备多个相叠并位于该下导电层单元上方的中导电层单元,每一个中导电层单元具有一个中绝缘层,及多个与该中绝缘层接合的中导线段,该中导电层单元的制造流程是先将一个绝缘材料挖开多个穿孔,接着将多个导电材料设置于该绝缘材料上并分别延伸入所述穿孔内,最后将所述导电材料分别移除部分,使所述导电材料均呈现非回路状态,该绝缘材料及所述导电材料分别形成该中绝缘层及所述中导线段,所述中导电层单元的中导线段彼此沿纵方向电连接形成多个沿纵方向延伸的中导线,所述中导线分别与所述下导线段电连接,(C)在所述中导电层单元的最上方的一者上制备一个上导电层单元,该上导电层单元具有一个上绝缘层及多个设置于该上绝缘层的上导线段,所述上导线段分别与所述中导线电连接,(D)在该上导电层单元上制备一个绝缘的上基板,该上基板、该下基板、该上导电层单元、所述中导电层单元、该下导电层单元组成一个待加工的本体,(E)将该本体沿纵方向切割成多个单体,(F)在每一个单体上烧结两个导电端,使所述导电端分别与所述单体的上、下导线段电连接。
本发明积层式电感制程,在该步骤(A)、(B)、(C),及(D)中,以一个印刷方式制备该下基板、该下导电层单元、所述中导电层单元、该上导电层单元,及该上基板。
本发明积层式电感制程,在该步骤(E)后,还有一个步骤(E1),在该步骤(E1)中,对所述单体烧结使所述单体结晶化。
本发明积层式电感制程,在该步骤(A)、(B)、(C),及(D)中,该印刷方式为网版印刷。
本发明积层式电感制程,在该步骤(B)中,所述导电材料在尚未被移除部分时,所述导电材料分别呈一个回路型态。
本发明积层式电感制程,在该步骤(F)后,还有一个步骤(G),在该步骤(G)中,以一个金属对所述导电端进行电镀。
本发明积层式电感制程,在该步骤(E)中,该上、下绝缘层分别被切割成多个上、下绝缘部,所述中绝缘层分别被切割成多个中绝缘部,该上、下基板分别被切割成多个上、下基板部,每一个单体具有一个下基板部、一个位于该下基板部上的下绝缘部、一个接合于该下绝缘部上的下导线段、多个相叠于该下绝缘部上的中绝缘部、一个延伸于所述中绝缘部的中导线、一个位于所述中绝缘部最上方的一个的上面的上绝缘部、一个接合于该上绝缘部的上导线段,及一个位于该上绝缘部上的上基板部。
本发明积层式电感制程,在该步骤(A)、(B)、(C)、(D),及(F)中,该上、下绝缘层及该上、下基板以玻璃陶瓷制成,所述上、下导线段及所述导电端以银制成,该绝缘材料为玻璃陶瓷,所述导电材料为银。
本发明积层式电感制程,在该步骤(B)中,以雷射对所述导电材料进行移除作业,以雷射对该绝缘材料挖开所述穿孔。
本发明积层式电感制程,(A)制备一个绝缘的下基板部,并于该下基板部上制备一个下绝缘部及一个设置于该下绝缘部上的下导线段,(B)依序制备多个相叠并位于该下绝缘部上方的中绝缘部及多个分别与该中绝缘层接合的中导线段,每一个中绝缘部均是将一个绝缘材料挖开一个穿孔而形成,每一个中导线段均是将一个导电材料设置于该绝缘材料上并延伸入该穿孔内,再将该导电材料移除部分,使所述导电材料均呈现非回路状态而形成,所述中导线段彼此沿纵方向电连接形成一个沿纵方向延伸的中导线,该中导线与该下导线段电连接,(C)在所述中绝缘部的最上方的一者上制备一个上绝缘部及一个设置于该上绝缘层的上导线段,所述上导线段分别与所述中导线电连接,(D)在该上绝缘部及该上导线段上覆盖一个绝缘的上基板部,该上、下基板部、该上、下绝缘部、该上、下导线段、所述中绝缘部、该中导线组成一个单体,(E)在该单体上烧结两个导电端,使所述导电端分别与该单体的上、下导线段电连接。
本发明的有益效果在于:透过逐层依序制备,可轻易的对准各层使各层照设计导通,并不需要相当高精密的对准技术,藉此可大幅降低生产成本。
附图说明
图1是本发明积层式电感制程的第一优选实施例的一个流程图;
图2是该第一优选实施例的另一个流程图;
图3是该第一优选实施例的一个立体图,说明制备一个下基板及一个下导电单元的状态;
图4是是类似于图3的视图,说明在该下导电单元上制备一个绝缘材料并挖出多个穿孔的状态;
图5是类似于图4的视图,说明在该绝缘材料上制备多个分别延伸至所述穿孔的导电材料的状态;
图6是类似于图5的视图,说明以雷射对所述导电材料进行移除作业的状态;
图7是类似于图6的视图,说明在多个中导电层上制备一个上导电单元的状态;
图8是类似于图7的视图,说明在该上导电单元上制备一个上基板以完成一个本体的状态;
图9是类似于图8的视图,说明将该本体切割成多个单体的状态;
图10是任一个单体的一个立体分解示意图;
图11是类似于图10的视图,说明多个导电端与该单体电连接的状态;
图12是该单体与所述导电端的一个立体组合示意图;
图13是本发明积层式电感制程之第二个优选实施例的一个流程图。
具体实施方式
下面结合附图及实施例对本发明进行详细说明:
参阅图1与图2,本发明积层式电感制程之第一优选实施例包含下列步骤100-800。
参阅图1、3,在步骤100中,制备一个绝缘的下基板1,并于该下基板1上制备一个下导电层单元2,该下导电层单元2具有一个下绝缘层21及多个设置于该下绝缘层21上的下导线段22。该下基板1及该下绝缘层21的材料是玻璃陶瓷,所述下导线段22的材料是银。
参阅图1、4、5、6,在步骤200中,依序制备多个位于该下导电层单元2上方并相叠的中导电层单元3,每一个中导电层单元3具有一个中绝缘层33,及多个与该中绝缘层33接合的中导线段34。
该中导电层单元3的制造流程是先将一个绝缘材料31以雷射挖开多个穿孔311,接着将多个导电材料32制备于该绝缘材料31上并分别呈现一个回路型态,且所述导电材料32分别延伸入所述穿孔311内,最后将所述导电材料32分别以雷射移除部分,使所述导电材料32均呈现具有一个缺口321的非回路状态,该绝缘材料31及所述导电材料32分别形成该中绝缘层33及所述中导线段34,所述中导电层单元3的中导线段34彼此沿纵方向电连接形成多个沿纵方向延伸的中导线35(见图10),所述中导线35分别与所述下导线段22电连接。该绝缘材料31是玻璃陶瓷,该导电材料32是银。
由于在本实施例中,是先制备导电材料32再以雷射移除部分,因此可轻易地将所述导电材料32制成预先设计的形态,使所述导电材料32形成所述中导线段34。
参阅图1、7,在步骤300中,在所述中导电层单元3最上方的一者上制备一个上导电层单元4,该上导电层单元4具有一个上绝缘层41及多个设置于该上绝缘层41的上导线段42,所述上导线段42分别与所述中导线35电连接。该上绝缘层41的材料是玻璃陶瓷,所述上导线段42的材料是银。
参阅图1、8,在步骤400中,在该上导电层单元4上制备一个绝缘的上基板5,该上基板5、该下基板1、该上导电层单元4、所述中导电层单元3、该下导电层单元2组成一个待加工的本体6。在本实施例中,该上基板5的材料是玻璃陶瓷。
在本实施例中,于步骤100-400内,是透过网版印刷的方式制备该下基板1、该下导电层单元2、所述中导电层单元3、该上导电层单元4,及该上基板5。
参阅图2、9、10,在步骤500中,将该本体6沿纵方向切割成多个单体61。该上、下绝缘层41、21分别被切割成多个上、下绝缘部411、211,所述中绝缘层33分别被切割成多个中绝缘部331,该上、下基板5、1分别被切割成多个上、下基板部51、11,每一个单体61具有一个下基板部11、一个位于该下基板部11上的下绝缘部211、一个接合于该下绝缘部211上的下导线段22、多个相叠于该下绝缘部211上的中绝缘部331、一个延伸于所述中绝缘部331的中导线35、一个位于所述中绝缘部331最上方的一个的上面的上绝缘部411、一个接合于该上绝缘部411的上导线段42,及一个位于该上绝缘部411上的上基板部51。
在步骤600中,对所述单体61烧结使所述单体61结晶化。
参阅图2、11在步骤700中,在每一个单体61上烧结两个导电端7,使所述导电端7分别与所述单体61的上、下导线段22电连接。所述导电端7的材料是银。
在步骤800中,以一个金属对所述导电端7进行电镀,该单体61与该导电端7组成一个电感8。在本实施例中该金属是锡。
在本实施例中是透过逐层印刷制成该本体6,再将该本体切割成所述单体61,藉此,可轻易地生产电阻。
参阅图11、13,本发明积层式电感制程之第二个优选实施例包含下列步骤101-501。
在步骤101中,制备一个绝缘的下基板部11,并于该下基板部11上制备一个下绝缘部211及一个设置于该下绝缘部211上的下导线段22。
在步骤201中,依序制备多个相叠并位于该下绝缘部211上方的中绝缘部331及多个分别与该中绝缘部331接合的中导线段34,每一个中绝缘部331均是将一个绝缘材料31挖开一个穿孔311而形成,每一个中导线段34均是将一个导电材料32设置于该绝缘材料31上并延伸入该穿孔311内,再将该导电材料32移除部分,使所述导电材料32均呈现非回路状态而形成,所述中导线段34彼此沿纵方向电连接形成一个沿纵方向延伸的中导线35,该中导线35与该下导线段22电连接。
在步骤301中,在所述中绝缘部331最上方的一者上制备一个上绝缘部411及一个设置于该上绝缘部411的上导线段42,所述上导线段42分别与所述中导线35电连接。
在步骤401中,在该上绝缘部411及该上导线段42上覆盖一个绝缘的上基板部51,该上、下基板部51、11、该上、下绝缘部411、211、该上、下导线段42、22、所述中绝缘部331、该中导线35组成一个单体61。
在步骤501中,在该单体61上烧结两个导电端7,使所述导电端7分别与该单体61的上、下导线段22电连接。
在本实施例中是藉由逐层制备形成该单体61,如此,第二个优选实施例亦能达到与该第一实施例相同的功效。
综上所述,透过逐层制备的方式制作电感,可避免如习知技术一个般进行高精密度对准作业,藉此可大幅减低生产的困难度节省生产成本,故确实能达成本发明之目的。
Claims (10)
1.一种积层式电感制程,其特征在于包含下列步骤:(A)制备一个绝缘的下基板,于该下基板上制备一个下导电层单元,该下导电层单元具有一个下绝缘层及多个设置于该下绝缘层上的下导线段,(B)依序制备多个相叠并位于该下导电层单元上方的中导电层单元,每一个中导电层单元具有一个中绝缘层,及多个与该中绝缘层接合的中导线段,该中导电层单元的制造流程是先将一个绝缘材料挖开多个穿孔,接着将多个导电材料设置于该绝缘材料上并分别延伸入所述穿孔内,最后将所述导电材料分别移除部分,使所述导电材料均呈现非回路状态,该绝缘材料及所述导电材料分别形成该中绝缘层及所述中导线段,所述中导电层单元的中导线段彼此沿纵方向电连接形成多个沿纵方向延伸的中导线,所述中导线分别与所述下导线段电连接,(C)在所述中导电层单元的最上方的一者上制备一个上导电层单元,该上导电层单元具有一个上绝缘层及多个设置于该上绝缘层的上导线段,所述上导线段分别与所述中导线电连接,(D)在该上导电层单元上制备一个绝缘的上基板,该上基板、该下基板、该上导电层单元、所述中导电层单元、该下导电层单元组成一个待加工的本体,(E)将该本体沿纵方向切割成多个单体,(F)在每一个单体上烧结两个导电端,使所述导电端分别与所述单体的上、下导线段电连接。
2.根据权利要求1所述的积层式电感制程,其特征在于:在该步骤(A)、(B)、(C),及(D)中,以一个印刷方式制备该下基板、该下导电层单元、所述中导电层单元、该上导电层单元,及该上基板。
3.根据权利要求2所述的积层式电感制程,其特征在于:在该步骤(E)后,还有一个步骤(E1),在该步骤(E1)中,对所述单体烧结使所述单体结晶化。
4.根据权利要求2所述的积层式电感制程,其特征在于:在该步骤(A)、(B)、(C),及(D)中,该印刷方式为网版印刷。
5.根据权利要求2所述的积层式电感制程,其特征在于:在该步骤(B)中,所述导电材料在尚未被移除部分时,所述导电材料分别呈一个回路型态。
6.根据权利要求2所述的积层式电感制程,其特征在于:在该步骤(F)后,还有一个步骤(G),在该步骤(G)中,以一个金属对所述导电端进行电镀。
7.根据权利要求2所述的积层式电感制程,其特征在于:在该步骤(E)中,该上、下绝缘层分别被切割成多个上、下绝缘部,所述中绝缘层分别被切割成多个中绝缘部,该上、下基板分别被切割成多个上、下基板部,每一个单体具有一个下基板部、一个位于该下基板部上的下绝缘部、一个接合于该下绝缘部上的下导线段、多个相叠于该下绝缘部上的中绝缘部、一个延伸于所述中绝缘部的中导线、一个位于所述中绝缘部最上方的一个的上面的上绝缘部、一个接合于该上绝缘部的上导线段,及一个位于该上绝缘部上的上基板部。
8.根据权利要求2所述的积层式电感制程,其特征在于:在该步骤(A)、(B)、(C)、(D),及(F)中,该上、下绝缘层及该上、下基板以玻璃陶瓷制成,所述上、下导线段及所述导电端以银制成,该绝缘材料为玻璃陶瓷,所述导电材料为银。
9.根据权利要求2所述的积层式电感制程,其特征在于:在该步骤(B)中,以雷射对所述导电材料进行移除作业,以雷射对该绝缘材料挖开所述穿孔。
10.一种积层式电感制程,其特征在于包含下列步骤:(A)制备一个绝缘的下基板部,并于该下基板部上制备一个下绝缘部及一个设置于该下绝缘部上的下导线段,(B)依序制备多个相叠并位于该下绝缘部上方的中绝缘部及多个分别与该中绝缘层接合的中导线段,每一个中绝缘部均是将一个绝缘材料挖开一个穿孔而形成,每一个中导线段均是将一个导电材料设置于该绝缘材料上并延伸入该穿孔内,再将该导电材料移除部分,使所述导电材料均呈现非回路状态而形成,所述中导线段彼此沿纵方向电连接形成一个沿纵方向延伸的中导线,该中导线与该下导线段电连接,(C)在所述中绝缘部的最上方的一者上制备一个上绝缘部及一个设置于该上绝缘层的上导线段,所述上导线段分别与所述中导线电连接,(D)在该上绝缘部及该上导线段上覆盖一个绝缘的上基板部,该上、下基板部、该上、下绝缘部、该上、下导线段、所述中绝缘部、该中导线组成一个单体,(E)在该单体上烧结两个导电端,使所述导电端分别与该单体的上、下导线段电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011103049995A CN103035396A (zh) | 2011-09-30 | 2011-09-30 | 积层式电感制程 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011103049995A CN103035396A (zh) | 2011-09-30 | 2011-09-30 | 积层式电感制程 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103035396A true CN103035396A (zh) | 2013-04-10 |
Family
ID=48022201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011103049995A Pending CN103035396A (zh) | 2011-09-30 | 2011-09-30 | 积层式电感制程 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103035396A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3097569B2 (ja) * | 1996-09-17 | 2000-10-10 | 株式会社村田製作所 | 積層チップインダクタの製造方法 |
TW527613B (en) * | 2000-12-19 | 2003-04-11 | Murata Manufacturing Co | Laminated coil component and its manufacturing method |
US20090154052A1 (en) * | 2005-09-07 | 2009-06-18 | Naotsugu Yoneda | Composite electronic device |
CN201285697Y (zh) * | 2008-08-29 | 2009-08-05 | 深圳振华富电子有限公司 | 一种电感器 |
TW200943329A (en) * | 2008-03-18 | 2009-10-16 | Murata Manufacturing Co | A laminated electronic part and its manufacturing method |
-
2011
- 2011-09-30 CN CN2011103049995A patent/CN103035396A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3097569B2 (ja) * | 1996-09-17 | 2000-10-10 | 株式会社村田製作所 | 積層チップインダクタの製造方法 |
TW527613B (en) * | 2000-12-19 | 2003-04-11 | Murata Manufacturing Co | Laminated coil component and its manufacturing method |
US20090154052A1 (en) * | 2005-09-07 | 2009-06-18 | Naotsugu Yoneda | Composite electronic device |
TW200943329A (en) * | 2008-03-18 | 2009-10-16 | Murata Manufacturing Co | A laminated electronic part and its manufacturing method |
CN201285697Y (zh) * | 2008-08-29 | 2009-08-05 | 深圳振华富电子有限公司 | 一种电感器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10504933A (ja) | セラミックチップヒューズの改良 | |
CN102231452B (zh) | 一种ltcc滤波器制作工艺及其制得的ltcc滤波器 | |
KR20150014390A (ko) | 적층 코일 | |
CN103026621B (zh) | 层叠型电子部件的制造方法以及层叠型电子部件 | |
CN108550566B (zh) | 基于纳米银焊膏的SiC器件三维堆叠互连结构及制备方法 | |
CN106158314A (zh) | 芯片型线圈组件及其制造方法 | |
CN103891425B (zh) | 多层布线基板、探针卡以及多层布线基板的制造方法 | |
KR20160065013A (ko) | 적층 콘덴서 및 그 제조 방법 | |
CN107958781A (zh) | 层叠陶瓷电容器 | |
JP6303368B2 (ja) | 電子部品及びその製造方法 | |
CN103441053B (zh) | 集成气体放电管及其制备方法 | |
CN105376932A (zh) | 一种高精度孤立凸台型结构htcc基板制造方法 | |
CN105766069A (zh) | 多层布线基板及具备该多层布线基板的探针卡 | |
CN103035396A (zh) | 积层式电感制程 | |
TW200836597A (en) | Circuit boards with embedded resistors | |
JP5074577B2 (ja) | セラミック多層回路アッセンブリを製造するための方法および相応の多層回路アッセンブリ | |
US9232645B2 (en) | High speed differential wiring in glass ceramic MCMS | |
CN104900406A (zh) | 可键合多层陶瓷电容器及其制备方法 | |
CN105632758A (zh) | 一种陶瓷电容器用陶瓷基片烧制方法 | |
JP2010093037A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
US8451085B1 (en) | Co-fired multi-layer stack chip resistor and manufacturing method | |
CN104185883B (zh) | 电感元件 | |
CN214410896U (zh) | 一种压敏电阻 | |
CN103050761A (zh) | 积层式平衡非平衡转换器制程 | |
JP6118170B2 (ja) | 多層セラミック基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130410 |