CN103026398B - 基板及其制造方法、显示装置 - Google Patents

基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN103026398B
CN103026398B CN201180035563.9A CN201180035563A CN103026398B CN 103026398 B CN103026398 B CN 103026398B CN 201180035563 A CN201180035563 A CN 201180035563A CN 103026398 B CN103026398 B CN 103026398B
Authority
CN
China
Prior art keywords
terminal
terminal cover
substrate
cover
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180035563.9A
Other languages
English (en)
Other versions
CN103026398A (zh
Inventor
原义仁
中田幸伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103026398A publication Critical patent/CN103026398A/zh
Application granted granted Critical
Publication of CN103026398B publication Critical patent/CN103026398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

薄膜晶体管基板(20a)包括：绝缘基板(10a)；设置于绝缘基板(10a)上的多个源极端子(15)；和以覆盖源极端子(15)各自的一部分的方式设置且包含氧化物半导体的第一端子罩(24)。而且，在相邻的源极端子(15)间的区域(R)，第一端子罩(24)被去除。

Description

基板及其制造方法、显示装置
技术领域
本发明涉及基板，尤其是涉及使用了氧化物半导体的半导体层的基板及其制造方法、显示装置。
背景技术
近年来，作为便携式电话、便携式游戏机等移动型终端设备和笔记本型个人电脑等各种电子设备的显示面板，广泛使用具有薄且轻量、能够以低电压驱动、并且耗电少的优点的液晶显示装置。
通常，液晶显示装置包括：相互相对配置的一对基板(即，薄膜晶体管基板和对置基板)；设置于一对基板之间的液晶层；和密封件，该密封件将一对基板相互粘接并且为了在两基板之间封入液晶而设计成框状。
另外，在液晶显示装置中，规定有由多个像素等构成且在密封件的内侧部分进行图像显示的显示区域，在该显示区域的周边规定有端子区域(驱动电路区域)。
另外，在薄膜晶体管基板中，在作为图像的最小单位的各像素中，作为开关元件，设置有例如薄膜晶体管(Thin Film Transistor，以下也称为“TFT”))。
通常的底栅型的TFT例如包括：设置于绝缘基板上的栅极电极；以覆盖栅极电极的方式设置的栅极绝缘膜；在栅极绝缘膜上以与栅极电极重叠的方式设置成岛状且包含非晶硅的半导体层；和在半导体层上以互相对峙的方式设置的源极电极与漏极电极。
另外，薄膜晶体管基板包括：绝缘基板；在显示区域中，以互相平行延伸的方式设置在绝缘基板上的多个扫描配线；和以在与各扫描配线正交的方向互相平行延伸的方式设置的多个信号配线。而且，在各扫描配线和各信号配线的每个交差部分，即，在每个像素上设置有上述TFT。
另外，信号配线引出至上述端子区域，在端子区域中与源极端子连接。另外，同样地，扫描配线引出至上述端子区域，在端子区域与栅极端子连接。
这些源极端子和栅极端子包含形成上述半导体层的非晶硅。另外，在端子区域设置有：与上述源极端子和栅极端子连接的集成电路芯片(或者IC芯片)；和与集成电路芯片连接的用于供给来自外部的信号的驱动电路基板(柔性印刷基板)。
而且，在这种薄膜晶体管基板中，首先，在绝缘基板上形成栅极电极和扫描配线后，在整个绝缘基板上，例如通过CVD法形成栅极绝缘膜。接着，例如通过溅射法在栅极绝缘膜上形成包含非晶硅的半导体膜，通过对半导体膜进行光刻、湿式蚀刻等，形成半导体层。这时，还形成包含非晶硅膜的源极端子和栅极端子。
然后，通过干蚀刻等在半导体层上形成源极电极和漏极电极从而形成TFT，之后，在整个形成有源极电极和漏极电极的基板上，通过等离子体CVD法形成例如氮化硅膜等，形成覆盖半导体层、源极电极和漏极电极的层间绝缘膜(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2000-199917号公报
发明内容
发明要解决的技术问题
在此，近年来，针对薄膜晶体管基板，提出了作为图像的最小单位的各像素的开关元件，使用包含能够获得高迁移率、低切断电流之类的良好特性的氧化物半导体的半导体层(以下，也称为“氧化物半导体层”)来代替上述包含非晶硅的半导体层的技术。
另外，近年来，随着显示装置的小型化、轻量化，连接集成电路芯片的端子(即，源极端子和栅极端子)的窄间距化的要求日益高涨，从提高连接可靠性的观点考虑，提出了设置用于保护以窄间距配置的端子的端子罩的技术。
但是，在使用氧化物半导体作为该端子罩的材料的情况下，在形成包含氧化物半导体的端子罩之后，作为上述干式蚀刻，进行了利用等离子体使气体离子化和自由基化从而进行蚀刻的等离子体蚀刻时，由于等离子体的损伤，端子罩的电阻会降低，端子罩会导体化。其结果是，存在例如在以窄间距配置的端子间产生漏电不良，难以维持端子间的绝缘性之类的问题。
因此，本发明是鉴于以上的问题而完成的，其目的在于，提供基板及其制造方法、显示装置，该基板即使在以窄间距配置多个端子，且以覆盖端子的方式设置包含氧化物半导体的端子罩的情况下，也能够防止端子间发生漏电不良。
解决技术问题的方案
为实现上述目的，本发明的基板的特征在于，包括：多个端子，该多个端子设置于绝缘基板上，且包含金属；和端子罩，其以覆盖端子各自的一部分的方式设置，且包含氧化物半导体，在相邻的端子间的区域，端子罩被去除。
根据该结构，例如，在显示装置用的基板的制造工序中，即使在包含氧化物半导体的端子罩因等离子体蚀刻等等离子体处理，而导体化的情况下，由于在相邻端子间的区域中，端子罩被去除，因此，即使在以窄间距配置多个端子的情况下，也能够防止端子间发生漏电不良，能够维持端子间的绝缘性。
另外，在本发明的基板中，也可以还包括：绝缘膜，其设置于端子和端子罩之间，且形成有使端子的一部分露出的接触孔；和另一端子罩，其包含导电体，且设置于端子罩和接触孔的表面。
根据该结构，例如，在经各向异性的导电薄膜(ACF)等将集成电路芯片与端子连接的情况下，能够将包含导电体的另一端子罩和各向异性导电薄膜良好地连接，因此，能够将集成电路芯片和端子可靠地电连接。
另外，在本发明的基板中，也可以为：在端子间的区域，另一端子罩被去除，端子间的区域侧的端子罩的端面和端子间的区域侧的另一端子罩的端面共面。
根据该结构，由于端子间的区域侧的端子罩的端面与另一端子罩的端面共面，因此，例如，即使在端子罩因突出物等而破损的情况下，也能够避免因该碎片而产生端子间漏电。
另外，在本发明的基板中，端子间间距也可以为5～30μm。
根据该结构，由于能够以窄间距配置多个端子，因此，能够提供能够与显示装置的小型化、轻量化对应的显示装置用的基板。
另外，在本发明的基板中，作为氧化物半导体，也可以使用包含选自铟(In)、镓(Ga)、铝(Al)、铜(Cu)、镍(Ni)、铪(Hf)和锌(Zn)中的至少一种的金属氧化物。
另外，在本发明的基板中，也可以构成为：使用铟镓锌氧化物(IGZO)作为氧化物半导体。
另外，在本发明的基板中，也可以构成为：还包括具有氧化物半导体层的薄膜晶体管。
另外，本发明的基板具有即使在以窄间距配置多个端子的情况下，也能够防止端子间发生漏电不良，能够维持端子间的绝缘性之类的优异的特性。因此，本发明的基板能够适用于包括基板、与基板相对配置的另一基板和设置于基板和另一基板之间的显示介质层的显示装置。另外，本发明的显示装置能够适用于显示介质层为液晶层的显示装置。
另外，本发明的基板能够适用于包括基板和形成于基板上的显示元件的显示装置。另外，本发明的显示装置能够适用于显示元件为有机EL显示元件的显示装置。
本发明的一种基板的制造方法的特征在于，至少包括：端子形成工序，在绝缘基板上形成包含金属的多个端子；绝缘膜形成工序，在绝缘基板上以覆盖端子的方式形成绝缘膜；端子罩形成工序，在绝缘膜上形成包含氧化物半导体的端子罩；接触孔形成工序，将端子罩作为掩模，通过对绝缘膜进行干蚀刻，在绝缘膜上形成到达端子的接触孔；和端子罩去除工序，在端子罩上形成包含导电体的导电膜后，通过对导电膜进行蚀刻，在端子罩和接触孔的表面上形成另一端子罩，通过对端子罩进行蚀刻，去除在相邻的端子间的区域存在的端子罩，在端子间的区域，去除端子罩。
根据该结构，在显示装置用的基板的制造工序中，例如，即使在包含氧化物半导体的端子罩因等离子体蚀刻等等离子体处理而导体化的情况下，由于在相邻的端子间的区域，端子罩被去除，因此，即使在以窄间距配置有多个端子的情况下，也能够防止端子间发生漏电不良，能够维持端子间的绝缘性。
另外，在本发明的基板的制造方法中，也可以还包括端子罩保护层形成工序，在端子罩形成工序后，在端子罩上形成用于保护该端子罩的端子罩保护层。
根据该结构，在显示装置用的基板的制造工序中，例如，即使在进行等离子体蚀刻等等离子体处理的情况下，也能够有效地抑制等离子体对端子罩的损伤。其结果是，能够有效地抑制端子罩的沟道部的漏电。
发明效果
根据本发明，即使在以窄间距配置多个端子且以覆盖各个端子的方式设置包含氧化物半导体的端子罩的情况下，也能够防止端子间发生漏电不良，能够维持端子间的绝缘性。
附图说明
图1是具有本发明的第一实施方式的薄膜晶体管基板的液晶显示装置的剖视图。
图2是本发明的第一实施方式的薄膜晶体管基板的俯视图。
图3是放大了本发明的第一实施方式的薄膜晶体管基板的像素部和端子部的俯视图。
图4是沿图3中的A-A线的薄膜晶体管基板的剖视图。
图5是沿图3中的B-B线的薄膜晶体管基板的剖视图。
图6是用剖面表示本发明的第一实施方式的薄膜晶体管基板的制造工序的说明图。
图7是用剖面表示本发明的第一实施方式的薄膜晶体管基板的端子的制造工序的说明图。
图8是用剖面表示本发明的第一实施方式的对置基板的制造工序的说明图。
图9是本发明的第二实施方式的薄膜晶体管基板的剖视图。
图10是用剖面表示本发明的第二实施方式的薄膜晶体管基板的制造工序的说明图。
图11是用剖面表示本发明的第二实施方式的薄膜晶体管基板的端子的制造工序的说明图。
图12是本发明的变形例的有机EL显示装置的俯视图。
图13是本发明的变形例的有机EL显示装置的剖视图。
具体实施方式
(第一实施方式)
下面，参照附图对本发明的实施方式详细地进行说明。另外，本发明不仅限于下面的实施方式。
图1是具有本发明的第一实施方式的薄膜晶体管基板的液晶显示装置的剖视图，图2是本发明的第一实施方式的薄膜晶体管基板的俯视图。另外，图3是放大了本发明的第一实施方式的薄膜晶体管基板的像素部和端子部的俯视图，图4是沿图3中的A-A线的薄膜晶体管基板的剖视图。另外，图5是沿图3中的B-B线的薄膜晶体管基板的剖视图。另外，为了说明的方便，在图5中省略集成电路芯片的图示。
如图1所示，液晶显示装置50包括：薄膜晶体管基板20a，其为液晶显示装置用的基板；和对置基板30，其为与薄膜晶体管基板20a相对配置的液晶显示装置用的另一基板。另外，液晶显示装置50包括：液晶层40，其为设置于薄膜晶体管基板20a和对置基板30间的显示介质层；密封件35，其将薄膜晶体管基板20a和对置基板30相互粘接，并且为了在薄膜晶体管基板20a和对置基板30之间封入液晶层40而设置成框状。
另外，如图1所示，在液晶显示装置50中，进行图像显示的显示区域D被规定在密封件35的内侧部分，端子区域T被规定在薄膜晶体管基板20a的从对置基板30突出的部分。该端子区域T位于显示区域D的周边。
如图2、图3和图4所示，薄膜晶体管基板20a包括：绝缘基板10a；在显示区域D中，以互相平行地延伸的方式设置在绝缘基板10a上的多个扫描配线11a；分别设置于各扫描配线11a之间且互相平行地延伸的多个辅助电容配线11b；和以在与各扫描配线11a正交的方向互相平行地延伸的方式设置的多个信号配线16a。另外，薄膜晶体管基板20a包括：分别设置在各扫描配线11a和各信号配线16a的每个交差部分，即每个各像素上的多个TFT5a；以覆盖各TFT5a的方式设置的层间绝缘膜17；以覆盖层间绝缘膜17的方式设置的平坦化膜18；在平坦化膜18上设置成矩阵状且分别与各TFT5a连接的多个像素电极19a；以覆盖各像素电极19a的方式设置的取向膜(未图示)。
如图2和图3所示，扫描配线11a被引出至端子区域T(参照图1)的栅极端子区域Tg，在该栅极端子区域Tg构成栅极端子19b。
如图3所示，辅助电容配线11b经辅助电容干线16c和中继配线11d，与辅助电容端子19d连接。在此，辅助电容干线16c经形成于栅极绝缘膜12的接触孔Cc与辅助电容配线11b连接，并且，经形成于栅极绝缘膜12的接触孔Cd与中继配线11d连接。
另外，如图2和图3所示，中继配线11c被引出到端子区域T(参照图1)的源极端子区域Ts，该中继配线11c在源极端子区域Ts中构成源极端子15。
在此，如图3、图4所示，信号配线16a经形成于栅极绝缘膜12的接触孔Cb通过透明导电膜27与中继配线11c连接。
另外，如图2、图3所示，在薄膜晶体管基板20a的源极端子区域Ts和栅极端子区域Tg，设置有作为与源极端子15和栅极端子19b连接的电子零件的集成电路芯片(或驱动IC芯片)9。
而且，该集成电路芯片9例如以玻璃基芯片(COG)方式，经各向异性导电薄膜(ACF)等安装于薄膜晶体管基板20a。
另外，如图2、图3所示，在薄膜晶体管基板20a的源极端子领域Ts和栅极端子区域Tg，设置有连接驱动电路基板(未图示)的连接用端子21，该驱动电路基板为用于供给来自外部的信号的电子零件。该连接用端子21构成为：经配线22与连接有集成电路芯片的连接用端子26连接，经这些连接用端子21、26和配线22，从驱动电路基板向集成电路芯片9输入用于驱动集成电路芯片9的信号。
TFT5a具有底栅构造，如图3和图4所示，包括：设置于绝缘基板10a上的栅极电极11aa；以覆盖栅极电极11aa的方式设置的栅极绝缘膜12；在栅极绝缘膜12上以与栅极电极11aa重叠的方式设置成岛状的具有沟道区域C的氧化物半导体层13a。另外，TFT5a包括在氧化物半导体层13a上以与栅极电极11aa重叠并且以夹着沟道区域C互相对峙的方式设置的源极电极16aa和漏极电极16b。
在此，在氧化物半导体层13a的沟道区域C上，设置有覆盖源极电极16aa和漏极电极16b(即，TFT5a)的层间绝缘膜17。
而且，如图3所示，栅极电极11aa为向扫描配线11a的侧面突出的部分。另外，如图3所示，源极电极16aa为向信号配线16a的侧面突出的部分。
另外，如图3和图4所示，漏极电极16b经形成于层间绝缘膜17和平坦化膜18的层叠膜的接触孔Ca与像素电极19a连接。另外，漏极电极16b通过经栅极绝缘膜12与辅助电容配线11b重叠构成辅助电容。
另外，氧化物半导体层13a例如包含铟镓锌氧化物(IGZO)等氧化物半导体。
另外，在本实施方式中，如图5所示，在源极端子区域Ts，在源极端子15上设置有用于保护源极端子15的保护罩19c。
该保护罩19c包括形成于绝缘基板10a上的第一端子罩24和形成于该第一端子罩24上的第二端子罩23。
如图5所示，第一端子罩24以覆盖多个源极端子15的各自的一部分的方式设置，与上述氧化物半导体层13a同样地，例如包含铟镓锌氧化物(IGZO)等氧化物半导体。
另外，第二端子罩23例如包含铟锡氧化物(ITO)、铟锌氧化物(IZO)、含有氧化硅的铟锡氧化物(ITSO)、含有氧化钨的铟氧化物、含有氧化钛的铟氧化物等导电体。
另外，多个源极端子15以窄间距排列，如图3、图5所示，相邻的源极端子15的间距P例如被设定为5～30μm。
另外，如图5所示，在源极端子15和第一端子罩24之间设置有栅极绝缘膜12，在该栅极绝缘膜12上，以源极端子15的一部分露出的方式形成有接触孔Ce。
而且，如图5所示，构成为：上述第二端子罩23设置于第一端子罩24和接触孔Ce的表面，保护罩19c经形成于栅极绝缘膜12的接触孔Ce与源极端子15连接。另外，虽省略图示，但栅极端子19b也与图5所示的源极端子15同样构成。
如后述的图8(c)所示，对置基板30包括：绝缘基板10b；在绝缘基板10b上设置成格子状的黑矩阵31；和具有分别设置在黑矩阵31的各格子间的红色层、绿色层和蓝色层等着色层32的彩色滤光片。另外，对置基板30包括：以覆盖该彩色滤光片的方式设置的共用电极33；设置于共用电极33上的感光间隔物34；和以覆盖共用电极33的方式设置的取向膜(未图示)。
液晶层40例如由具有电光学特性的向列型液晶材料等构成。
在上述结构的液晶显示装置50中，在各像素中，从栅极驱动器(即，与栅极端子19b连接的集成电路芯片9)经扫描配线11a向栅极电极11aa发送栅极信号。而且，在TFT5a成为导通状态时，从源极驱动器(即，与源极端子15连接的集成电路芯片9)经信号配线16a向源极电极16aa发送源极信号。而且，经氧化物半导体层13a和漏极电极16b，向像素电极19a写入规定的电荷。
这时，在薄膜晶体管基板20a的各像素电极19a和对置基板30的共用电极33之间产生电位差，向液晶层40即各像素的液晶电容和与该液晶电容并列连接的辅助电容施加规定的电压。
而且，在液晶显示装置50中，在各像素中，根据向液晶层40施加的电压的大小改变液晶层40的取向状态，由此，调整液晶层40的光透过率并显示图像。
在此，本实施方式的特征在于：如图5所示，在相邻的源极端子15间的区域R，第一端子罩24被去除这一点。
根据这种结构，即使在包含氧化物半导体的第一端子罩24因等离子体蚀刻等的等离子体处理而导体化的情况下，由于第一端子罩24在相邻的源极端子15间的区域R被去除，因此，也能够防止以窄间距配置的源极端子15间的漏电不良的发生。因此，能够维持以窄间距配置的源极端子15间的绝缘性。
即，即使代替非晶硅而由IGZO等氧化物半导体构成源极端子15的情况下，也不会产生漏电不良之类的不良情况，能够进行源极端子15的窄间距化。
下面，使用图6～图8对本实施方式的液晶显示装置50的制造方法的一个例子进行说明。图6是用剖面表示本发明的第一实施方式的薄膜晶体管基板的制造工序的说明图，图7是用剖面表示本发明的第一实施方式的薄膜晶体管基板的端子的制造工序的说明图。另外，图8是用剖面表示本发明的第一实施方式的对置基板的制造工序的说明图。另外，本实施方式的制造方法包括薄膜晶体管基板制作工序、对置基板制作工序和液晶注入工序。
首先，对薄膜晶体管基板制作工序进行说明。
<源极端子形成工序>
首先，在玻璃基板、硅基板、具有耐热性的塑料基板等绝缘基板10a的基板整体上，通过溅射法形成例如钼膜(厚度150nm程度)等。之后，对该钼膜进行通过使用第一光掩模的光刻实施的抗蚀剂的图案化、钼膜的湿式蚀刻和抗蚀剂的剥离以及清洗，由此，如图3、图6(a)、图7(a)所示，在绝缘基板10a上形成扫描配线11a、栅极电极11aa、栅极端子19b、辅助电容配线11b、中继配线11c和源极端子15。
另外，在本实施方式中，作为构成源极端子15等的金属膜，例示了单层构造的钼膜，但是，也可以由例如铝膜、钨膜、钽膜、铬膜、钛膜、铜膜等金属膜，或者它们的合金膜和金属氮化物的膜，形成50nm～300nm厚度的栅极电极11aa等。
另外，作为形成上述塑料基板的材料，例如能够使用聚对苯二甲酸乙二醇酯树脂、聚萘二甲酸乙二醇酯树脂、聚醚砜树脂、丙烯酸树脂和聚酰亚胺树脂。
<栅极绝缘膜形成工序>
接着，在整个形成有扫描配线11a、栅极电极11aa、辅助电容配线11b、中继配线11c和源极端子15的绝缘基板10a上，通过CVD法形成例如氮化硅膜(厚度100nm～600nm程度)，如图6(b)、图7(b)所示，在绝缘基板10a上以覆盖栅极电极11aa、辅助电容配线11b、中继配线11c和源极端子15的方式形成栅极绝缘膜12。
另外，也可以构成为以两层的层叠构造形成栅极绝缘膜12。在该情况下，除了上述氮化硅膜(SiNx)以外，能够使用例如氧化硅膜(SiOx)、氧化氮化硅膜(SiOxNy，x＞y)、氮化氧化硅膜(SiNxOy、x＞y)等。
另外，从防止来自绝缘基板10a的杂质等扩散的观点考虑，优选构成为：使用氮化硅膜或氮氧化硅膜作为下层侧的栅极绝缘膜，并且，使用氧化硅膜或氧化氮化硅膜作为上层侧的栅极绝缘膜。例如能够构成为：作为下层侧的栅极绝缘膜，将SiH4和NH3作为反应气体形成膜厚50nm～300nm的氮化硅膜，并且，作为上层侧的栅极绝缘膜，将N2O、SiH4作为反应气体形成膜厚50nm～100nm的氧化硅膜。
另外，从利用低的成膜温度形成栅极漏电电流少的致密的栅极绝缘膜12的观点考虑，优选使反应气体中含有氩气等稀有气体并使之混入绝缘膜中。
<氧化物半导体层和第一端子罩形成工序>
然后，通过溅射法，例如形成IGZO膜(厚度为30nm～150nm程度)。之后，对该IGZO膜进行通过使用第二光掩模的光刻实施的抗蚀剂的图案化、IGZO膜的湿式蚀刻和抗蚀剂的剥离以及清洗，由此，如图6(b)、图7(b)所示，在栅极绝缘膜12上形成氧化物半导体层13a和第一端子罩24。
<源极漏极形成工序>
另外，在整个形成有氧化物半导体层13a的基板上通过溅射法按顺序形成例如钛膜(厚度20nm～150nm)和铝膜(厚度为50nm～400nm程度)等。之后，进行通过使用第三光掩模的光刻实施的抗蚀剂的图案化、钛膜的湿式蚀刻，并且，对钛膜进行干式蚀刻(等离子体蚀刻)以及抗蚀剂的剥离和清洗，由此，如图6(c)所示，形成源极电极16aa、漏极电极16b、信号配线16a(参照图3)和辅助电容干线16c(参照图3)，并且，使氧化物半导体层13a的沟道区域C露出。
即，在本工序中，在由半导体层形成工序形成的氧化物半导体层13a上，通过蚀刻形成源极电极16aa和漏极电极16b，使氧化物半导体层13a的沟道区域C露出。
另外，在本实施方式中，在形成源极电极16aa和漏极电极16b时，通过进行过度蚀刻，如图6(c)、图7(c)所示，减小氧化物半导体层13a的沟道区域C和第一端子罩24的厚度。
另外，在本实施方式中，作为构成源极电极16aa和漏极电极16b的金属膜，例示了层叠构造的钛膜和铝膜，但是，也可以构成为例如利用铜膜、钨膜、钽膜、铬膜等金属膜、或者它们的合金膜和金属氮化物的膜，形成源极电极16aa和漏极电极16b。
另外，作为导电性材料，也可以构成为使用铟锡氧化物(ITO)、铟锌氧化物(IZO)、含有氧化硅的铟锡氧化物〔ITSO)、氧化铟(In203)、氧化锡(SnO2)、氧化锌(ZnO)、氮化钛(TiN)等具有透光性的材料。
另外，作为蚀刻加工，也可以使用上述干式蚀刻或湿式蚀刻中任一种，但是，在处理大面积基板的情况下，优选使用干式蚀刻。作为蚀刻气体，能够使用CF4、NF3、SF6、CHF3等氟系气体、Cl2、BCl3、SiCl4、CCl4等氯系气体、氧气等，也可以添加氦和氩等惰性气体。
<层间绝缘膜形成工序>
接着，在整个形成有源极电极16aa、漏极电极16b(即，TFT5a)和信号配线16a的基板上，通过等离子体CVD法，形成例如氮化硅膜、氧化硅膜、氮化氧化硅膜等，如图6(d)所示，将覆盖TFT5a(即，覆盖氧化物半导体层13a、源极电极16aa和漏极电极16b)的层间绝缘膜17形成为厚300nm程度。
另外，层间绝缘膜17不仅限于单层构造，也可以是两层构造和三层构造。
<平坦化膜形成工序>
接着，在整个形成有层间绝缘膜17的基板上，通过旋转涂敷法或狭缝涂敷法涂敷厚度为2.0μm～4.0μm程度的包含感光性丙烯酸树脂等的感光性有机绝缘膜。而且，如图6(e)所示，通过由光刻实施的有机绝缘膜的图案化，在层间绝缘膜17的表面上形成图案化后的平坦化膜18。
<接触孔形成工序>
接着，将平坦化膜18作为掩模(第四光掩模)，对栅极绝缘膜12和层间绝缘膜17进行干式蚀刻(等离子体蚀刻)，由此，如图3、图6(f)所示，在栅极绝缘膜12和层间绝缘膜17上形成到达漏极电极16b的接触孔Ca，并且，形成到达中继配线11c和信号配线16a的接触孔Cb。
另外，在源极端子区域Ts中，将第一端子罩24作为掩模，对栅极绝缘膜12进行干式蚀刻(等离子体蚀刻)，由此，如图7(d)所示，在栅极绝缘膜12形成到达源极端子15的接触孔Ce。
另外，这时，包含氧化物半导体的第一端子罩24因上述干式蚀刻(等离子体蚀刻)而导体化。
<像素电极形成和端子罩去除工序>
接着，如图6(f)、图7(d)所示，在整个形成有层间绝缘膜17和平坦化膜18的基板上，通过溅射法形成例如包含铟锡氧化物的ITO膜(厚度50nm～200nm程度)等导电膜36。
之后，通过对该导电膜36进行通过使用第五光掩模的光刻实施的抗蚀剂的图案化、导电膜36的湿式蚀刻、抗蚀剂的剥离以及清洗，如图3、图4所示，形成像素电极19a、透明导电膜27、连接用端子21、26、连接用配线22和辅助电容端子19d。
这时，如图4所示，像素电极19a以覆盖接触孔Ca的表面的方式在层间绝缘膜17和平坦化膜18的表面上形成。另外，透明导电膜27以覆盖接触孔Cb的表面的方式，在栅极绝缘膜12、层间绝缘膜17和平坦化膜18的表面形成，中继配线11c和信号配线16a通过透明导电膜27连接。
另外，同样，在源极端子区域Ts中，在第一端子罩24上形成上述导电膜36之后，对该导电膜36进行通过使用第五光掩模的光刻实施的抗蚀剂的图案化、导电膜36的湿式蚀刻、抗蚀剂的剥离以及清洗，由此，如图5所示，在第一端子罩24上形成第二端子罩23，且形成保护罩19c，该保护罩19c包括形成于绝缘基板10a上的第一端子罩24和形成于第一端子罩24上的第二端子罩23。
这时，如图7(d)所示，在接触孔Ce的表面和源极端子15上也形成上述导电膜36，第二端子罩23以覆盖接触孔Ce的表面的方式在栅极绝缘膜12的表面上形成，且源极端子15和保护罩19c通过第二端子罩23连接。
另外，在将抗蚀剂作为掩模进行导电膜36的湿式蚀刻时，也同时进行第一端子罩24的蚀刻，如图5所示，去除在相邻的源极端子15间的区域R中存在的第一端子罩24，由此在相邻的源极端子15间的区域R中，包含氧化物半导体的第一端子罩24被去除。
因此，即使在形成第一端子罩24后，第一端子罩24因等离子体处理(在本实施方式中为上述等离子体蚀刻处理)而导体化的情况下，也能够防止以窄间距配置的源极端子15间发生漏电不良。
另外，在本实施方式中，在进行导电膜36的湿式蚀刻时，也同时进行第一端子罩24的蚀刻，由此，如图5所示，在源极端子15间的区域R中，不仅去除第一端子罩24，也去除第二端子罩23，且源极端子15间的区域R侧的第一端子罩24的端面24a和源极端子15间的区域R侧的第二端子罩23的端面23a共面。因此，例如，即使在第一端子罩24因突出物等而破损的情况下，也能够避免因其碎片而产生端子间漏电。
另外，作为蚀刻第一端子罩24时的蚀刻液，没有特别的限定，只要能够去除构成第一端子罩24的氧化物半导体，从而可靠地去除第一端子罩24即可。
例如，能够使用非晶质ITO、IZO的通常蚀刻液即含有硝酸的蚀刻液等能够蚀刻ITO、IZO的蚀刻液。
另外，与上述第二端子罩23同样地，像素电极19a除了上述铟锡氧化物以外，也能够使用铟锌氧化物(IZO)、含有氧化硅的铟锡氧化物(ITSO)、含有氧化钨的铟氧化物、含有氧化钛的铟氧化物等。
如上所述进行操作，能够制作图4、图5所示的薄膜晶体管基板20a。
<对置基板制作工序>
首先，在整个玻璃基板等绝缘基板10b的基板上，通过旋转涂敷法或狭缝涂敷法涂敷例如着色为黑色的感光性树脂后，使该涂敷膜曝光和显影，由此，如图8(a)所示，形成厚度1.0μm左右的黑矩阵31。
接着，在整个形成有黑矩阵31的基板上，通过旋转涂敷法或狭缝涂敷法涂敷例如着色为红色、绿色或蓝色的感光性树脂后，使该涂敷膜曝光和显影，由此，如图8(a)所示，形成厚度2.0μm程度的所选择的颜色的着色层32(例如，红色层)。而且，对于其它两种颜色也重复同样的工序，形成厚度2.0μm左右的其它两种颜色的着色层32(例如，绿色层和蓝色层)。
另外，在形成有各色着色层32的基板上，通过溅射法层叠例如ITO膜等透明导电膜，由此，如图8(b)所示，形成厚度50nm～200nm程度的共用电极33。
最后，在整个形成有共用电极33的基板上，通过旋转涂敷法或狭缝涂敷法涂敷感光性树脂后，使该涂敷膜曝光和显影，由此，如图8(c)所示，形成厚度4μm程度的感光间隔物34。
如上所述进行操作，能够制作对置基板30。
<液晶注入工序>
首先，向在上述薄膜晶体管基板制作工序中制作的薄膜晶体管基板20a和在上述对置基板制作工序中制作的对置基板30的各表面，通过印刷法涂敷聚酰亚胺的树脂膜后，通过对该涂敷膜进行烧制和摩擦处理，形成取向膜。
接着，在例如形成有上述取向膜的对置基板30的表面，将由UV(ultraviolet)固化和热固化并用型树脂等构成的密封件印刷成框状后，向密封件的内侧滴下液晶材料。
进一步，将滴有上述液晶材料的对置基板30和形成有上述取向膜的薄膜晶体管基板20a在减压下粘合后，将该粘合后的粘合体暴露在大气压下，由此，对该粘合体的表面和背面进行加压。
而且，在对被上述粘合体挟持的密封件照射UV光后，通过加热该粘合体使密封件固化。
最后，例如通过切割将使上述密封件固化后的粘合体切断，去除不需要的部分。
如上所述进行操作，能够制造本实施方式的液晶显示装置50。
在本实施方式中，在薄膜晶体管基板20的制造工序中，在栅极电极形成工序中使用第一光掩模，在氧化物半导体层和第一端子罩形成工序中使用第二光掩模，在源极漏极形成工序中使用第三光掩模，在接触孔形成工序中使用第四光掩模，在像素电极形成和端子罩去除工序中使用第五光掩模，使用共计五个光掩模来制造。因此，与现有的五个掩模工艺相比，能够以窄间距配置，防止包含氧化物半导体的源极端子15间的漏电不良的发生，而不会增加光掩模的个数。
根据以上说明的本实施方式，能够获得以下的效果。
(1)在本实施方式中，包括以覆盖各个源极端子15的一部分的方式设置且包含氧化物半导体的第一端子罩24。另外，在相邻的源极端子15间的区域R中，第一端子罩24被去除。因此，在薄膜晶体管基板20a的制造工序中，即使在包含氧化物半导体的第一端子罩24因等离子体蚀刻等等离子体处理而导体化的情况下，由于在相邻的源极端子15间的区域R中，第一端子罩24被去除，所以即使在以窄间距配置多个源极端子15的情况下，也能够防止源极端子15间发生漏电不良，能够维持源极端子15间的绝缘性。
(2)在本实施方式中，将源极端子15间的间距P设定为5～30μm。因此，由于能够以窄间距配置多个源极端子15，所以能够提供能够与液晶显示装置50的小型化、轻量化对应的薄膜晶体管基板20a。
(第二实施方式)
接着，对本发明的第二实施方式进行说明。图9是本发明的第二实施方式的薄膜晶体管基板的剖视图，是与上述图4相当的图。另外，在本实施方式中，对与上述第一实施方式同样的构成部分标注同一附图标记，省略其说明。另外，关于液晶显示装置的整体，与在上述第一实施方式中说明的同样，因此，在此省略详细的说明。
本实施方式的特征在于：在制造薄膜晶体管基板20a时，如后述的图11所示，在第一端子罩24上设置用于保护第一端子罩24的端子罩保护层29。
根据这种结构，在源极漏极形成工序中，通过干式蚀刻进行图案化，在形成源极电极16aa、漏极电极16b时，能够有效地抑制等离子体对第一端子罩24的损伤，能够有效地抑制成为沟道层的第一端子罩24的沟道部的漏电。
下面，使用图10、图11对本实施方式的液晶显示装置的制造方法的一个例子进行说明。图10是用剖面表示本发明的第二实施方式的薄膜晶体管基板的制造工序的说明图，图11是用剖面表示本发明的第二实施方式的薄膜晶体管基板的端子的制造工序的说明图。
首先，在TFT和薄膜晶体管基板制作工序中，与在上述第一实施方式中说明的图6(a)、(b)和图7(a)、(b)同样，进行源极端子形成工序、栅极绝缘膜形成工序以及氧化物半导体层和第一端子罩形成工序。
<端子罩保护层形成工序>
接着，在整个形成有氧化物半导体层13a的基板通过等离子CVD法形成例如氮化硅膜、氧化硅膜、氮化氧化硅膜等。之后，进行通过使用第六光掩模的光刻实施的抗蚀剂的图案化、对氮化硅膜等进行的湿式蚀刻、抗蚀剂的剥离以及清洗，如图10(a)所示，在氧化物半导体层13a的沟道区域C，形成厚度50～200nm程度的用于保护沟道区域C的沟道保护层(蚀刻阻挡层)28。
另外，这时，如图11所示，在源极端子区域Ts中，在整个形成有第一端子罩24的基板上，通过等离子CVD法形成例如氮化硅膜等。之后，进行通过使用第六光掩模的光刻实施的抗蚀剂的图案化、对氮化硅膜等进行的湿式蚀刻、抗蚀剂的剥离以及清洗，由此，在第一端子罩24上形成厚度50～200nm程度的用于保护第一端子罩24的端子罩保护层(蚀刻阻挡层)29。
接着，与在上述第一实施方式中记载的图6(c)、图7(c)中所说明的源极漏极形成工序同样，如图10(b)所示，形成源极电极16aa和漏极电极16b。
这样一来，在本实施方式中，在第一端子罩24上设置有用于保护该第一端子罩24的端子罩保护层29，因此，在源极漏极形成工序中，在通过干式蚀刻进行图案化，形成源极电极16aa、漏极电极16b时，能够有效地抑制等离子对第一端子罩24的损伤。其结果，能够有效地抑制第一端子罩24的沟道部的漏电。
另外，在氧化物半导体层13a的沟道区域C中，设置有用于保护该沟道区域C的沟道保护层(蚀刻阻挡层)28，因此，在源极漏极形成工序中，通过蚀刻进行图案化从而形成源极电极16aa、漏极电极16b时，能够进行保护使得不蚀刻氧化物半导体层13a的沟道区域C。
接着，在去除了形成于第一端子罩24上的端子罩保护层29后，与在上述第一实施方式中说明的图6(d)～(f)、图7(d)同样，进行层间绝缘膜形成工序、平坦化膜形成工序、接触孔形成工序、像素电极形成和端子罩去除工序，由此，能够制作图5、图9所示的薄膜晶体管基板20a。
而且，通过进行在上述第一实施方式中说明的对置基板制作工序和液晶注入工序，能够制造本实施方式的液晶显示装置50。
根据以上说明的本实施方式，在上述(1)～(2)的效果的基础上，能够获得以下的效果。
(3)在本实施方式中，在第一端子罩24上设置有用于保护第一端子罩24的端子罩保护层29。因此，在源极漏极形成工序中，在通过干式蚀刻进行图案化从而形成源极电极16aa、漏极电极16b时，能够有效地抑制等离子体对第一端子罩24的损伤。其结果是，能够有效地抑制第一端子罩24的沟道部的漏电。
(4)在本实施方式中，在氧化物半导体层13a的沟道区域C设置有保护沟道区域C的沟道保护层28。因此，在形成源极电极16aa和漏极电极16b的工序中，在通过蚀刻进行图案化从而形成源极电极16aa、漏极电极16b时，能够进行保护使得不蚀刻氧化物半导体层13a的沟道区域C。
另外，上述实施方式也可以进行如下的变更。
在上述实施方式中，在相邻的源极端子15间的区域R中，第一端子罩24被去除，自不必说对于源极端子15以外的任一端子，也能够适用本发明。
例如，将上述辅助电容端子19d、栅极端子19b和连接用端子21、26与源极端子15同样地以窄间距(5～30μm)排列，以覆盖这些端子各自的一部分的方式设置包含氧化物半导体的端子罩，通过在相邻的端子间的区域去除端子罩，能够适用本发明。
另外，在上述实施方式中，作为氧化物半导体层13a使用了包含铟镓锌氧化物(IGZO)等氧化物半导体的氧化物半导体层，但氧化物半导体层13a不限于此，也可以使用包含含有铟(In)、镓(G a)、铝(Al)、铜(Cu)、镍(Ni)、铪(Hf)和锌〔Zn)中的至少一种的金属氧化物的材料。
由这些材料构成的氧化物半导体层13a即使是非晶质的，迁移率也高，因此，能够增大开关元件的导通电阻。因此，数据读出时的输出电压差变大，能够使S/N比提高。例如，除了IGZO(In-G a-Zn-O)之外，还能够很好地使用InGaO3(ZnO)5、MgxZn1-x O、CdxZn1-xO、CdO等。另外，能够很好地使用ISZO(In-Si-Zn-O)、IAZO(In-Al-Zn-O)、INiZO(In-Ni-Zn-O)、ICuZO(In-Cu-Zn-O)、IHfZO(In-Hf-Zn-O)、IZO(In-Zn-O)等。
另外，在上述本实施方式中，作为显示装置以液晶显示装置为例进行了说明，但是，显示装置也可以是有机EL(organic electroluminescence)、电泳(electrophoretic)、PD(plasma display；等离子显示器)、PALC(Plasma addressed liquid crystal display；等离子体地址液晶显示器)、无机EL(inorganiCelectro luminescence)、FED(field emissiondisplay：场发射显示器)、或SED(surface-conduction electron-emitterdisplay；表面传导电子发射显示器)等显示装置。
例如，在图12、图13所示的有机EL显示装置60中，能够使用本发明。该有机EL显示装置60包括基体层72，该基体层72为由被在室温下蒸镀的无色透明的树脂膜形成的薄膜状的绝缘基板。作为构成基体层72的无色透明的树脂膜，例如，能够使用聚对二甲苯系树脂或丙烯酸系树脂等有机材料。该基体层2的厚度能够为例如3～10μm。
另外，有机EL显示装置60包括：形成于基体层72上的TFT74；以覆盖TFT74的方式设置的SiO2膜和SiN膜等层间绝缘膜75；包含贯通层间绝缘膜75与TFT74电连接的金属配线76的显示装置用基板83。金属配线76进一步在层间绝缘膜75上延长，构成有机EL显示元件71的第一电极77。另外，在层间绝缘膜75上形成划分各像素(区域)80的绝缘膜(或堤岸)79。
另外，如图12所示，有机EL显示装置60包括例如由多个像素等构成的显示区域62和设置于显示区域62的周边的周边电路区域63。另外，在周边电路区域63规定有设置有驱动器的驱动电路区域64和设置有从显示区域62引出的多个端子的端子区域65。
而且，在端子区域65中，与在上述图2、图3、图5中说明的设置于源极端子区域Ts的源极端子15同样，在作为绝缘基板的基体层72上，以窄间距(5～30μm)排列从显示区域62引出的多个端子。而且，以覆盖这些端子各自的一部分的方式设置包含氧化物半导体的端子罩，在相邻的端子间的区域去除端子罩，由此，即使在有机EL显示装置60中也能够使用本发明。
有机EL显示装置60为从第一电极77侧取出发光的底部发射型，从提高发光的取出效率的观点考虑，优选第一电极77包含例如ITO和SnO2等具有高的功函数且光透过率高的材料的薄膜。
在第一电极77上形成有有机EL层78。有机EL层78包含空穴输送层和发光层。空穴输送层没有任何限定，只要空穴注入效率良好即可。作为空穴输送层的材料，例如，能够使用三苯胺衍生物、聚对亚苯基亚乙烯基(PPV)衍生物、聚芴衍生物等有机材料等。
发光层没有特别的限定，例如可以使用8-羟基喹啉(8-Hydroxyquinolinol)衍生物、噻唑衍生物、苯并恶唑衍生物等。另外，也可以组合这些材料中的两种以上，也可以组合掺杂剂材料等添加剂。
另外，将有机EL层78制成了空穴输送层和发光层两层构造，但是，不局限于这种结构。即，有机EL层78也可以是仅包含发光层的单层构造。另外，也可以由空穴输送层、空穴注入层、电子注入层和电子输送层中的1层或2层以上以及发光层构成有机EL层78。
另外，在有机EL层78和绝缘膜79上形成有第二电极81。第二电极81具有向有机EL层78注入电子的功能。第二电极81能够包含例如Mg、Li、Ca、Ag、Al、In、Ce或Cu等薄膜，但不仅限于这些。
而且，通过第一电极77、形成于第一电极77上并且具有发光层的有机EL层78、形成于有机EL层78上的第二电极81，构成形成于显示装置用基板83上的有机EL显示元件71。
另外，在有机EL显示装置60中，第一电极77具有向有机EL层78注入空穴的功能，另外，第二电极81具有向有机EL层78注入电子的功能。而且从第一电极77、第二电极81分别注入的空穴和电子在有机EL层78上再结合，由此有机EL层78发光。另外，作为基板的基体层72和第一电极77为光透过性，第二电极81为光反射性，发出的光透过第一电极77和基体层72而从有机EL层78被取出(底部发射方式)。
另外，在第二电极81上形成有包含丙烯酸树脂和聚对二甲苯树脂等的平坦化膜82。另外，平坦化膜82的厚度可以设定为例如3～8μm。
另外，TFT74与在上述实施方式中说明的TFT5a同样，为使用氧化物半导体层的TFT，将氧化物半导体作为沟道。这样，有机EL显示装置60构成为：在作为薄膜状的基板的基体层72上形成有作为像素80的开关元件的TFT74和有机EL显示元件71。
工业上的可利用性
作为本发明的活用例，能够举出使用了氧化物半导体的半导体层的基板及其制造方法、显示装置。
附图标记说明：
5a薄膜晶体管
9集成电路芯片(电子零件)
10a绝缘基板
11aa栅极电极
12栅极绝缘膜
13a氧化物半导体层
15源极端子(端子)
16aa源极电极
16b漏极电极
17层间绝缘膜
18平坦化膜
19a像素电极
19c保护罩
20a薄膜晶体管基板(基板)
23第二端子罩(另一端子罩)
24第一端子罩〔端子罩)
28沟道保护层
29端子罩保护层
30对置基板(另一基板)
36导电膜
40液晶层(显示介质层)
50液晶显示装置
60有机EL显示装置
71有机EL显示元件(显示元件)
72基体层(绝缘基板)
83显示装置用基板(基板)
D显示区域
P间距
R源极端子间的区域(端子间的区域)
T端子区域

Claims (10)

1.一种基板，其特征在于，包括：
多个端子，该多个端子设置于绝缘基板上，且由金属形成；和
端子罩，其以覆盖所述端子各自的一部分的方式设置，且由氧化物半导体形成，
绝缘膜，其设置于所述端子和所述端子罩之间，且形成有使所述端子的一部分露出的接触孔；和
另一端子罩，其由导电体形成，且设置于所述端子罩和所述接触孔的表面，
在相邻的所述端子间的区域，所述端子罩和所述另一端子罩被去除，所述端子间的区域侧的所述端子罩的端面和所述端子间的区域侧的所述另一端子罩的端面共面，
所述端子间的间距为5～30μm。
2.如权利要求1所述的基板，其特征在于：
所述氧化物半导体包含金属氧化物，该金属氧化物包含选自铟(In)、镓(Ga)、铝(A1)、铜(Cu)、镍(Ni)、铪(Hf)和锌(Zn)中的至少一种。
3.如权利要求2所述的基板，其特征在于：
所述氧化物半导体为铟镓锌氧化物。
4.如权利要求1至3中任一项所述的基板，其特征在于：
所述基板还包括具有氧化物半导体层的薄膜晶体管。
5.如权利要求4所述的基板，其特征在于：
所述氧化物半导体层由铟镓锌氧化物形成。
6.一种显示装置，其特征在于，包括：
权利要求1至5中任一项所述的所述基板；
与所述基板相对配置的另一基板；和
设置于所述基板和所述另一基板之间的显示介质层。
7.如权利要求6所述的显示装置，其特征在于：
所述显示介质层为液晶层。
8.一种显示装置，其特征在于，包括：
权利要求1至5中任一项所述的所述基板；和
形成于所述基板上的显示元件。
9.如权利要求8所述的显示装置，其特征在于：
所述显示元件为有机EL显示元件。
10.一种基板的制造方法，其特征在于，至少包括：
端子形成工序，在绝缘基板上形成包含金属的多个端子；
绝缘膜形成工序，在所述绝缘基板上以覆盖所述端子的方式形成绝缘膜；
端子罩形成工序，在所述绝缘膜上形成包含氧化物半导体的端子罩；
端子罩保护层形成工序，在所述端子罩上形成用于保护该端子罩的端子罩保护层；
接触孔形成工序，将所述端子罩作为掩模，通过对所述绝缘膜进行干式蚀刻，在所述绝缘膜上形成到达所述端子的接触孔；和
端子罩去除工序，在所述端子罩上形成包含导电体的导电膜后，通过对所述导电膜进行蚀刻，在所述端子罩和所述接触孔的表面上形成另一端子罩，通过对所述端子罩和所述另一端子罩进行蚀刻，去除在相邻的所述端子间的区域存在的所述端子罩和所述另一端子罩，从而在所述端子间的区域，去除所述端子罩和所述另一端子罩。
CN201180035563.9A 2010-07-21 2011-07-14 基板及其制造方法、显示装置 Active CN103026398B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010164147 2010-07-21
JP2010-164147 2010-07-21
PCT/JP2011/004038 WO2012011258A1 (ja) 2010-07-21 2011-07-14 基板及びその製造方法、表示装置

Publications (2)

Publication Number Publication Date
CN103026398A CN103026398A (zh) 2013-04-03
CN103026398B true CN103026398B (zh) 2014-07-09

Family

ID=45496691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180035563.9A Active CN103026398B (zh) 2010-07-21 2011-07-14 基板及其制造方法、显示装置

Country Status (5)

Country Link
US (1) US8829517B2 (zh)
JP (1) JP5275517B2 (zh)
KR (1) KR101320787B1 (zh)
CN (1) CN103026398B (zh)
WO (1) WO2012011258A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012046658A1 (ja) 2010-10-07 2012-04-12 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法
JP5284553B2 (ja) 2011-04-08 2013-09-11 シャープ株式会社 半導体装置および表示装置
TWM462429U (zh) * 2013-03-26 2013-09-21 Chunghwa Picture Tubes Ltd 面板整合掃描驅動電路的電容結構
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
TWI777568B (zh) * 2014-05-30 2022-09-11 日商半導體能源研究所股份有限公司 發光元件，發光裝置，電子裝置以及照明裝置
JP6526215B2 (ja) * 2015-09-24 2019-06-05 シャープ株式会社 半導体装置およびその製造方法
WO2021035548A1 (zh) * 2019-08-27 2021-03-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
WO2021035546A1 (zh) 2019-08-27 2021-03-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007040194A1 (ja) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3463006B2 (ja) 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
JP4130728B2 (ja) * 2000-12-06 2008-08-06 シャープ株式会社 外部接続端子及びそれを備えた液晶表示装置及びその製造方法
KR100650401B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
DE60336441D1 (de) * 2002-09-02 2011-05-05 Samsung Electronics Co Ltd Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
KR100561646B1 (ko) * 2003-10-23 2006-03-20 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20070019457A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007193167A (ja) * 2006-01-20 2007-08-02 Sharp Corp 液晶パネルの検査方法、それに用いられる可撓性基板、及び液晶パネルの検査装置
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP2008176130A (ja) * 2007-01-19 2008-07-31 Toshiba Matsushita Display Technology Co Ltd 表示装置、及び、検査装置
JP2009065537A (ja) * 2007-09-07 2009-03-26 Yagi Antenna Co Ltd 非接触ｉｃタグのリーダライタ、アンテナ及びシステム
KR101404551B1 (ko) * 2008-05-09 2014-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20100021847A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102160183B (zh) * 2008-09-17 2014-08-06 夏普株式会社 半导体装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
US20120049193A1 (en) * 2009-02-06 2012-03-01 Sharp Kabushiki Kaisha Semiconductor device
BRPI1006997A2 (pt) * 2009-05-29 2016-04-19 Sharp Kk substrato de matriz e dispositivo de vídeo tendo o mesmo
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101785992B1 (ko) * 2009-07-24 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101460869B1 (ko) 2009-09-04 2014-11-11 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007040194A1 (ja) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2002-176056A 2002.06.21
JP特开2007-157916A 2007.06.21
JP特开2008-040343A 2008.02.21

Also Published As

Publication number Publication date
JP5275517B2 (ja) 2013-08-28
US20130270548A1 (en) 2013-10-17
US8829517B2 (en) 2014-09-09
KR101320787B1 (ko) 2013-10-23
CN103026398A (zh) 2013-04-03
WO2012011258A1 (ja) 2012-01-26
JPWO2012011258A1 (ja) 2013-09-09
KR20130044327A (ko) 2013-05-02

Similar Documents

Publication Publication Date Title
JP7019088B2 (ja) 半導体装置
JP7022804B2 (ja) 半導体装置
JP6776388B2 (ja) 表示装置
CN103026398B (zh) 基板及其制造方法、显示装置
JP6118861B2 (ja) 半導体装置
JP2023130385A (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant