CN103021783A - 半导体结构的刻蚀方法 - Google Patents
半导体结构的刻蚀方法 Download PDFInfo
- Publication number
- CN103021783A CN103021783A CN2012105677940A CN201210567794A CN103021783A CN 103021783 A CN103021783 A CN 103021783A CN 2012105677940 A CN2012105677940 A CN 2012105677940A CN 201210567794 A CN201210567794 A CN 201210567794A CN 103021783 A CN103021783 A CN 103021783A
- Authority
- CN
- China
- Prior art keywords
- power source
- pulse
- radio frequency
- frequency
- bias power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种半导体结构的刻蚀方法,包括:提供半导体衬底,所述半导体衬底表面具有待刻蚀材料层;在所述待刻蚀材料层表面形成掩膜层;以所述掩膜层为掩膜,对所述待刻蚀材料层进行刻蚀工艺,通入反应气体后,射频功率源以第一脉冲的方式输出射频功率,偏置功率源以第二脉冲的方式输出偏置功率,且所述第一脉冲和第二脉冲的脉冲频率不同。不仅刻蚀速率较快,且通过调控所述射频功率源和偏置功率源之间的脉冲频率比例,可以调整刻蚀的工艺窗口大小和刻蚀速率随时间的分布。
Description
技术领域
本发明涉及半导体技术,特别涉及一种半导体结构的刻蚀方法。
背景技术
在半导体工艺中,对半导体材料进行刻蚀的工艺通常包括干法刻蚀工艺或湿法刻蚀工艺,其中,由于利用等离子体进行刻蚀的干法刻蚀工艺能有效地控制刻蚀开口的尺寸而成为目前最主流的刻蚀工艺。现有工艺通常利用辉光放电、射频信号、电晕放电等形成等离子体。其中,利用射频信号形成等离子体时,可以通过调控处理气体成分、射频功率的频率、射频功率的耦合模式、气压、温度等参数,控制形成的等离子体的密度和能量,从而优化等离子体处理效果。因此,在现有的半导体刻蚀装置中,通常采用射频信号形成等离子体,且利用射频信号在待刻蚀基片上形成偏压,使得所述等离子体轰击待刻蚀基片,对所述待刻蚀基片进行刻蚀工艺。
现有的采用射频信号形成等离子体的刻蚀装置主要包括电感耦合等离子体(ICP)刻蚀装置、电容耦合等离子体(CCP)刻蚀装置和电子回旋加速振荡(ECR)刻蚀装置等,其中,电感耦合等离子体(ICP)刻蚀装置和电容耦合等离子体(CCP)刻蚀装置由于结构简单,较为便宜,广泛地运用到干法刻蚀刻蚀领域。目前的电容耦合等离子体刻蚀装置通常包括射频功率源和偏置功率源,且所述电容耦合等离子体刻蚀装置具有上电极和下电极,所述射频功率源连接于上电极或下电极,对应的下电极或上电极接地,所述射频功率源产生的射频信号通过上下电极形成的电容将反应气体等离子体化。所述偏置功率源连接于所述下电极,在所述下电极上的待刻蚀基板上形成偏压。
现有技术中的电容耦合等离子体刻蚀装置,所述射频功率源产生的射频信号通常为持续的射频信号,所述持续的射频信号用于将反应腔内的气体等离子体化,所述偏置功率源产生的射频信号通常为持续的偏置信号,所述持续的偏置信号使得待刻蚀材料层表面持续具有偏压,从而使得用于刻蚀的反应气体或用于沉积聚合物的反应气体的等离子体向待刻蚀材料层表面移动。但利用现有技术的电容耦合等离子体刻蚀装置刻蚀速率较慢。
更多关于利用射频功率形成等离子体进行刻蚀的刻蚀装置,请参考专利号为US7405521B2的美国专利。
发明内容
本发明解决的问题是提供一种半导体结构的刻蚀方法,不仅刻蚀速率较快,且可调整刻蚀的工艺窗口大小和刻蚀速率随时间的分布。
为解决上述问题,本发明技术方案提供了一种半导体结构的刻蚀方法,包括:提供半导体衬底,所述半导体衬底表面具有待刻蚀材料层;在所述待刻蚀材料层表面形成掩膜层;以所述掩膜层为掩膜,对所述待刻蚀材料层进行刻蚀工艺,通入反应气体后,射频功率源以第一脉冲的方式输出射频功率,偏置功率源以第二脉冲的方式输出偏置功率,且所述第一脉冲和第二脉冲的脉冲频率不同。
可选的,所述射频功率源的脉冲频率为偏置功率源的脉冲频率的1.2~20倍。
可选的,所述偏置功率源的脉冲频率为射频功率源的脉冲频率的1.2~20倍。
可选的,所述射频功率源的开启时间和偏置功率源的开启时间存在相位差。
可选的,所述射频功率源与偏压功率源同时开启,同时关闭,或者一个开启时另一个同时关闭。
可选的,所述第一脉冲的占空比和所述第二脉冲的占空比相同或不同。
可选的,所述射频功率源的功率范围为0~4000瓦,射频频率为25兆赫兹~120兆赫兹,所述第一脉冲的脉冲频率小于50千赫兹,占空比为10%~90%。
可选的,所述偏置功率源的功率范围为0~5000瓦,射频频率为1兆赫兹~15兆赫兹,所述第二脉冲的脉冲频率小于50千赫兹,占空比为10%~90%。
可选的,所述偏置功率源通过第二射频匹配器与反应腔的下电极相连接。
可选的,所述射频功率源通过第一射频匹配器与反应腔的下电极或上电极相连接。
可选的,所述刻蚀工艺为电容耦合等离子体刻蚀工艺。
可选的,所述反应气体包括SF6、CF4、C4F8、C4F6、CH2F2、CHF3、CH3F、O2、CO、CO2、N2、惰性气体其中的一种或几种。
可选的,所述待刻蚀材料层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、低K介质材料、超低K介质材料、无定形碳、光刻胶、底部抗反射层、金属材料、硅材料、锗材料其中的一种或几种。
与现有技术相比,本发明具有以下优点:
通入反应气体后,所述射频功率源以第一脉冲的方式输出射频功率,所述偏置功率源以第二脉冲的方式输出偏置功率,且所述第一脉冲和第二脉冲的脉冲频率不同。由于偏置功率源以第二脉冲的方式输出偏置功率,不会在刻蚀开口的底部形成微电场,不会影响后续的刻蚀,刻蚀速率较快,且通过调控所述射频功率源和偏置功率源之间的脉冲频率比例,可以调整刻蚀的工艺窗口大小和刻蚀速率随时间的分布。
进一步的,当所述射频功率源的脉冲频率为偏置功率源的脉冲频率的1.2~20倍时,射频功率源的脉冲频率较大,脉冲关闭的时间很短,使得等离子体中活性很强的电子的密度始终不会发生很大的变化,即使其他条件例如温度、压强发生了变化,也可以顺利地进行刻蚀,用于刻蚀的工艺窗口较大。且在偏置功率源的一个脉冲开启时间或关闭时间内,往往射频功率源对应输出一个或几个第一脉冲,使得脉冲开启时间或关闭时间反应腔内的等离子体的密度和电子的温度都较为均匀,使得刻蚀速率随时间的分布较均匀。
进一步的,当所述偏置功率源的脉冲频率为射频功率源的脉冲频率的1.2~20倍时,由于偏置功率源的脉冲频率较高,使得刻蚀开口底部聚集的带正电的离子较少,在接下来的关闭阶段所述带正电的离子即被中和,无论在偏置功率源的脉冲开启阶段还是关闭阶段的刻蚀速率都相差不多,刻蚀速率随时间的分布较均匀。且在偏置功率源的一个脉冲开启时间或关闭时间内,往往偏置功率源对应输出一个或几个第二脉冲,所述连续几个偏置功率源的脉冲周期内反应腔内等离子体的密度和电子的温度都相同,刻蚀速率相等,使得刻蚀速率随时间的分布较均匀。
附图说明
图1是本发明实施例的半导体刻蚀装置的结构示意图;
图2是本发明实施例的半导体结构的刻蚀方法的流程示意图;
图3是等离子体鞘层的鞘层电压的波形图;
图4至图7是本发明实施例的射频功率源的脉冲频率、偏置功率源的脉冲频率的波形比较图。
具体实施方式
由于等离子体中的正离子和电子具有不同的角度分布(angulardistribution),带正电的正离子趋向于聚集到刻蚀待刻蚀材料层形成的刻蚀开口的底部,持续的偏压会使得刻蚀开口的底部带正电的离子不断聚集,所述带正电的离子形成的微电场会影响后续到达的带正电的离子的运动轨迹,使得刻蚀开口的侧壁被过刻蚀,而刻蚀开口的底部的刻蚀速率较慢,影响整体的刻蚀速率。
为此,本发明实施例提供了一种半导体结构的刻蚀方法,通入反应气体后,所述射频功率源以第一脉冲的方式输出射频功率,所述偏置功率源以第二脉冲的方式输出偏置功率,且所述第一脉冲和第二脉冲的脉冲频率不同,不仅刻蚀速率较快,且通过调控所述射频功率源和偏置功率源之间的脉冲频率比例,还可以调整刻蚀的工艺窗口大小和形成的等离子体的能量随时间的分布。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明实施例首先提供了一种半导体刻蚀装置,请参考图1,为本实施例的半导体刻蚀装置的结构示意图,具体包括:反应腔110,所述反应腔110顶部作为上电极;所述反应腔110内具有承片台120,用于放置待刻蚀基片125,所述承片台120作为下电极;供气源130,所述供气源130与反应腔110的顶部相连接且向所述反应腔110内通入气体;排气泵135,所述排气泵135与真空泵136相连,用于将反应腔110内多余的气体和刻蚀形成的反应残留物排出反应腔110;射频功率源140,通过第一射频匹配器141与承片台120相连接,且作为上电极的反应腔110顶部接地;偏置功率源150,通过第二射频匹配器151与承片台120相连接。
在其他实施例中,所述射频功率源通过第一射频匹配器与作为上电极的反应腔顶部相连接,利用所述上电极和下电极形成的电容进行电容耦合等离子体刻蚀工艺。
在本实施例中,所述射频功率源140和偏置功率源150与同一个控制单元(未图示)相连接,使得射频功率源140和偏置功率源150能同步的开启或关闭。在其他实施例中,所述射频功率源和偏置功率源也可以分别与一个控制单元独立相连接。
本发明实施例还提供了一种采用上述半导体刻蚀装置的半导体结构的刻蚀方法,请参考图2,包括:
步骤S101,提供半导体衬底,所述半导体衬底表面具有待刻蚀材料层;
步骤S102,在所述待刻蚀材料层表面形成掩膜层;
步骤S103,以所述掩膜层为掩膜,对所述待刻蚀材料层进行刻蚀工艺,通入反应气体后,射频功率源以第一脉冲的方式输出射频功率,偏置功率源以第二脉冲的方式输出偏置功率,且所述第一脉冲和第二脉冲的脉冲频率不同。
具体的,所述半导体衬底可以为硅衬底、锗衬底、锗硅衬底、砷化镓衬底、氮化镓衬底或绝缘体上硅衬底、玻璃衬底其中的一种。所述半导体衬底还可以为多层堆叠结构,在所述硅衬底、锗衬底等衬底表面形成有一层或多层半导体材料层。在本实施例中,所述半导体衬底为硅衬底。
所述待刻蚀材料层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、低K介质材料、超低K介质材料、无定形碳、光刻胶、底部抗反射层、金属材料、硅材料或锗材料。在本实施例中,所述待刻蚀材料层形成在半导体衬底表面。在其他实施例中,还可以利用所述刻蚀方法对半导体衬底进行刻蚀。
所述掩膜层为光刻胶层或硬掩膜层,其中所述硬掩膜层的材料为氧化硅、氮化硅或氮氧化硅等。且所述掩膜层的材料与待刻蚀材料层的材料不同,使得所述刻蚀工艺对待刻蚀材料层和掩膜层具有较高的刻蚀选择比,有利于形成深度较大的沟槽或通孔。
所述反应气体包括SF6、CF4、C4F8、C4F6、CH2F2、CHF3、CH3F、O2、CO、CO2、N2、惰性气体其中的一种或几种。本领域技术人员可以根据待刻蚀材料层的材料选择对应的反应气体,在此不再赘述。
请参考图1,在本实施例中,对待刻蚀材料层进行刻蚀的工艺为多次刻蚀(bosch etch)工艺,多次刻蚀(bosch etch)工艺包括交替变换的刻蚀步骤和聚合物沉积步骤,所述刻蚀步骤包括:供气源130通入用于刻蚀的反应气体,利用射频功率源140将所述用于刻蚀的反应气体等离子体化后,通过偏置电压源150在待刻蚀材料层表面形成偏压,使得用于刻蚀的反应气体的等离子体对待刻蚀材料层210进行刻蚀;所述聚合物沉积步骤包括:供气源130通入用于沉积聚合物的反应气体,利用射频功率源140将所述用于沉积聚合物的反应气体等离子体化后,通过偏置电压源1 50在待刻蚀材料层表面形成偏压,使得用于沉积聚合物的反应气体的等离子体在所述待刻蚀材料层210的刻蚀开口的侧壁和底部形成聚合物。由于刻蚀步骤和聚合物沉积步骤交替进行,不会在刻蚀开口的侧壁形成过厚的聚合物层,有利于形成高深宽比的刻蚀开口。
在其他实施例中,所述对待刻蚀材料层210进行刻蚀的工艺也可以为单步刻蚀工艺,对待刻蚀材料层进行刻蚀的工艺和在刻蚀形成的刻蚀开口侧壁和底部形成聚合物的工艺同时进行,边刻蚀边在刻蚀开口的侧壁形成聚合物,有利于控制侧壁的形貌。
在本实施例中,所述刻蚀工艺为电容耦合等离子体刻蚀工艺,所述射频功率源140的功率范围为0~4000瓦,射频频率为25兆赫兹~120兆赫兹,例如50兆赫兹、100兆赫兹等。所述偏置功率源的功率范围为0~5000瓦,射频频率为1兆赫兹~15兆赫兹,例如3兆赫兹、5兆赫兹、9兆赫兹或12兆赫兹等。
所述偏置功率源150的射频频率较小,而射频功率源140的射频频率较大,在本实施例中,所述射频功率源140的射频频率和偏置功率源150的射频频率至少在十倍以上。由于等离子体的密度n大小正比于用于形成等离子体的射频功率ω的平方,即n∝ω2,且所述射频功率源140的射频频率的平方远远大于偏置功率源150的射频频率的平方,因此等离子体的密度主要是由射频功率源140的射频频率所决定。通过调整射频功率源140的射频频率,可以提高反应腔内等离子体的密度,从而提高刻蚀速率。
而到达待刻蚀材料层表面的等离子体的能量和刻蚀的均匀性主要由偏置功率源150的功率和频率所决定。由于当所述待刻蚀基板处于悬浮状态时,由于电子质量小且具有比离子大很多的速度,会先与离子到达待刻蚀材料层的表面,由于偏置功率源150会在待刻蚀材料层上形成负的偏压,电子受到排斥后在靠近待刻蚀材料层的表面的区域形成非电中性区域,形成等离子体鞘层(Plasma Sheath),所述等离子体鞘层区域存在很强的鞘层电压。当离子以波姆速度(Bohm Velocity)进入等离子体鞘层,被所述鞘层电压加速后,以几十至几百电子伏的能量打到待刻蚀材料层上,形成刻蚀开口。所述等离子体鞘层的鞘层电压是由射频功率源140的射频频率和偏置功率源150的射频频率共同调制的,所述等离子体鞘层的鞘层电压呈多峰结构,请参考图3,其中大震荡波形是由频率较低的偏置功率源150的射频频率所调制,所述小震荡波形是由频率较高的射频功率源140的射频频率所调制。当所述偏置功率源150的射频频率较大时,离子需要若干个射频周期才能穿过等离子体鞘层,因此离子受到的鞘层电压为所述多峰结构鞘层电压的平均值,大部分离子具有相近的能量,离子能量较小。当所述偏置功率源150的射频频率较小时,离子穿越等离子体鞘层的时间不到一个射频周期,如果离子在鞘层电压较大时穿越等离子体鞘层,就可以获得很大的能量。当所述偏置功率源150的功率和射频功率源140的功率较大时,离子能量较大,且往往所述偏置功率源150的功率大于射频功率源140的功率,使得离子到达待刻蚀材料层的能量主要由偏置功率源150的功率和射频频率控制。通过调整偏置功率源150的功率和射频频率,可以提高离子到达待刻蚀材料层表面的能量,从而提高刻蚀速率。
且在本实施例中,所述射频功率源140以第一脉冲的方式输出射频功率,所述第一脉冲的脉冲频率小于50千赫兹,脉冲频率的占空比为10%~90%。所述偏置功率源150以第二脉冲的方式输出偏置功率,所述第二脉冲的脉冲频率小于50千赫兹,脉冲频率的占空比为10%~90%,且所述第一脉冲和第二脉冲的脉冲频率不同,所述第一脉冲和第二脉冲的脉冲频率的占空比可以相同,也可以不同。由于偏置功率源150输出的偏置功率是脉冲偏置功率,在偏置功率源150关闭时待刻蚀材料层表面的偏压消失或减少,使得位于等离子体鞘层的电子会与刻蚀开口底部的带正电的离子中和,从而不会在刻蚀开口底部形成微电场,使得后续到达的带正电的离子能近乎垂直的注入到刻蚀开口底部,刻蚀速率较快。
在本实施例中,所述射频功率源140的脉冲频率为偏置功率源150的脉冲频率的1.2~20倍。在其中一个实施例中,请参考图4,所述射频功率源140的脉冲频率为偏置功率源150的脉冲频率的2倍,且所述偏置功率源150的脉冲开启时间与其中一个射频功率源140的脉冲开启时间一致。在另一实施例中,请参考图5,所述射频功率源140的脉冲频率为偏置功率源150的脉冲频率的2倍,且所述偏置功率源150的脉冲关闭时间与其中一个射频功率源140的脉冲关闭时间一致。在另一实施例中,请参考图6,所述射频功率源140的脉冲频率为偏置功率源150的脉冲频率的2倍,但所述射频功率源140的开启时间和偏置功率源150的开启时间存在相位差,所述偏置功率源150的脉冲开启时间与其中一个射频功率源140的脉冲关闭时间一致。在另一实施例中,请参考图7,所述射频功率源140的脉冲频率为偏置功率源150的脉冲频率的2倍,但所述射频功率源140的开启时间和偏置功率源150的开启时间存在相位差,所述偏置功率源150的脉冲关闭时间与其中一个射频功率源140的脉冲开启时间一致。在其他实施例中,所述偏置功率源的脉冲开启和关闭时间与射频功率源的脉冲开启和关闭时间都不一致。
由于射频功率形成的等离子体的电子的初始温度很高,活性很强,但所述电子会很快冷却,导致活性降低,因此当所述射频功率源140的脉冲频率大于偏置功率源150的脉冲频率,由于射频功率源140的脉冲频率较大,脉冲关闭的时间很短,使得等离子体中活性很强的电子的密度始终不会发生很大的变化,且离子的密度也不发生很大的变化,即使其他条件例如温度、压强发生了变化,也可以顺利地进行刻蚀。而如果射频功率源140的脉冲频率较低时,由于脉冲关闭的时间较长,会使得电子的活性降低,当其他条件如温度、压强发生了变化,可能会导致刻蚀不能顺利进行。因此,利用较高的射频功率源的脉冲频率,用于刻蚀的工艺窗口较大。且如果射频功率源的第一脉冲和射频功率源的第一脉冲的脉冲频率和占空比一致,会使得在偏置功率源的脉冲开启和关闭两个阶段内,反应腔内的等离子体的密度和电子的温度不一致,影响刻蚀速率的均匀性。而本发明实施例中由于所述射频功率源140的脉冲频率为偏置功率源150的脉冲频率的1.2~20倍,在偏置功率源150的脉冲开启时间或关闭时间内,往往射频功率源140对应输出一个或几个的第一脉冲,使得脉冲开启时间或关闭时间反应腔内的等离子体的密度和电子的温度都较为均匀,使得刻蚀速率随时间的分布较均匀。
在其他实施例中,所述偏置功率源的脉冲频率为射频功率源的脉冲频率的1.2~20倍。在其中一个实施例中,所述偏置功率源的脉冲频率为射频功率源的脉冲频率的2倍,且所述射频功率源的脉冲开启时间与其中一个偏置功率源的脉冲开启时间一致。在另一实施例中,所述偏置功率源的脉冲频率为射频功率源的脉冲频率的2倍,且所述射频功率源的脉冲关闭时间与其中一个偏置功率源的脉冲关闭时间一致。在另一实施例中,所述偏置功率源的脉冲频率为射频功率源的脉冲频率的2倍,但所述射频功率源的开启时间和偏置功率源的开启时间存在相位差,所述射频功率源的脉冲开启时间与其中一个偏置功率源的脉冲关闭时间一致。在另一实施例中,所述偏置功率源的脉冲频率为射频功率源的脉冲频率的2倍,但所述射频功率源的开启时间和偏置功率源的开启时间存在相位差,所述射频功率源的脉冲关闭时间与其中一个偏置功率源的脉冲开启时间一致。
由于偏置功率源的脉冲频率较高,使得偏置功率源一次开启和关闭的时间很短,使得刻蚀开口底部聚集的带正电的离子较少,且在接下来的关闭阶段所述带正电的离子即被中和,都不会形成足以使后续达到的待正电的离子的轨迹发生偏转的微电场,因此无论在偏置功率源的脉冲开启时间还是关闭时间的刻蚀速率都相差不多,刻蚀速率的均匀性较佳。且如果射频功率源的第一脉冲和射频功率源的第一脉冲的脉冲频率和占空比一致,会使得在偏置功率源的脉冲开启和关闭两个阶段内,反应腔内的等离子体的密度和电子的温度不一致,影响刻蚀速率的均匀性。而本发明实施例中由于所述偏置功率源的脉冲频率为射频功率源的脉冲频率的1.2~20倍,在偏置功率源的脉冲开启时间或关闭时间内,往往偏置功率源对应输出一个或几个的第二脉冲,所述连续几个偏置功率源的脉冲周期内反应腔内等离子体的密度和电子的温度都相同,刻蚀速率相等,使得刻蚀速率随时间的分布较均匀。
综上,在本发明实施例中,通入反应气体后,所述射频功率源以第一脉冲的方式输出射频功率,所述偏置功率源以第二脉冲的方式输出偏置功率,且所述第一脉冲和第二脉冲的脉冲频率不同。由于偏置功率源以第二脉冲的方式输出偏置功率,不会在刻蚀开口的底部形成微电场,不会影响后续的刻蚀,刻蚀速率较快,且通过调控所述射频功率源和偏置功率源之间的脉冲频率比例,可以调整刻蚀的工艺窗口大小和刻蚀速率随时间的分布。
当所述射频功率源的脉冲频率为偏置功率源的脉冲频率的1.2~20倍时,射频功率源的脉冲频率较大,脉冲关闭的时间很短,使得等离子体中活性很强的电子的密度始终不会发生很大的变化,即使其他条件例如温度、压强发生了变化,也可以顺利地进行刻蚀,用于刻蚀的工艺窗口较大。且在偏置功率源的一个脉冲开启时间或关闭时间内,往往射频功率源对应输出一个或几个第一脉冲,使得脉冲开启时间或关闭时间反应腔内的等离子体的密度和电子的温度都较为均匀,使得刻蚀速率随时间的分布较均匀。
当所述偏置功率源的脉冲频率为射频功率源的脉冲频率的1.2~20倍时,由于偏置功率源的脉冲频率较高,使得刻蚀开口底部聚集的带正电的离子较少,在接下来的关闭阶段所述带正电的离子即被中和,无论在偏置功率源的脉冲开启阶段还是关闭阶段的刻蚀速率都相差不多,刻蚀速率随时间的分布较均匀。且在偏置功率源的一个脉冲开启时间或关闭时间内,往往偏置功率源对应输出一个或几个第二脉冲,所述连续几个偏置功率源的脉冲周期内反应腔内等离子体的密度和电子的温度都相同,刻蚀速率相等,使得刻蚀速率随时间的分布较均匀。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,将上述技术应用于等离子体沉积、等离子体表面处理等,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (13)
1.一种半导体结构的刻蚀方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底表面具有待刻蚀材料层;
在所述待刻蚀材料层表面形成掩膜层;
以所述掩膜层为掩膜,对所述待刻蚀材料层进行刻蚀工艺,通入反应气体后,射频功率源以第一脉冲的方式输出射频功率,偏置功率源以第二脉冲的方式输出偏置功率,且所述第一脉冲和第二脉冲的脉冲频率不同。
2.如权利要求1所述的半导体结构的刻蚀方法,其特征在于,所述射频功率源的脉冲频率为偏置功率源的脉冲频率的1.2~20倍。
3.如权利要求1所述的半导体结构的刻蚀方法,其特征在于,所述偏置功率源的脉冲频率为射频功率源的脉冲频率的1.2~20倍。
4.如权利要求1所述的半导体结构的刻蚀方法,其特征在于,所述射频功率源的开启时间和偏置功率源的开启时间存在相位差。
5.如权利要求1所述的半导体结构的刻蚀方法,其特征在于,所述射频功率源与偏压功率源同时开启,同时关闭,或者一个开启时另一个同时关闭。
6.如权利要求1所述的半导体结构的刻蚀方法,其特征在于,所述第一脉冲的占空比和所述第二脉冲的占空比相同或不同。
7.如权利要求1所述的半导体结构的刻蚀方法,其特征在于,所述射频功率源的功率范围为0~4000瓦,射频频率为25兆赫兹~120兆赫兹,所述第一脉冲的脉冲频率小于50千赫兹,占空比为10%~90%。
8.如权利要求1所述的半导体结构的刻蚀方法,其特征在于,所述偏置功率源的功率范围为0~5000瓦,射频频率为1兆赫兹~15兆赫兹,所述第二脉冲的脉冲频率小于50千赫兹,占空比为10%~90%。
9.如权利要求1所述的半导体结构的刻蚀方法,其特征在于,所述偏置功率源通过第二射频匹配器与反应腔的下电极相连接。
10.如权利要求1所述的半导体结构的刻蚀方法,其特征在于,所述射频功率源通过第一射频匹配器与反应腔的下电极或上电极相连接。
11.如权利要求1所述的半导体结构的刻蚀方法,其特征在于,所述刻蚀工艺为电容耦合等离子体刻蚀工艺。
12.如权利要求1所述的半导体结构的刻蚀方法,其特征在于,所述反应气体包括SF6、CF4、C4F8、C4F6、CH2F2、CHF3、CH3F、O2、CO、CO2、N2、惰性气体其中的一种或几种。
13.如权利要求1所述的半导体结构的刻蚀方法,其特征在于,所述待刻蚀材料层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、低K介质材料、超低K介质材料、无定形碳、光刻胶、底部抗反射层、金属材料、硅材料、锗材料其中的一种或几种。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210567794.0A CN103021783B (zh) | 2012-12-24 | 2012-12-24 | 半导体结构的刻蚀方法 |
TW102140586A TWI521597B (zh) | 2012-12-24 | 2013-11-07 | Etching method of semiconductor structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210567794.0A CN103021783B (zh) | 2012-12-24 | 2012-12-24 | 半导体结构的刻蚀方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103021783A true CN103021783A (zh) | 2013-04-03 |
CN103021783B CN103021783B (zh) | 2015-12-02 |
Family
ID=47970266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210567794.0A Active CN103021783B (zh) | 2012-12-24 | 2012-12-24 | 半导体结构的刻蚀方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN103021783B (zh) |
TW (1) | TWI521597B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103295870A (zh) * | 2013-06-05 | 2013-09-11 | 中微半导体设备(上海)有限公司 | 等离子体刻蚀设备及刻蚀方法 |
CN103972078A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
CN106783584A (zh) * | 2015-11-19 | 2017-05-31 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 衬底刻蚀方法 |
CN109338365A (zh) * | 2018-09-19 | 2019-02-15 | 云谷(固安)科技有限公司 | 发光显示器件及其刻蚀方法及显示装置 |
CN110752135A (zh) * | 2019-10-31 | 2020-02-04 | 北京北方华创微电子装备有限公司 | 射频偏压调节方法、装置及等离子体刻蚀设备 |
CN113394091A (zh) * | 2021-05-10 | 2021-09-14 | 上海华力集成电路制造有限公司 | 干法刻蚀射频放电增强方法和干法刻蚀设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101499399A (zh) * | 2008-02-01 | 2009-08-05 | 株式会社东芝 | 衬底等离子体处理设备和等离子体处理方法 |
CN102543687A (zh) * | 2011-11-30 | 2012-07-04 | 中微半导体设备(上海)有限公司 | 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法 |
CN102737983A (zh) * | 2012-07-05 | 2012-10-17 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
US20120302065A1 (en) * | 2011-05-26 | 2012-11-29 | Nanya Technology Corporation | Pulse-plasma etching method and pulse-plasma etching apparatus |
-
2012
- 2012-12-24 CN CN201210567794.0A patent/CN103021783B/zh active Active
-
2013
- 2013-11-07 TW TW102140586A patent/TWI521597B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101499399A (zh) * | 2008-02-01 | 2009-08-05 | 株式会社东芝 | 衬底等离子体处理设备和等离子体处理方法 |
US20120302065A1 (en) * | 2011-05-26 | 2012-11-29 | Nanya Technology Corporation | Pulse-plasma etching method and pulse-plasma etching apparatus |
CN102543687A (zh) * | 2011-11-30 | 2012-07-04 | 中微半导体设备(上海)有限公司 | 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法 |
CN102737983A (zh) * | 2012-07-05 | 2012-10-17 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103295870A (zh) * | 2013-06-05 | 2013-09-11 | 中微半导体设备(上海)有限公司 | 等离子体刻蚀设备及刻蚀方法 |
CN103295870B (zh) * | 2013-06-05 | 2016-05-04 | 中微半导体设备(上海)有限公司 | 等离子体刻蚀设备及刻蚀方法 |
CN103972078A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
CN106783584A (zh) * | 2015-11-19 | 2017-05-31 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 衬底刻蚀方法 |
CN109338365A (zh) * | 2018-09-19 | 2019-02-15 | 云谷(固安)科技有限公司 | 发光显示器件及其刻蚀方法及显示装置 |
CN109338365B (zh) * | 2018-09-19 | 2020-08-25 | 云谷(固安)科技有限公司 | 发光显示器件及其刻蚀方法及显示装置 |
CN110752135A (zh) * | 2019-10-31 | 2020-02-04 | 北京北方华创微电子装备有限公司 | 射频偏压调节方法、装置及等离子体刻蚀设备 |
CN110752135B (zh) * | 2019-10-31 | 2022-05-27 | 北京北方华创微电子装备有限公司 | 射频偏压调节方法、装置及等离子体刻蚀设备 |
CN113394091A (zh) * | 2021-05-10 | 2021-09-14 | 上海华力集成电路制造有限公司 | 干法刻蚀射频放电增强方法和干法刻蚀设备 |
Also Published As
Publication number | Publication date |
---|---|
CN103021783B (zh) | 2015-12-02 |
TW201426861A (zh) | 2014-07-01 |
TWI521597B (zh) | 2016-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11410860B2 (en) | Process chamber for etching low k and other dielectric films | |
CN103021783A (zh) | 半导体结构的刻蚀方法 | |
KR102319781B1 (ko) | 기판 에칭 동안 기판 dc 바이어스 및 이온 에너지 및 각 분포를 제어하는 방법 및 장치 | |
CN101499399B (zh) | 衬底等离子体处理设备和等离子体处理方法 | |
CN103035470B (zh) | 半导体刻蚀装置及半导体刻蚀方法 | |
CN106653550B (zh) | 用双峰工艺气体组合物进行等离子体蚀刻的方法和*** | |
US20050112891A1 (en) | Notch-free etching of high aspect SOI structures using a time division multiplex process and RF bias modulation | |
JP4714166B2 (ja) | 基板のプラズマ処理装置及びプラズマ処理方法 | |
US20060105577A1 (en) | Aspect ratio controlled etch selectivity using time modulated DC bias voltage | |
WO2020051064A1 (en) | Apparatus and process for electron beam mediated plasma etch and deposition processes | |
JP4660498B2 (ja) | 基板のプラズマ処理装置 | |
CN103021912B (zh) | 半导体刻蚀装置及半导体结构的刻蚀方法 | |
KR20190046194A (ko) | 플라즈마 처리 장치 및 이를 이용한 반도체 장치의 제조 방법 | |
US10998170B2 (en) | Method for ion mass separation and ion energy control in process plasmas | |
CN109119317A (zh) | 一种偏压调制方法、偏压调制***和等离子体处理设备 | |
US20190318913A1 (en) | Apparatus and Method for Controlling Ion Energy Distribution in Process Plasmas | |
CN111937114A (zh) | 用于在加工等离子体时控制离子能量分布的装置和方法 | |
CN104752331A (zh) | 一种硅通孔刻蚀方法 | |
JPH08979B2 (ja) | プラズマcvd法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd. Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc. |