CN102983104B

CN102983104B - Cmos晶体管的制作方法

Info

Publication number: CN102983104B
Application number: CN201110264366.6A
Authority: CN
Inventors: 鲍宇; 平延磊
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-09-07
Filing date: 2011-09-07
Publication date: 2015-10-21
Anticipated expiration: 2031-09-07
Also published as: CN102983104A

Abstract

本发明揭示了一种CMOS晶体管的制作方法，通过向NMOS区域的多晶硅层进行预非晶化注入，该预非晶化注入的离子在后续高温退火工艺中使多晶硅层由多晶硅转化为非晶硅，并且在转化过程中产生应力，该应力作用于所述NMOS区域的半导体衬底，从而提高了NMOS晶体管的应力记忆效果，进一步提高了NMOS晶体管的电子迁移率和驱动电流，达到提高CMOS器件晶体管的整体性能的目的。

Description

CMOS晶体管的制作方法

技术领域

本发明涉及集成电路制造领域，尤其涉及一种CMOS晶体管的制作方法。

背景技术

随着半导体工艺生产过程中晶体管的尺寸不断缩小，晶体管元件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。为提高半导体器件的性能，业界提出了多种工艺和方法，其中包括栅极最后工艺以及应力记忆技术。

随着晶体管的组成部分做到了几个分子和原子的厚度，组成半导体的材料达到了物理电气特性的极限。现有的工艺通常采用二氧化硅(SiO₂)作为栅极介质层的材料，至今晶体管中的二氧化硅层已经缩小到只有最初的十分之一，甚至达到仅有5个氧原子的厚度。栅介质层作为阻隔栅极导电层和其下层(例如半导体衬底)之间的绝缘层，已经不能再缩小了，否则产生的漏电流会让晶体管无法正常工作，如果提高有效工作的电压和电流，更会使芯片功耗增大到惊人的地步。因此，业界找到了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material)，用以更好的分隔栅极和晶体管其他部分，大幅减少漏电量。同时，为了与高介电常数材料兼容，采用金属材料代替原有多晶硅作为栅导电层材料，从而形成了新的栅极结构。金属材料的栅极结构在高温退火工艺过程中，其功函数(Work Function)会发生大幅变化、导致栅极耗尽和RC延迟等问题影响半导体器件性能。

为解决上述金属材料的栅极结构的问题，形成了栅极最后工艺(Gate-LastProcess)，即先形成具有多晶硅层的虚设的栅极叠层，进行源漏注入及高温退火工艺后，再去除虚设的栅极叠层中的多晶硅层，并沉积金属材料，最终形成金属栅极。

同时，为提高CMOS晶体管的器件性能，业界引入应力记忆技术，即通过在半导体衬底的沟道中引入应力，以使器件的性能得到改善，通过应力改善器件性能的工艺已经成为半导体领域常见的技术手段。现有技术中应力记忆技术包括在CMOS晶体管上方沉积应力层(例如氮化层等)，进行高温退火工艺以使应力被记忆在半导体器件上，应力被记忆在栅极多晶硅或扩散区或半导体衬底的有源区后去除应力层。从而运用应力得以改进电子或空穴的迁移率，提高了器件整体的性能。尤其CMOS晶体管中的NMOS晶体管，应力记忆技术在纵向方向上施加应力(即压应力时)，可以提高NMOS晶体管的电子迁移率，提高NMOS晶体管驱动电流(Idrive)，进而提高NMOS晶体管的性能。

除上述应力记忆方法外，如何更好地在栅极最后工艺中实现更好的应力记忆效果亦成为业界亟待解决的问题。

发明内容

本发明的目的是提供一种CMOS晶体管的制造方法，以提高NMOS晶体管的应力记忆效果。

为解决上述问题，本发明一种CMOS晶体管的制作方法，包括：

提供一半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域；

在所述半导体衬底上依次形成介质层和多晶硅层；

向所述NMOS区域上的多晶硅层进行预非晶化注入；

在所述多晶硅层上形成氮化硅层；

刻蚀部分所述氮化硅层、多晶硅层和介质层，以在所述NMOS区域上形成NMOS栅极叠层，在所述PMOS区域上形成PMOS栅极叠层；

在所述NMOS栅极叠层侧壁上形成NMOS栅极侧墙，在所述PMOS栅极叠层侧壁形成PMOS栅极侧墙；

进行高温退火工艺。

进一步的，向所述NMOS区域上的多晶硅层进行预非晶化注入的步骤中，包括：在所述多晶硅层表面涂覆光刻胶层；图案化所述光刻胶层，以去除位于所述NMOS区域上的光刻胶层，暴露所述NMOS区域的多晶硅层；向所述半导体衬底进行预非晶化注入；去除剩余的光刻胶层。

进一步的，所述预非晶化注入的注入离子包括硼、磷、锗、砷中的一种或其组合。

进一步的，所述预非晶化注入的注入能量为5KeV～25KeV。

进一步的，在形成所述NMOS栅极侧墙和PMOS栅极侧墙的步骤与进行高温退火工艺的步骤之间，还包括，在所述NMOS栅极叠层两侧的半导体衬底中形成NMOS源漏区和位于所述NMOS源漏区上方的NMOS金属硅化物区；以及在所述PMOS栅极叠层两侧的半导体衬底中形成PMOS源漏区和位于所述PMOS源漏区上方的PMOS金属硅化物区。

进一步的，NMOS金属硅化物区和PMOS金属硅化物区的材质为镍硅化物、钴硅化物、钨硅化物、钛硅化物以及钽硅化物中的一种或其组合。

进一步的，在形成所述NMOS栅极侧墙和PMOS栅极侧墙的步骤与进行高温退火工艺的步骤之间，还包括在所述NMOS区域表面覆盖应力层。

进一步的，所述应力层的材质为氮化硅，厚度为200埃～600埃。

进一步的，所述应力层产生的应力为-500MPa～1600MPa。

进一步的，所述高温退火工艺的退火温度为900℃～1300℃。

进一步的，所述多晶硅层的厚度为500埃～700埃。

进一步的，所述氮化硅层的厚度为300埃～500埃。

相比于现有技术，本发明通过向NMOS区域的多晶硅层进行预非晶化注入，预非晶化注入的离子在后续高温退火工艺中使多晶硅层由多晶硅转化为非晶硅，并且在转化过程中产生应力，该应力作用于所述NMOS区域的半导体衬底，提高了NMOS晶体管的应力记忆效果，进一步提高NMOS晶体管的电子迁移率和驱动电流，从而达到提高CMOS器件晶体管的整体性能的目的。

附图说明

图1为本发明实施例一中CMOS晶体管的制作方法的流程示意图。

图2～图8为本发明实施例一中CMOS晶体管的制作过程中的结构示意图。

图9为本发明实施例二中CMOS晶体管的制作过程中的结构示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。

本发明所述CMOS晶体管的制作方法，主要针对提高采用栅极最后工艺(Gate-Last Process)的CMOS晶体管的性能，通过采用新的应力记忆方法提高NMOS晶体管的性能。当然，本发明所述方法同样可以应用于采用先形成栅极工艺(Gate-First Process)的CMOS晶体管的制作工艺中。

实施例一

图1为本发明实施例一中CMOS晶体管的制作方法的流程示意图。图2～图8为本发明实施例一中CMOS晶体管的制作过程中的结构示意图。

结合图1～图8所示，本实施例的CMOS晶体管的制作方法，包括以下步骤：

步骤S01：如图2所示，提供一半导体衬底100，所述半导体衬底100包括NMOS区域10和PMOS区域20；

其中，所述半导体衬底100可以为单晶硅、多晶硅或者锗硅化合物等半导体材料，所述半导体衬底100中还形成有各种隔离元件以及各种掺杂区等用以形成半导体器件的必要结构，所述隔离元件例如是浅沟槽隔离结构(STI)102，所述掺杂区(图中未标示)例如是N阱、P阱以及轻掺杂源漏区(LDD)，上述结构根据实际半导体器件制作工艺过程确定，为本领域技术人员所熟知技术内容，在此不再赘述。

步骤S02：如图2所示，在所述半导体衬底100上依次形成介质层101和多晶硅层103；

所述介质层101可以采用为常见的介电材料，例如氧化物、氮化物、氮氧化物中的一种或其组合，所述介质层101可以采用热氧化法或化学气相沉积法(CVD)形成。所述多晶硅层103包括形成于NMOS区域10上的多晶硅层103a以及形成于PMOS区域20上的多晶硅层103b，所述多晶硅层103可以采用化学气相沉积法形成，所述多晶硅层103的厚度为500埃～700埃。

步骤S03：如图3～图5所示，向所述NMOS区域10的多晶硅层103a进行预非晶化注入；

进行所述预非晶化注入的过程具体包括以下步骤：首先，在所述多晶硅层103a，103b表面涂覆光刻胶层；然后，图案化所述光刻胶层，保留位于所述PMOS区域20上的光刻胶层300，暴露所述NMOS区域10的多晶硅层103a，形成如图3所示结构；如图4所示，接着，向所述半导体衬底100进行预非晶化注入(Pre Amorphization Implant，PAI)200，经过所述预非晶化注入200后，在所述NMOS区域10的多晶硅层103a具有预非晶化注入离子，PMOS区域20的多晶硅层103b在光刻胶层300遮挡下没有注入所述预非晶化注入200的离子。其中较佳的，所述预非晶化注入200的注入离子可以为硼、磷、锗、砷中的一种或其组合，所述预非晶化注入200的注入能量为5KeV～25KeV；最后，去除所述PMOS区域20上剩余的光刻胶层300，形成如图5所示结构。

向所述NMOS区域10的多晶硅层103a进行预非晶化注入200后，在所述NMOS区域10的多晶硅层103a中形成预非晶化注入离子，所述预非晶化注入离子在后续高温退火工艺中，使NMOS区域10的多晶硅层103a的多晶硅转化为非晶硅，在转化过程中产生应力，该应力作用于NMOS区域10的半导体衬底100，从而达到提高NMOS晶体管的电子迁移率，提高NMOS晶体管驱动电流，进而提高NMOS晶体管的性能的作用。

步骤S04：如图6所示，在所述多晶硅层103上形成氮化硅层105；

所述氮化硅层105可以采用化学气相沉积法形成，所述氮化硅层105的厚度为300埃～500埃。所述氮化硅层105覆盖于所述多晶硅层103a、103b上，用于保护多晶硅层103a、103b，防止多晶硅层103a、103b上同时形成金属硅化物，避免在后续去除多晶硅层103a、103b时因其上的金属硅化物阻挡而难以去除。

步骤S05：如图7所示，刻蚀部分所述氮化硅层105、多晶硅层103a、103b和介质层101，以在所述NMOS区域10上形成NMOS栅极叠层106a，在所述PMOS区域10上形成PMOS栅极叠层106b；

具体过程如下：在所述氮化层105上旋涂光刻胶薄膜(图中未标示)，对光刻胶薄膜进行曝光和显影，图形化光刻胶薄膜，以所述图形化光刻胶薄膜为掩模依次刻蚀去除部分所述氮化硅层105、多晶硅层103a、103b和介质层101，在所述NMOS区域10上形成NMOS栅极叠层106a，在所述PMOS区域10上形成PMOS栅极叠层106b，最终形成如图7所示的结构。

步骤S06：如图8所示，在所述NMOS栅极叠层106a侧壁上形成NMOS栅极侧墙107a，在所述PMOS栅极叠层106b侧壁形成PMOS栅极侧墙107b；

较佳的，所述NMOS栅极侧墙107a和所述PMOS栅极侧墙107b的材质为氧化层或氮化层，也可以为ONO(氧化层-氮化层-氧化层)结构或ON(氧化层-氮化层)结构，所述NMOS栅极侧墙107a和所述PMOS栅极侧墙107b可以采用化学气相沉积及刻蚀的方法形成，为本领域技术人员所熟悉的常见技术手段，故在此不做赘述。

在形成所述NMOS栅极侧墙106a和PMOS栅极侧墙107a后，形成NMOS源漏区108a和位于所述NMOS源漏区108a上方的NMOS金属硅化物区109a，以及PMOS源漏区108b和位于所述PMOS源漏区108b上方的PMOS金属硅化物区109b。具体地，首先，在所述NMOS栅极叠层106a两侧的半导体衬底100中进行N型掺杂离子的源漏注入，形成NMOS源漏区108a，在所述PMOS栅极叠层106b两侧的半导体衬底100中进行P型掺杂离子的源漏注入，形成PMOS源漏区108b；接着，在所述NMOS源漏区108a上方形成NMOS金属硅化物区109a，在所述PMOS源漏区108b上方形成PMOS金属硅化物区109b。

其中，所述NMOS金属硅化物区109a和PMOS金属硅化物区109b优选是利用化学气相沉积(CVD)或物理气相沉积(PVD)的方式将金属沉积于半导体衬底100表面，金属在高温退火过程中与硅反应形成金属硅化物。所述NMOS金属硅化物区109a和PMOS金属硅化物区109b的材质为镍硅化物、钴硅化物、钨硅化物、钛硅化物以及钽硅化物中的一种或其组合。在本实施例中，所述NMOS金属硅化物区109a和PMOS金属硅化物区109b的材质为镍硅化合物，利用镍等离子束溅射至所述半导体衬底100中，在后续高温退火过程中与所述半导体衬底100中的硅发生化学反应，从而形成镍硅化合物。所述NMOS金属硅化物区109a和PMOS金属硅化物区109b用于改善半导体衬底100中源漏区与后续形成的金属互连线之间界面的电阻特性，有助于源漏区的电性引出。

在NMOS金属硅化物区109a和PMOS金属硅化物区109b的过程中，所述氮化硅层105遮挡所述多晶硅层103a、103b，防止多晶硅层103a、103b上同时形成金属硅化物，避免在后续去除多晶硅层103a、103b时因其上的金属硅化物阻挡而难以去除的问题。

步骤S07：进行高温退火工艺。

所述高温退火工艺的退火温度为900℃～1300℃。在高温退火工艺过程中，所述NMOS栅极叠层106的多晶硅层形成有预非晶化注入离子，预非晶化注入离子在高温工艺中使所述NMOS栅极叠层106的多晶硅层由多晶硅转化为非晶硅，转化过程中产生应力，该应力作用于NMOS区域10的半导体衬底100，从而达到提高NMOS晶体管的电子迁移率，提高NMOS晶体管驱动电流(Idrive)，进而提高NMOS晶体管的性能的作用。

进一步地，完成高温退火工艺后，本实施例所提供的CMOS晶体管制造工艺还可以包括以下步骤：

首先，在所述半导体衬底上，所述NMOS栅极叠层和PMOS栅极叠层的两侧形成第一介质层；接着，去除NMOS栅极叠层中的氮化层和多晶硅层，去除PMOS栅极叠层中的氮化层和多晶硅层；然后，沉积金属层所述NMOS栅极叠层和PMOS栅极叠层，从而形成金属栅极。所述NMOS栅极叠层中的多晶硅层最终被去除，故进行预非晶化注入对NMOS晶体管产生应力后对NMOS晶体管无其他影响。此外，所述CMOS晶体管制造工艺还包括其他工艺步骤，例如接触孔、金属引线等工艺步骤等，为本领域技术人员常见技术手段，在此不做赘述。

实施例二：

图9为本发明实施例二CMOS晶体管的制作过程中的结构示意图，如图9所示，在实施例一的CMOS晶体管制作方法的流程基础上，在步骤S06和步骤S07之间，增加在所述NMOS区域10表面覆盖应力层110的步骤。

优选的，所述应力层110的材质为氮化硅，其厚度范围为200埃～600埃。所述应力层产生的应力为-500MPa～1600MPa，其中-500MPa～0MPa为压应力，0MPa～1600MPa为拉应力。所述氮化硅形成的应力层110应力记忆性好，且氮化硅为半导体工艺中常见材质，制造成本相对较低。应力层110的可以采用等离子体化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、快速热化化学气相沉积(RTCVD)或高密度等离子体沉积(HDP)等方法形成，采用的反应气体可以包括SiH₄、SiH₂Cl₂、SiH₂F₂和NH₃，所述应力层110较佳的厚度为200埃～600埃，形成应力层110后，在所述步骤S07的高温退火工艺中使应力被记忆在NMOS区域10的半导体衬底100上，从而运用应力得以在纵向方向上施加应力(即压应力时)，可以提高NMOS晶体管的电子迁移率，进而提高NMOS晶体管驱动电流，进一步提高了应力记忆效果。

综上，相比于现有技术，本发明通过向所述NMOS区域的多晶硅层进行预非晶化注入，预非晶化注入的离子在后续高温退火工艺中使多晶硅层由多晶硅转化为非晶硅，并且在转化过程中产生应力，该应力作用于所述NMOS区域的半导体衬底，提高了NMOS晶体管的应力记忆效果，进一步提高NMOS晶体管的电子迁移率和驱动电流，从而达到提高CMOS器件晶体管的整体性能的目的。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims

1.一种CMOS晶体管的制作方法，包括：

在所述半导体衬底上依次形成介质层和多晶硅层；

向所述NMOS区域上的多晶硅层进行预非晶化注入；

在所述多晶硅层上形成氮化硅层；

进行高温退火工艺。

2.如权利要求1所述CMOS晶体管的制作方法，其特征在于，向所述NMOS区域上的多晶硅层进行预非晶化注入的步骤中，包括：

在所述多晶硅层表面涂覆光刻胶层；

图案化所述光刻胶层，以去除位于所述NMOS区域上的光刻胶层，暴露所述NMOS区域的多晶硅层；

向暴露的所述NMOS区域的多晶硅层进行预非晶化注入；

去除剩余的光刻胶层。

3.如权利要求1所述CMOS晶体管的制作方法，其特征在于，所述预非晶化注入的注入离子包括硼、磷、锗、砷中的一种或其组合。

4.如权利要求1所述CMOS晶体管的制作方法，其特征在于，所述预非晶化注入的注入能量为5KeV～25KeV。

5.如权利要求1所述CMOS晶体管的制作方法，其特征在于，在形成NMOS栅极侧墙和PMOS栅极侧墙的步骤与进行高温退火工艺的步骤之间，还包括：

在所述NMOS栅极叠层两侧的半导体衬底中形成NMOS源漏区和位于所述NMOS源漏区上方的NMOS金属硅化物区；以及

在所述PMOS栅极叠层两侧的半导体衬底中形成PMOS源漏区和位于所述PMOS源漏区上方的PMOS金属硅化物区。

6.如权利要求5所述CMOS晶体管的制作方法，其特征在于，所述NMOS金属硅化物区和PMOS金属硅化物区的材质为镍硅化物、钴硅化物、钨硅化物、钛硅化物以及钽硅化物中的一种或其组合。

7.如权利要求1所述CMOS晶体管的制作方法，其特征在于，在形成所述NMOS栅极侧墙和PMOS栅极侧墙的步骤与进行高温退火工艺的步骤之间，还包括在所述NMOS区域表面覆盖应力层。

8.如权利要求7所述CMOS晶体管的制作方法，其特征在于，所述应力层的材质为氮化硅，厚度为200埃～600埃。

9.如权利要求7所述CMOS晶体管的制作方法，其特征在于，所述应力层产生的应力为-500MPa～1600MPa。

10.如权利要求1至9中任意一项所述CMOS晶体管的制作方法，其特征在于，所述高温退火工艺的退火温度为900℃～1300℃。

11.如权利要求1至9中任意一项所述CMOS晶体管的制作方法，其特征在于，所述多晶硅层的厚度为500埃～700埃。

12.如权利要求1至7中任意一项所述CMOS晶体管的制作方法，其特征在于，所述氮化硅层的厚度为300埃～500埃。