CN102981544B - 嵌套式米勒补偿方法、电路和低压差稳压器 - Google Patents

Abstract

本发明涉及一种包括多级放大级和嵌套式米勒补偿的电路和补偿方法。所述多级放大级包括第一级和第二级，第二级是第一级的下级；所述电路包括并联放大电路，该并联放大电路和第二级并联，米勒补偿电容的一端连接在并联放大电路，米勒补偿电容的另一端以反馈方式连接到第一级。所述电路可以是低压差稳压器。本发明在不影响环路增益的前提下，将两个共轭极点变为两个分离的实极点，提高环路稳定性，同时不需要增大输出电容和内部补偿电容，降低成本。

Description

嵌套式米勒补偿方法、电路和低压差稳压器

技术领域

本发明涉及一种嵌套式米勒补偿，具体地说涉及低压差稳压器中的嵌套式米勒补偿。

背景技术

低压差稳压器(LowDropoutregulator，LDO)广泛应用于各种电子***中。线性稳压器使用在其线性区域内运行的晶体管或FET，从应用的输入电压中减去超额的电压，产生经过调节的输出电压。在低电源电压供电应用中，为了增大环路增益，通常使用多级放大结构。图1示意了一个现有LDO结构。如图1所示，PMOS管PM1、PM2、PM3、PM4，NMOS管NM1、NM2、NM3、NM4和偏置电流源I1形成第一级放大级，PMOS管PM5和偏置电流源I2形成第二级放大级，PowerPMOS管PM6和分压电阻RF1，RF2以及负载电阻RL，输出电容COUT形成第三级放大级。整个LDO等效为一个三级放大器。

为了使低压差稳压器稳定工作，采用了嵌套式米勒补偿(NestedMillerCompensation，NMC)技术，加入了电容CM1，但是NMC技术必须在环路增益和阻尼系数之间进行折中。这需要更大的输出电容和内部补偿电容，增加***成本。

发明内容

本发明的目的是提供一种能够克服上述问题的嵌套式米勒补偿方法和电路。

本发明在第一方面提供一种包括多级放大级和嵌套式米勒补偿的电路。所述多级放大级包括第一级和第二级，第二级是第一级的下级，其特征在于所述电路包括并联放大电路，该并联放大电路和第二级并联，米勒补偿电容的一端连接在并联放大电路，米勒补偿电容的另一端以反馈方式连接到第一级。

优选地，所述电路是低压差稳压器。

优选地，所述第一级是差动放大器。

优选地，所述第三级是MOS管。

优选地，所述并联放大电路是MOS管和电阻的串联电路。

本发明在第二方面提供一种低压差稳压器。低压差稳压器包括多级放大级和嵌套式米勒补偿电容，所述多级放大级包括第一级和第二级，第二级是第一级的下级，其特征在于所述低压差稳压器包括并联放大电路，该并联放大电路和第二级并联，米勒补偿电容的一端连接在并联放大电路，米勒补偿电容的另一端以反馈方式连接到第一级。

优选地，所述第一级是差动放大器。进一步优选地，差动放大器包括第一MOS管和第二MOS管，第一对电流镜，第二对电流镜和第三对电流镜；第一MOS管和第二MOS管的栅极构成差动放大器的输入端，第一对电流镜的第一支路和第一MOS管的漏极串联，第二对电流镜的第一支路和第二MOS管的漏极串联，第一对电流镜的第二支路和第三电流镜的第一支路串联，第三电流镜的第二支路和第二电流镜的第二支路串联并且构成第一级的输出，米勒补偿电容的所述另一端连接到第二电流镜的控制栅极，第一MOS管的栅极接来自第二级的电压信号，差动放大器的第二输入端接参考电压。

优选地，所述第三级是MOS管。

优选地，所述并联放大电路是MOS管和电阻的串联电路，MOS管和电阻之间的节点连接所述米勒补偿电容的所述一端。

本发明在第三方面提供一种包括多级放大级的电路的嵌套式米勒补偿方法，所述多级放大级包括第一级和第二级，第二级是第一级的下级，其特征在于所述方法包括将并联放大电路和第二级并联，其中将米勒补偿电容的一端连接在并联放大电路，米勒补偿电容的另一端以反馈方式连接到第一级。

优选地，所述电路是低压差稳压器。

本发明在不影响环路增益的前提下，将两个共轭极点变为两个分离的实极点，提高环路稳定性，同时不需要增大输出电容和内部补偿电容，降低成本。

附图说明

图1为现有技术的低压差稳压器的示意图；

图2为图1的低压差稳压器的小信号等效模型；

图3为图1的低压差稳压器的频率响应曲线；

图4是本发明实施例的低压差稳压器的示意图；

图5为图4的低压差稳压器的小信号等效模型；

图6为两种低压差稳压器的频率响应曲线。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

如前文所述，为了使低压差稳压器稳定工作，可以采用嵌套式米勒补偿NMC技术。下面对现有NMC结构进行理论分析。图1是采用NMC的低压差稳压器的示意图，图2为图1的小信号等效模型。

在图2中，gm1，gm2，gmp分别代表第一增益级、第二增益级和功率PMOS管的跨导；RO1，RO2，CP1，CP2分别代表第一增益级，第二增益级的输出电阻和输出电容；ROUT＝RL//ROP//(RF1+RF2)代表第三增益级的等效输出电阻，其中ROP代表功率PMOS的输出电阻。CGDP代表功率PMOS(PM6)的栅极漏极交叠电容，由于功率PMOS尺寸很大，这一电容需要计算在内，和CP2量级相当。

为了简化推导，作如下假设：

gm1*RO1，gm2*RO2，gmp*ROUT＞＞1

gmp＞＞gm1，gm2

CM1＞＞CP1，COUT＞＞CM1，CGDP，CP1，CP2

通过推导得到小信号环路增益为：

$L\left(s\right)=-\frac{A_0[1-s\left(\frac{\mathrm{CGDP}}{\mathrm{gmp}}\right)-s^2\left(\frac{\mathrm{CM}1(\mathrm{CGDP}+\mathrm{CP}2)}{\mathrm{gm}2\·\mathrm{gmp}}\right)]}{(1-(s/p_{-3\mathrm{dB}}))[1+s\left(\frac{\mathrm{CGDP}}{\mathrm{gm}2}\right)+s^2\left(\frac{\mathrm{COUT}\·(\mathrm{CP}2+\mathrm{CGDP})}{\mathrm{gm}2\·\mathrm{gmp}}\right)]}---\left(1\right)$

其中，环路增益 $A_0=\mathrm{gm}1\·\mathrm{gm}2\·\mathrm{gmp}\·\mathrm{RO}1\·\mathrm{RO}2\·\mathrm{ROUT}\·\left(\frac{\mathrm{RF}2}{\mathrm{RF}1+\mathrm{RF}2}\right)---\left(2\right)$

主极点 $p_{-3\mathrm{dB}}=\frac{1}{\mathrm{CM}1\·\mathrm{gm}2\·\mathrm{gmp}\·\mathrm{RO}1\·\mathrm{RO}2\·\mathrm{ROUT}}---\left(3\right)$

分母中的二阶多项式重新整理如下：

$F\left(s\right)=1+s\left(\frac{2\mathrm{\ζ}}{p_C}\right)+s^2\left(\frac{1}{{p_C}^2}\right)---\left(4\right)$

其中，共轭极点 $p_C=\sqrt{\frac{\mathrm{gm}2\·\mathrm{gmp}}{\mathrm{COUT}\·(\mathrm{CP}2+\mathrm{CGDP})}}---\left(5\right)$

阻尼系数 $\mathrm{\ζ}=\frac{1}{2}\left(\frac{\mathrm{CGDP}}{\mathrm{gm}2}\right)\sqrt{\frac{\mathrm{gm}2\·\mathrm{gmp}}{\mathrm{COUT}\·(\mathrm{CP}2+\mathrm{CGDP})}}---\left(6\right)$

另外，分子中包括两个零点，一个右半平面零点，一个左半平面零点。

$Z_{\mathrm{RHP}}=-\frac{\mathrm{gm}2\·\mathrm{CGDP}}{2\·\mathrm{CM}1\·(\mathrm{CGDP}+\mathrm{CP}2)}(1-\sqrt{1+\frac{4\·\mathrm{gmp}\·\mathrm{CM}1\·(\mathrm{CGDP}+\mathrm{CP}2)}{\mathrm{gm}2\·C{\mathrm{GDP}}^2}})$

$Z_{\mathrm{LHP}}=-\frac{\mathrm{gm}2\·\mathrm{CGDP}}{2\·\mathrm{CM}1\·(\mathrm{CGDP}+\mathrm{CP}2)}(1+\sqrt{1+\frac{4\·\mathrm{gmp}\·\mathrm{CM}1\·(\mathrm{CGDP}+\mathrm{CP}2)}{\mathrm{gm}2\·{\mathrm{CGDP}}^2}})$

显然，这两个零点都处在环路单位增益带宽外的高频区域，可以忽略其对环路稳定性的影响。

图3示意了图1所示LDO的频率响应曲线。在图3中，A点(增益零点)的左侧出现尖点，这是由于两个非主极点形成了共轭极点pc。同时，尖点在A点左侧还表明共轭极点出现在带宽内，因此，会造成环路振荡。

为了保证环路稳定，LDO在单位增益带宽内等效为单极点***，需要把带宽设定在小于1/2共轭极点p_C以内。

即 $2\frac{\mathrm{gm}1}{\mathrm{CM}1}\left(\frac{\mathrm{RF}2}{\mathrm{RF}1+\mathrm{RF}2}\right)\≤\sqrt{\frac{\mathrm{gm}2\·\mathrm{gmp}}{\mathrm{COUT}\·(\mathrm{CP}2+\mathrm{CGDP})}}$

由阻尼系数公式可知，当功率PMOS管尺寸确定以后，就确定了CGDP和gmp，如果想增大阻尼系数，只能减小gm2，而这会降低环路增益，从而降低输出电压稳压性能，如果通过增大功率PMOS尺寸来增大阻尼系数，会大幅度增大芯片面积，增加成本。

本发明提出一种补偿方法，可以灵活的控制共轭极点的阻尼系数，将两个共轭极点变为两个分离的实极点，提高LDO环路稳定性，同时不需要增大输出电容和内部补偿电容，降低成本。

图4是本发明实施例的低压差稳压器的示意图。如图4所示，低压差稳压器包括三级放大级。

第一级放大级包括一个差动放大器。在一个例子中，差动放大器包括三对电流镜和一个输入级。MOS管NM1和NM2构成一对电流镜，NM3和NM4构成第二对电流镜，PM3和PM4构成第三对电流镜。PM1和PM2构成差动放大器的输入级，PM1和PM2的栅极构成差动放大器的输入端并且分别输入是来自第三级放大级的电压信号(下文将对此说明)和参考电压VREF。流过差动放大器的电流为I1。第一对电流镜的第一支路(即NM2)和PM1的漏极串联，第二对电流镜的第一支路(NM3)和PM2的漏极串联，第一对电流镜的第二支路(即NM1)和第三电流镜的第一支路(PM3)串联，第三电流镜的第二支路(PM4)和第二电流镜的第二支路(NM4)串联并且构成第一级的输出。

第二级放大级包括MOS管PM5，流过PM5的电流为I2。

第三级放大级包括MOS管PM6和串联连接在PM6漏极上的电阻RF1和RF2，电阻RF1和RF2之间的电压提供给差动放大器的一个输入端。负载电阻RL和输出电容COUT均与电阻RF1和RF2的串联电路并联。

工作中，当输出电压VOUT出现起伏，例如变高时，PM1的栅电压增加，由此PM4的输出电流减小，从而抑制了VOUT的升高趋势。

这三级放大级和图1的结构相同。

在图1的基础上增加PMOS管PMA和电阻RA。PMA的源极和PM6的源极相连，PMA的栅极和PM6的栅极相连，PMA的漏极经电阻RA和PM6的漏极相连，米勒电容CM1的一端接在PMA的漏极和RA的一端。图5为图4的小信号等效模型。gma代表PMA的跨导，且gma＜＜gmp，PMA的输出电阻远大于RA，输出电容远小于CM1，图5中都已忽略。

通过推导可以得到小信号环路增益如下：

$L\left(s\right)=-\frac{A_0[1+s(\mathrm{CM}1\·\mathrm{RA}){-s}^2\left(\frac{\mathrm{CM}1(\mathrm{CGDP}+\mathrm{CP}2)}{\mathrm{gm}2\·\mathrm{gmp}}\right)]}{(1-(s/p_{-3\mathrm{dB}}))[1+s(\frac{\mathrm{CGDP}}{\mathrm{gm}2}+\frac{\mathrm{gma}\·\mathrm{RA}\·\mathrm{COUT}}{\mathrm{gmp}})+s^2\left(\frac{\mathrm{COUT}\·(\mathrm{CP}2+\mathrm{CGDP})}{\mathrm{gm}2\·\mathrm{gmp}}\right)](1-s/p_4)}---\left(7\right)$

p_-3dB和式(3)相同，在大于共轭极点的高频区域，不会影响环路稳定性。

$Z_{\mathrm{RHP}}=\frac{\mathrm{gm}2\·\mathrm{gmp}\·\mathrm{RA}}{2\·(\mathrm{CGDP}+\mathrm{CP}2)}(1+\sqrt{1+\frac{4\·(\mathrm{CGDP}+\mathrm{CP}2)}{\mathrm{gm}2\·\mathrm{gmp}\·\mathrm{CM}1\·R^2}})---\left(8\right)$

$Z_{\mathrm{LHP}}=\frac{\mathrm{gm}2\·\mathrm{gmp}\·\mathrm{RA}}{2\·(\mathrm{CGDP}+\mathrm{CP}2)}(1-\sqrt{1+\frac{4\·(\mathrm{CGDP}+\mathrm{CP}2)}{\mathrm{gm}2\·\mathrm{gmp}\·\mathrm{CM}1\·R^2}})---\left(9\right)$

同样，这两个零点都处在环路单位增益带宽外的高频区域，可以忽略其对环路稳定性的影响。

共轭极点p_C和式(5)相同，

阻尼系数 $\mathrm{\ζ}=\frac{1}{2}(\frac{\mathrm{CGDP}}{\mathrm{gm}2}+\frac{\mathrm{gma}\·\mathrm{RA}\·\mathrm{COUT}}{\mathrm{gmp}})\sqrt{\frac{\mathrm{gm}2\·\mathrm{gmp}}{\mathrm{COUT}\·(\mathrm{CP}2+\mathrm{CGDP})}}---\left(10\right)$

式(10)和式(6)对比可以看出，通过调整gma，RA可以灵活的调节阻尼系数。图6为两种NMC电路的频率响应曲线，原先出现在图中A点附近的尖点变成平坦曲线，这表明共轭极点已经分离为两个实极点。本发明在不影响环路增益的前提下，通过调整gma，RA增大阻尼系数，将两个共轭极点变为两个分离的实极点，提高环路稳定性，同时不需要增大输出电容和内部补偿电容，降低成本。

前文结合一个具体的三级放大级对本发明的一个实施例做了详细描述，但是本发明还可以适用于其它类型，比如放大级不限于3级。各放大级也不限于图4所展示的运算放大器或MOS管。

在一个较为概括的实施例中，一种低压差稳压器包括多级放大级和嵌套式米勒补偿电容，所述多级放大级包括第一级和第二级，第二级是第一级的下级，其特征在于所述低压差稳压器包括并联放大电路，该并联放大电路和第二级并联，米勒补偿电容的一端连接在并联放大电路，米勒补偿电容的另一端以反馈方式连接到第一级。需要指出，这里所述的第一级和第二级不限于物理意义上的多级放大级中的第一级和第二级；下级可以是相隔1级、2级或者更多级。其中，所述第一级优选是差动放大器，且放大器可以采用图4类型的差动放大器。第二级可以采用图4的第三级放大级。并联放大电路可以采用如图4所示的MOS管和电阻的串联电路，MOS管和电阻之间的节点连接所述米勒补偿电容的所述一端，当然本领域的技术人员意识到其它形式的并联放大电路也是可行的。

本发明也可以应用于其它类型的NMC结构。在一个实施例中，一种包括多级放大级和嵌套式米勒补偿的电路，所述多级放大级包括第一级和第二级，第二级是第一级的下级，其特征在于所述电路包括并联放大电路，该并联放大电路和第二级并联，米勒补偿电容的一端连接在并联放大电路，米勒补偿电容的另一端以反馈方式连接到第一级。优选地，所述电路是低压差稳压器。优选地，所述第一级是差动放大器。优选地，所述第二级是MOS管。优选地，所述并联放大电路是MOS管和电阻的串联电路。其它要素的详细情况可以参考前述实施例，这里不复赘述。该实施例增大所产生的共轭极点的阻尼系数，将两个共轭极点变为两个分离的实极点，提高环路稳定性。

本发明的又一个实施例中，提供了一种包括多级放大级的电路的嵌套式米勒补偿方法，所述多级放大级包括第一级和第二级，第二级是第一级的下级，其特征在于所述方法包括将并联放大电路和第二级并联，其中将米勒补偿电容的一端连接在并联放大电路，米勒补偿电容的另一端以反馈方式连接到第一级。其中，所述电路优选是低压差稳压器。其它要素的详细情况可以参考前述实施例，这里不复赘述。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种低压差稳压器，包括多级放大级和嵌套式米勒补偿电容，所述多级放大级包括第一级和第二级，第二级是第一级的下级，其特征在于所述低压差稳压器包括并联放大电路，该并联放大电路和第二级并联，米勒补偿电容的一端连接在并联放大电路，米勒补偿电容的另一端以反馈方式连接到第一级；

其中所述第一级是差动放大器；

其中差动放大器包括第一MOS管和第二MOS管，第一对电流镜，第二对电流镜和第三对电流镜；第一MOS管和第二MOS管的栅极构成差动放大器的输入端，第一MOS管和第二MOS管的源极共接，第一对电流镜的第一支路和第一MOS管的漏极串联，第二对电流镜的第一支路和第二MOS管的漏极串联，第一对电流镜的第二支路和第三对电流镜的第一支路串联，第三对电流镜的第二支路和第二对电流镜的第二支路串联并且构成第一级的输出，米勒补偿电容的所述另一端连接到第二对电流镜的控制栅极，第一MOS管的栅极接收来自第二级的电压信号，差动放大器的第二输入端接收参考电压；

其中所述第二级是第三MOS管；

其中所述并联放大电路是MOS管和电阻的串联电路，所述MOS管漏极连接电阻，所述MOS管栅极与所述第三MOS管的栅极相连接，MOS管漏极和电阻之间的节点连接所述米勒补偿电容的所述一端。