背景技术
低压差线形稳压电路(LowDropoutRegulator,LDO)是降压型直流线性稳压器,随着SOC技术的发展,其在计算机、通讯、仪器仪表、消费类电子、摄像监控等行业应用无处不在。虽然与DC-DC开关电压转换器相比,LDO的效率低一些,但是它具有***元件少、纹波小、噪声低、芯片面积小、电路结构简单等优点,所以LDO在电源管理类芯片中一直占有很大的比重。
随着集成度的提高,越来越多的LDO作为SOC(SystemonChip,片上***)芯片的子模块给某个关键的模块供电而集成到该SOC芯片中,而功能强大的SOC芯片中集成多个LDO模块给不同的模块供电已很普遍了。同时随着SOC***的工作频率不断提高,其中的数字电路带来电源干扰也越来越严重,这就需要LDO有高速瞬态响应速度、高输出电压控制精度、高PSRR、低噪声等性能要求。
如图1所示,现有LDO包括误差放大器OP、电流源IL1、PMOS调整晶体管MP和分压反馈网络等构成的负反馈***。所述分压反馈网络包括第一电阻R1、第二电阻R2。所述第一电阻R1和第二电阻R2组成分压单元,分压电压被反馈至误差放大器OP的正相输入端。所述误差放大器OP的负相输入端接收基准电压vref。所述电流源IL1提供误差放大器OP的偏置电流。
图1所示的LDO一般有两个极点:一个是在PMOS调整晶体管MP栅极端的P1极点,另一个是在LDO输出端OUT的P2极点。为保证LDO的频率稳定性和足够的相位裕度,P1极点与P2极点的间距应足够大。目前LDO的需求者都希望LDO在待机情况下的功耗足够低,电阻分压采样的电路功耗要非常小,这使得P2极点的频率很小,P1极点无法做到比P2极点的频率小很多来满足环路的相位稳定性,并且P2的电容远大于P1点的电容。所以,在LDO待机时低功耗的情况下,主极点只能是P2极点(两个极点中频率低的即为主极点)。当LDO输出端电流增大时,P1极点的频率基本保持不变,而P2极点的频率逐渐变大,P1极点和P2极点之间的频率差缩小,造成频率稳定性变差。
米勒补偿方式在LDO待机低功耗的需求下变得很难有效,而输出端外接大电容的方式可以获得较好的效果。在LDO输出端OUT外接一个大电容,减小了P1极点在LDO输出端电流增大时的增大幅度,保证P1极点与P2极点的频率差足够大,确保LDO的稳定性。
但是,LDO的发展趋势越来越倾向于取消LDO输出端的引脚,若无LDO输出端的引脚,则无法将上述方法中的大电容与LDO输出端在片外连接,LDO频率稳定性问题则会依然存在。
发明内容
本发明解决的问题是如何解决低压差线性稳压器的频率稳定性问题。
为解决上述问题,本发明提供一种低压差线性稳压电路,包括:误差放大器、第一电流提供单元、第二电流提供单元、PMOS调整晶体管、第一电阻和第二电阻;
所述PMOS调整晶体管的源极连接第一电压端,漏极连接所述第一电阻的第一端,栅极连接所述误差放大器的输出端;
所述第一电流提供单元适于产生基准电流;
所述第二电流提供单元适于产生调节电流,所述调节电流与所述低压差线性稳压器的输出端的电流相关联;
所述误差放大器的第一输入端输入参考电压,第二输入端连接所述第一电阻的第二端和第二电阻的第一端,偏置电流输入端输入所述基准电流和调节电流叠加产生的偏置电流;
所述第一电阻的第一端为所述低压差线性稳压器的输出端;
所述第二电阻的第二端连接第二电压端;
所述第一电压端的电压值大于第二电压端的电压值。
本发明还提供一种低压差线性稳压器的极点调整方法,包括:
提供基准电流和调节电流,所述调节电流与所述低压差线性稳压器的输出端的电流相关联;
叠加所述基准电流和调节电流,以获得偏置电流;
提供所述偏置电流至所述低压差线性稳压器中的误差放大器的偏置电流输入端。
与现有技术相比,本发明技术方案至少具有以下优点:
当负载变大时,低压差线性稳压器的输出端电流变大,低压差线性稳压器输出端的P2极点频率变大,调节电流也相应变大,这样使得误差放大器的输出阻抗变小,PMOS调整晶体管栅极的P1极点频率变大。由于P1极点和P2极点的频率均有所增加,所以两者的频率差值可以基本保持在足够大的距离,确保了低压差线性稳压器的稳定性。
在负载电流很小的时候调节电流也非常小,低压差线性稳压器整体的功耗很低。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明,本发明的优点和特征将更清楚。
如图2所示,本发明实施例一提供一种低压差线性稳压器,包括:误差放大器OP,第一电流提供单元11、第二电流提供单元12、PMOS调整晶体管MP1、第一电阻R1和第二电阻R2。
所述PMOS调整晶体管MP1的源极连接第一电压端VDD,漏极连接所述第一电阻R1的第一端,栅极连接所述误差放大器OP的输出端OUT1;
所述第一电流提供单元11适于产生基准电流;
所述第二电流提供单元12适于产生调节电流,所述调节电流与所述低压差线性稳压器的输出端OUT2的电流相关联;
所述误差放大器OP1的第一输入端IN1输入参考电压,第二输入端IN2连接所述第一电阻R1的第二端和第二电阻R2的第一端,偏置电流输入端BIAS输入所述基准电流和调节电流叠加产生的偏置电流;
所述第一电阻R1的第一端为所述低压差线性稳压器的输出端OUT2;
所述第二电阻R2的第二端连接第二电压端GND;
所述第一电压端VDD的电压值大于第二电压端GND的电压值。
所述第一电压端VDD可以提供电源电压,所述第二电压端GND可以为提供地电压。
所述第二电流提供单元12提供的调节电流随所述低压线性稳压器的输出端的电流增大而增大。
在实施例一中,第二电流提供单元12分别与所述误差放大器OP1的偏置电流输入端BIAS和误差放大器OP1的输出端OUT1相连接,适于通过所述误差放大器OP1输出端OUT1上的电压来采集所述低压差线性稳压器的输出端OUT2的电流,从而产生与所述低压差线性稳压器的输出端OUT2的电流相关联的调节电流。所述调节电流可以随所述低压差线性稳压器的输出端OUT2的电流增大而增大。
图3是本发明实施例一的一种具体实施例。如图3所示,所述第二电流提供单元12可以包括:第二PMOS晶体管MP2和第一电流镜单元IL1。所述第二PMOS晶体管MP2的源极连接所述第一电压端VDD,漏极连接所述第二电流镜单元的输入端,栅极连接所述PMOS调整晶体管MP1的栅极;所述第二电流镜单元IL1的第一输出端连接所述误差放大器OP的偏置电流输入端BIAS,第二输出端连接所述第二电压端GND。
第一电阻R1和第二电阻R2上流过的电流非常小,所以第一晶体管MP1的漏极电流与低压差线性稳压器的输出端OUT2的电流大致相等。考虑低压差线性稳压器正常工作时晶体管都处在饱和区,栅源电压差相等且衬底电压一样的晶体管漏极电流相等(忽略沟道长度调制效应),所以第二PMOS晶体管MP2的漏极电流与PMOS调整晶体管MP1的漏极电流大致相等。因此,在低功耗的情况下,第二PMOS晶体管MP2的漏极电流与低压差线性稳压器的输出端OUT2近似相等。
所述第一电流镜单元IL1可以包括:第一NMOS晶体管MN1和第二NMOS晶体管MN2。所述第一NMOS晶体管MN1的漏极连接第一NMOS晶体管MN1的栅极和第二NMOS晶体管MN2的栅极并作为所述第一电流镜单元IL1的输入端,源极连接所述第二电压端GND;所述第二NMOS晶体管的漏极作为所述第一电流镜单元IL1的第一输出端,源极作为所述第一电流镜单元IL1的第二输出端。
所述第一电流提供单元包括第五NMOS晶体管MN5,所述第五NMOS晶体管MN5的漏极连接所述误差放大器OP的偏置电流输入端BIAS,源极连接所述第二电压端GND,栅极输入偏置电压。
所述误差放大器OP可以包括:第五PMOS晶体管、第六PMOS晶体管、第六NMOS晶体管和第七NMOS晶体管。所述第五PMOS晶体管的源极连接所述第一电压端VDD,漏极连接所述第五PMOS晶体管的栅极、第六PMOS晶体管的栅极和第六NMOS晶体管的漏极。所述第六PMOS晶体管的源极连接所述第一电压端VDD,漏极连接所述第七NMOS晶体管的漏极并作为所述误差放大器OP的输出端OUT1。所述第六NMOS晶体管的源极连接所述第七NMOS晶体管的源极并作为所述误差放大器OP的偏置电流输入端BIAS,栅极作为所述误差放大器OP的第二输入端IN2。所述第七NMOS晶体管的栅极作为所述误差放大器OP的第一输入端IN1。
在本实施例一中,第二PMOS晶体管MP2的漏极电流与PMOS调整晶体管MP1的漏极电流大致相等,实现了第二电流提供单元12通过误差放大器OP1输出端OUT1上的电压来采集低压差线性稳压器的输出端OUT2的电流。
第二PMOS晶体管MP2源极采集到的电流可以通过第一电流镜单元镜像到误差放大器OP的偏置电流输入端BIAS。
本发明实施例一提供的第二电流提供单元12通过误差放大器OP1输出端OUT1上的电压来采集所述低压差线性稳压器的输出端OUT2的电流,从而产生与低压差线性稳压器的输出端OUT2的电流相关联的调节电流。
当负载变大时,低压差线性稳压器的输出端OUT2电流变大,P2极点(低压差线性稳压器的输出端OUT2)频率变大。低压差线性稳压器的输出端OUT2电流变大导致第二电流提供单元12的调节电流也变大,这样使得误差放大器OP的输出阻抗变小,P1极点(第一PMOS调整晶体管MP1的栅极)频率变大。由于P1极点和P2极点的频率均有所增加,这样就可以保证极点向相同的方向移动,采样反馈系数大于或等于1时P1极点与P2极点的相对位置就不可能减小,这样两者的频率差值可以基本保持在足够大的距离,确保了低压差线性稳压器的稳定性。
如图4所示,实施例二提供的低压差线性稳压器与实施例一的区别在于:第二电流提供单元12分别与所述误差放大器OP1的偏置电流输入端BIAS和低压差线性稳压器的输出端OUT2相连接,适于直接采集所述低压差线性稳压器的输出端OUT2的电流,从而产生与所述低压差线性稳压器的输出端OUT2的电流相关联的调节电流。
图5为本发明实施例二的一种具体实施例。如图5所示,所述第二电流提供单元12包括:第二电流镜单元IL2和第三电流镜单元IL3。所述PMOS调整晶体管MP1的漏极通过所述第二电流镜单元IL2连接所述第一电阻R1的第一端;所述第二电流镜单元IL2的输入端连接所述PMOS调整晶体管MP1的漏极,第一输出端连接所述第一电阻R1的第一端,第二输出端连接所述第三电流镜单元IL3的输入端;所述第三电流镜单元IL3的第一输出端连接所述误差放大器的偏置电流输入端,第二输出端连接所述第二电压端GND。
所述第二电流镜单元IL2可以包括:第三PMOS晶体管MP3和第四PMOS晶体管MP4。所述第三PMOS晶体管MP3的源极连接所述第四PMOS晶体管MP4的源极并作为所述第二电流镜单元的输入端,栅极连接所述第三PMOS晶体管MP3的漏极和第四PMOS晶体管MP4的栅极并作为所述第二电流镜单元IL2的第一输出端;所述第四PMOS晶体管MP4的漏极作为所述第二电流镜单元IL2的第二输出端。
所述第三电流镜单元IL3可以包括:第三NMOS晶体管MN3和第四NMOS晶体管MN4。所述第三NMOS晶体管MN3的漏极连接第三NMOS晶体管MN3的栅极和第四NMOS晶体管MN4的栅极并作为所述第三电流镜单元IL3的输入端,源极连接所述第二电压端GND;所述第四NMOS晶体管MN4的漏极作为所述第三电流镜单元IL3的第一输出端,源极作为所述第三电流镜单元IL3的第二输出端。
在本实施例二中,第二电流镜单元可以将PMOS调整晶体管MP1的漏极电流镜像到第三电流镜单元的输入端,从而实现低压差线性稳压器的输出端OUT2的电流的采集。
本发明实施例二提供的第二电流提供单元12直接采集所述低压差线性稳压器的输出端OUT2的电流,从而产生与低压差线性稳压器的输出端OUT2的电流相关联的调节电流。当负载变大时,P2极点的频率变大,第二电流提供单元12产生的调节电流增大,使得误差放大器OP的输出阻抗变小、P1极点频率变大,P1极点和P2极点的频率差值可以基本保持在足够大的距离,确保了低压差线性稳压器的稳定性。
在其他实施例中,所述第一电流提供单元可以通过现有技术中其他偏置电流产生电路来实现。
在其他实施例中,所述第二电流提供单元可以采用电流控制电流源或电压控制电流源来实现。所述第二电流提供单元为电流控制电流源时,所述电流控制电流源的控制端与所述低压差线性稳压器的输出端OUT2相连接。所述第二电流提供单元为电压控制电流源时,所述电压控制电流源的控制端与所述PMOS调整晶体管的栅极相连接。
在其他实施例中,所述第一电流镜单元、第二电流镜单元和第三电流镜单元也可以采用现有技术中其他类型的电流镜电路来实现。
本发明还提供一种低压差线性稳压器的极点调整方法,包括:
步骤S1,提供基准电流和调节电流,所述调节电流与所述低压差线性稳压器的输出端的电流相关联;
步骤S2,叠加所述基准电流和调节电流,以获得偏置电流;
步骤S3,提供所述偏置电流至所述低压差线性稳压器中的误差放大器的偏置电流输入端。
可选的,步骤S1中的提供调节电流可以包括:采集所述低压差线性稳压器的输出端电流以产生所述调节电流。
可选的,步骤S1中的提供调节电流也可以包括:采集所述低压差线性稳压器中的PMOS调整晶体管的栅极端电压以产生所述调节电流。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。