CN102937768A - 一种阵列基板及其制作方法和显示装置 - Google Patents
一种阵列基板及其制作方法和显示装置 Download PDFInfo
- Publication number
- CN102937768A CN102937768A CN2012104553391A CN201210455339A CN102937768A CN 102937768 A CN102937768 A CN 102937768A CN 2012104553391 A CN2012104553391 A CN 2012104553391A CN 201210455339 A CN201210455339 A CN 201210455339A CN 102937768 A CN102937768 A CN 102937768A
- Authority
- CN
- China
- Prior art keywords
- public electrode
- data line
- array base
- base palte
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板及其制作方法和显示装置,其中,所述阵列基板包括:若干栅线、若干数据线、每两条彼此相邻的栅线和每两条彼此相邻的数据线限定出的像素区域,其中所述像素区域设有公共电极,像素电极和薄膜晶体管;还包括与所述数据线处于同一层公共电极线,其中所述公共电极线与所述数据线不相交,在所述公共电极线上设有钝化层,其中所述公共电极线通过形成在所述钝化层上的过孔与所述公共电极相连接,并且所述公共电极与所述数据线不交叠。本发明的方案可以避免数据线与公共电极线之间的交叠电容,从而可以在高频率驱动下,大大降低Greenish现象。
Description
技术领域
本发明涉及液晶显示领域,特别是指一种阵列基板及其制作方法和显示装置。
背景技术
如图1所示,为现有技术中阵列基板的平面图,阵列基板包括:衬底基板上的栅线10,与所述栅线10垂直排列的数据线20,栅线10和数据线20限定出像素区域,像素区域中包括并排排列的像素电极40、块状公共电极线30以及薄膜晶体管;该种结构的阵列基板的像素区域的长边是数据线20,短边是栅线10,所述公共电极线30平行于像素区域的短边且位于远离薄膜晶体管的一侧;数据线40与其下方的公共电极线30之间存在交叠电容。
目前大尺寸TV(电视)产品及3D产品是目前电视制造领域的发展趋势。然而要想实现大尺寸产品及3D产品的顺利开发,如产品驱动频率从60Hz提高至120Hz甚至是240Hz。
然而上述结构图1所示的阵列基板,由于数据线20与公共电极线30之间的交叠电容的存在,在高频率驱动时,会引起公共电极的电压受影响,从而使产品的画面产生Greenish(绿附)问题。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法和显示装置,避免数据线与公共电极线之间的交叠电容,从而可以在高频率驱动下,大大降低Greenish现象。
本发明的实施例提供一种阵列基板,包括:多条栅线、多条数据线、每两条彼此相邻的栅线和每两条彼此相邻的数据线限定出的像素区域,其中所述像素区域设有公共电极,像素电极和薄膜晶体管;还包括与所述数据线处于同一层公共电极线,其中所述公共电极线与所述数据线不相交,在所述公共电极线上设有钝化层,其中所述公共电极线通过形成在所述钝化层上的过孔与所述公共电极相连接,并且所述公共电极与所述数据线不交叠。
其中,所述栅线与所述数据线垂直交叠,所述像素区域为长方形,所述数据线构成所述像素区域的短边,所述栅线构成所述像素区域的长边。
其中,所述栅线与所述数据线垂直交叠的位置具有薄膜晶体管,所述数据线通过所述薄膜晶体管与所述像素电极连接。
其中,所述像素电极为狭缝结构。
其中,所述像素电极的狭缝结构具有交叉部位,所述公共电极线在所述像素电极所在层上的投影落在所述交叉部位上。
其中,所述公共电极具有与所述像素电极的狭缝相匹配的结构并且所述公共电极在所述像素电极上的投影能够覆盖所述像素电极的狭缝。
其中,所述公共电极在所述像素电极上的投影还能覆盖所述像素电极的狭缝附近的部分区域。
本发明的实施例还提供一种阵列基板的制作方法,包括:
提供一衬底基板;
在所述衬底基板上形成像素电极;
在形成有所述像素电极的衬底基板上,形成栅线;
在形成有所述栅线的衬底基板上形成栅绝缘层;
在形成有所述栅绝缘层的衬底基板上形成数据线以及公共电极线,且所述公共电极线与所述数据线不相交;
在形成有所述数据线以及公共电极线的衬底基板上形成钝化层及所述钝化层上的过孔;
在形成有所述钝化层的衬底基板上形成公共电极,所述公共电极通过所述钝化层上的过孔与所述公共电极线连接。
本发明的实施例还提供一种显示装置,包括如上述所述的阵列基板。
本发明的上述技术方案的有益效果如下:
上述方案中,通过公共电极线与所述数据线处于同一层,且公共电极线与所述数据线不相交,避免数据线与公共电极线之间的交叠电容的产生,从而可以在高频率驱动下,有效地避免数据线电压对公共电极电压信号的影响,大大降低Greenish现象的发生。
附图说明
图1为现有技术中阵列基板的平面示意图;
图2为本发明的阵列基板的平面示意图;
图3-图7为本发明的阵列基板的制作过程示意图;
图8为本发明的阵列基板的公共电极的电压变化示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
如图2所示,本发明的实施例提供一种阵列基板,包括:衬底基板(未示出),若干栅线1、若干数据线2、每两条彼此相邻的栅线1和每两条彼此相邻的数据线2限定出的像素区域,其中所述像素区域设有公共电极7,像素电极4和薄膜晶体管5;还包括与所述数据线2处于同一层的公共电极线3,其中所述公共电极线3与所述数据线2不相交,在所述公共电极线3上设有钝化层,其中所述公共电极线3通过形成在所述钝化层上的过孔与所述公共电极7相连接,并且所述公共电极7与所述数据线2不交叠。
本发明的该实施例通过将公共电极7与公共电极线3设置成与数据线2不相交叠的结构,避免数据线2与公共电极线3和公共电极7之间的交叠电容的产生,从而可以在高频率驱动下,有效地避免数据线电压对公共电极电压信号的影响,大大降低Greenish现象的发生率。
在上述实施例中,所述衬底基板上的栅线1与数据线2垂直交叠,并限定出像素区域;该像素区域的平面为长方形,数据线2构成所述像素区域的短边,栅线1构成所述像素区域的长边。
所述像素区域中设有像素电极4,该像素电极4是利用在衬底基板上沉积的第一层ITO制作,且该像素电极4制作成狭缝结构。
另外,所述栅线1与所述数据线2垂直交叠的位置具有薄膜晶体管(TFT)5,所述数据线2通过所述薄膜晶体管5与所述像素电极4连接。
在所述阵列基板上还设置有位于所述数据线2上方的钝化层以及位于所述钝化层上方的公共电极7,所述公共电极7通过所述钝化层上的过孔6与所述公共电极线3连接。
在上述实施例中,所述公共电极7具有与所述像素电极4的狭缝相匹配的结构并且所述公共电极7在所述像素电极4所在层上的投影能够覆盖所述像素电极4的狭缝,或者进一步能够覆盖狭缝附近的部分区域。上述结构可以保证形成边缘电场的同时,由此产生的存储电容大大降低,有利于高频驱动产品达到充电率要求。但所述公共电极7也可以为其他的形状例如条形。
当显示面板上某一列打开时,当数据线2上电压信号由0V转化至最高电压,通过TFT 5对像素电极4进行充电,由于如图8所示,公共电极线3的电压会产生一个跳变后又逐渐回落的过程,△Vcom为公共电极线3(或者公共电极)的电压变化量,该值越高,对公共电极线3的电压的影响越难恢复,从而将产生Greenish现象。
对应单个像素结构而言,数据线2对公共电极线3的电压信号的影响可以体现为:
其中,a为常数系数,Cdc为数据线与公共电极线间的交叠电容,Clateral为数据线2与右侧的公共电极7之间的侧向电容,ΔVdata为数据线的电压变化量,C_dot为一个亚像素的总电容。
由此可知;当Cdc及Clateral降低时就可以降低公共电极的电压信号的变化;本发明上述的实施例中,由于将公共电极线3与数据线2同层制作并且与数据线2不相交,因此,避免了二者交叠电容Cdc的存在;
此外,由于将公共电极7制备成与所述像素电极4的狭缝相一致的结构,与之前传统的像素结构相比,由于数据线2设计于短边位置,因此数据线与公共电极7的侧向电容值大大降低,因此有效的避免了Greenish现象的产生;并且有效地降低了与像素电极的存储电容值,使得高频率驱动条件下,产品能够达到充电率要求;且其它具有类似功能的公共电极7的设计也可以实现。
如图3-图7所示,本发明的实施例还提供一种阵列基板的制作方法,包括:提供一衬底基板(图中未示出该衬底基板);在衬底基板上形成像素电极4(如图3所示,具体的,在衬底基板上沉积第一层氧化铟锡ITO时,经过曝光显影后,得到如图3所示的像素电极);在形成有像素电极4的衬底基板上,形成栅线1(如图4所示);在形成有栅线1的衬底基板上形成栅绝缘层(图中未示出);在形成有栅绝缘层的衬底基板上形成数据线2以及公共电极线3,且公共电极线3与所述数据线2不相交(如图5所示,该步骤中还可以同时在栅线与所述数据线垂直交叠的位置形成薄膜晶体管5,数据线通过薄膜晶体管5与像素电极4连接);在形成有数据线2以及公共电极线3的衬底基板上形成钝化层及所述钝化层上的过孔6(如图6所示);在形成有钝化层的衬底基板上形成公共电极7,所述公共电极7通过钝化层上的过孔6与公共电极线3连接(如图7所示)。
该方法实施例形成的阵列基板即为如上述图2所示的阵列基板,同样通过将公共电极7与公共电极线3设置成与数据线2不相交叠的结构,避免数据线2与公共电极线3和公共电极7之间的交叠电容的产生,从而可以在高频率驱动下,有效地避免数据线电压对公共电极电压信号的影响,大大降低Greenish现象的发生率。
本发明还提供一种包括上述图2所示阵列基板的显示装置。该显示装置可以是:液晶电视、液晶显示器、手机、平板电脑等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种阵列基板,包括多条栅线、多条数据线、每两条彼此相邻的栅线和每两条彼此相邻的数据线限定出像素区域,其中所述像素区域设有公共电极,像素电极和薄膜晶体管,其特征在于,
还包括与所述数据线处于同一层公共电极线,其中所述公共电极线与所述数据线不相交,在所述公共电极线上设有钝化层,其中所述公共电极线通过形成在所述钝化层上的过孔与所述公共电极相连接,并且所述公共电极与所述数据线不交叠。
2.根据权利要求1所述的阵列基板,其特征在于,所述栅线与所述数据线垂直交叠,所述像素区域为长方形,所述数据线构成所述像素区域的短边,所述栅线构成所述像素区域的长边。
3.根据权利要求2所述的阵列基板,其特征在于,所述栅线与所述数据线垂直交叠的位置具有薄膜晶体管,所述数据线通过所述薄膜晶体管与所述像素电极连接。
4.根据权利要求2所述的阵列基板,其特征在于,所述像素电极为狭缝结构。
5.根据权利要求4所述的阵列基板,其特征在于,所述像素电极的狭缝结构具有交叉部位,所述公共电极线在所述像素电极所在层上的投影落在所述交叉部位上。
6.根据权利要求4所述的阵列基板,其特征在于,所述公共电极具有与所述像素电极的狭缝相匹配的结构并且所述公共电极在所述像素电极上的投影能够覆盖所述像素电极的狭缝。
7.根据权利要求6所述的阵列基板,其特征在于,所述公共电极在所述像素电极上的投影还能覆盖所述像素电极的狭缝附近的部分区域。
8.一种阵列基板的制作方法,其特征在于,包括:
提供一衬底基板;
在所述衬底基板上形成像素电极;
在形成有所述像素电极的衬底基板上,形成栅线;
在形成有所述栅线的衬底基板上形成栅绝缘层;
在形成有所述栅绝缘层的衬底基板上形成数据线以及公共电极线,且所述公共电极线与所述数据线不相交;
在形成有所述数据线以及公共电极线的衬底基板上形成钝化层及所述钝化层上的过孔;
在形成有所述钝化层的衬底基板上形成公共电极,所述公共电极通过所述钝化层上的过孔与所述公共电极线连接。
9.一种显示装置,其特征在于,包括权利要求1-7中任一项所述阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210455339.1A CN102937768B (zh) | 2012-11-13 | 2012-11-13 | 一种阵列基板及其制作方法和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210455339.1A CN102937768B (zh) | 2012-11-13 | 2012-11-13 | 一种阵列基板及其制作方法和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102937768A true CN102937768A (zh) | 2013-02-20 |
CN102937768B CN102937768B (zh) | 2015-02-25 |
Family
ID=47696671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210455339.1A Active CN102937768B (zh) | 2012-11-13 | 2012-11-13 | 一种阵列基板及其制作方法和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102937768B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103116234A (zh) * | 2013-02-21 | 2013-05-22 | 合肥京东方光电科技有限公司 | 彩膜基板及显示装置 |
CN103941453A (zh) * | 2014-04-09 | 2014-07-23 | 合肥京东方光电科技有限公司 | 一种阵列基板、显示面板和显示装置 |
WO2014183394A1 (zh) * | 2013-05-17 | 2014-11-20 | 京东方科技集团股份有限公司 | 液晶显示面板及其驱动方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101414082A (zh) * | 2007-10-17 | 2009-04-22 | 乐金显示有限公司 | 面内切换模式液晶显示器及其制造方法 |
US20110156995A1 (en) * | 2009-12-31 | 2011-06-30 | Jun Ho Choi | Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof |
CN201974610U (zh) * | 2011-02-19 | 2011-09-14 | 福州华映视讯有限公司 | 显示面板 |
CN202159214U (zh) * | 2010-10-14 | 2012-03-07 | 京东方科技集团股份有限公司 | 阵列基板和液晶显示器 |
CN202917489U (zh) * | 2012-11-13 | 2013-05-01 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
-
2012
- 2012-11-13 CN CN201210455339.1A patent/CN102937768B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101414082A (zh) * | 2007-10-17 | 2009-04-22 | 乐金显示有限公司 | 面内切换模式液晶显示器及其制造方法 |
US20110156995A1 (en) * | 2009-12-31 | 2011-06-30 | Jun Ho Choi | Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof |
CN202159214U (zh) * | 2010-10-14 | 2012-03-07 | 京东方科技集团股份有限公司 | 阵列基板和液晶显示器 |
CN201974610U (zh) * | 2011-02-19 | 2011-09-14 | 福州华映视讯有限公司 | 显示面板 |
CN202917489U (zh) * | 2012-11-13 | 2013-05-01 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103116234A (zh) * | 2013-02-21 | 2013-05-22 | 合肥京东方光电科技有限公司 | 彩膜基板及显示装置 |
WO2014127590A1 (zh) * | 2013-02-21 | 2014-08-28 | 合肥京东方光电科技有限公司 | 显示装置 |
CN103116234B (zh) * | 2013-02-21 | 2015-04-08 | 合肥京东方光电科技有限公司 | 彩膜基板及显示装置 |
WO2014183394A1 (zh) * | 2013-05-17 | 2014-11-20 | 京东方科技集团股份有限公司 | 液晶显示面板及其驱动方法 |
US9568784B2 (en) | 2013-05-17 | 2017-02-14 | Ordos Yuansheng Optoelectronics Co., Ltd. | Liquid crystal display panel and driving method thereof |
CN103941453A (zh) * | 2014-04-09 | 2014-07-23 | 合肥京东方光电科技有限公司 | 一种阵列基板、显示面板和显示装置 |
WO2015154369A1 (zh) * | 2014-04-09 | 2015-10-15 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和显示装置 |
US10031378B2 (en) | 2014-04-09 | 2018-07-24 | Boe Technology Group Co., Ltd. | Array substrate, display panel and display device |
Also Published As
Publication number | Publication date |
---|---|
CN102937768B (zh) | 2015-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102998859B (zh) | 一种阵列基板及其制备方法和显示装置 | |
CN103777418B (zh) | 一种阵列基板、液晶显示面板及显示装置 | |
CN104280951A (zh) | 阵列基板及其制造方法、显示装置 | |
CN102629052B (zh) | 一种液晶显示面板及其驱动方法、液晶显示器件 | |
CN104022127A (zh) | 一种阵列基板及其制作方法、以及显示装置 | |
CN104808375A (zh) | 一种显示面板、显示装置和制作方法 | |
CN103698949A (zh) | 阵列基板、显示装置及其驱动方法 | |
CN103869564A (zh) | 液晶显示设备 | |
CN103049155A (zh) | 一种内嵌式触摸屏及显示装置 | |
CN104714344A (zh) | 蓝相液晶显示装置及其制作方法 | |
CN109426041A (zh) | 一种阵列基板及显示装置 | |
CN103513808A (zh) | 触摸面板、触摸显示面板、触摸检测及显示方法 | |
CN104483792A (zh) | 阵列基板及显示装置 | |
CN103309100B (zh) | 液晶显示装置及其制造方法 | |
CN103744239A (zh) | 一种内嵌式触控阵列基板结构 | |
CN103792749A (zh) | 阵列基板及显示装置 | |
CN104464680B (zh) | 一种阵列基板和显示装置 | |
CN103399665A (zh) | 阵列基板及其制造方法、触摸屏和显示装置 | |
CN104915081A (zh) | 一种阵列基板及其制备方法、触控显示面板 | |
CN104267546A (zh) | 一种阵列基板和显示装置 | |
CN103488009A (zh) | 一种阵列基板及控制方法、液晶显示装置 | |
WO2016065798A1 (zh) | 阵列基板及其制造方法、显示装置 | |
CN104950540A (zh) | 阵列基板及其制作方法和显示装置 | |
CN103885261A (zh) | 像素结构、阵列基板、显示装置及像素结构的制造方法 | |
CN104536176A (zh) | 一种阵列基板、显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |