CN102916667B - 一种2dB步长的宽带可编程增益放大器 - Google Patents

Abstract

本发明公开了一种2dB步长的宽带可编程增益放大器。该放大器包括：采用源简并与电流模式相结合技术的可变增益放大器、采用全差分的源极跟随器结构的缓冲级、采用结构对称的全差分形式的R-2R梯形电阻结构的2dB电阻衰减器；所述可变增益放大器的输入端与第一差分输入信号、第二差分输入信号相连，输出端与所述缓冲级的输入端相连；所述缓冲级的输出端与所述2dB电阻衰减器的输入端相连；所述2dB电阻衰减器的输出端为差分信号输出端，所述差分信号输出端包括：第一差分信号输出端和第二差分信号输出端。本方案所提供的2dB步长的可编程增益放大器，在噪声性能不被恶化的前提下，具有较高的线性度，可有效减小信号的失真。

Description

一种2dB步长的宽带可编程增益放大器

技术领域

本发明涉及集成电路设计技术领域，特别是涉及一种2dB步长的宽带可编程增益放大器。

背景技术

随着通信市场的迅速发展，无线通信已经进入高速数据传输的时代，更宽的频带将有效提高数据传输速率，尤其是短距离的无线高速传输。FCC于2002年公布的工作在3.1-10.6GHz频段的超宽带通信技术作为一种非传统的、新颖的无线传输技术，采用极宽的带宽(大于500MHz)传送信息，具有传输速率高、空间频谱效率高、***简易、功耗低等特点。目前，超宽带通信技术正广泛应用于企业智能办公、数字家庭娱乐、医疗、车载网络等短距离无线高速传输领域。

尽管超宽带技术相比于传统的窄带***而言，具有很多优势，但相比于传统窄带无线通信技术而言，超宽带技术中出现了与以往不同的从理论到设计的挑战。这些技术挑战包括：宽带的射频前端、高速的基带电路设计、超宽带MIMO技术、超宽带天线设计、干扰和噪声的降低与去除等。此外，超宽带与各种窄带***的共存需要不断增加的动态范围的接收***，这也是一个技术难点。结合我国对超宽带频谱规划的6-9GHz频段，从***实现的角度来看，采用当前主流的0.18μm CMOS工艺，宽带的射频前端设计尤其富有挑战性。

可编程增益放大器作为射频前端中的一个非常重要的模块，它的性能对整个射频前端的性能有至关重要的影响。尤其对于超宽带通信***而言，通过利用高线性度的宽带可编程增益放大器进行调节增益，可以有效减小信号的失真性。而随着宽带可编程增益放大器线性度的提高，其噪声性能将会提高。因此，如何保证在噪声性能不被恶化的前提下，提高宽带可编程增益放大器的线性度是一个研究热点。

发明内容

本发明实施例提供了一种2dB步长的宽带可编程增益放大器，在噪声性能不被恶化的前提下，其具有较高的线性度，可有效减小信号的失真，技术方案如下：

一种2dB步长的宽带可编程增益放大器，包括：

采用源简并与电流模式相结合技术的可变增益放大器、采用全差分的源极跟随器结构的缓冲级、采用结构对称的全差分形式的R-2R梯形电阻结构的2dB电阻衰减器；

所述可变增益放大器的输入端与第一差分输入信号、第二差分输入信号相连，输出端与所述缓冲级的输入端相连；

所述缓冲级的输出端与所述2dB电阻衰减器的输入端相连；

所述2dB电阻衰减器的输出端为差分信号输出端，所述差分信号输出端包括：第一差分信号输出端和第二差分信号输出端。

本发明实施例所提供的2dB步长的可编程增益放大器由依次相连的采用源简并与电流模式相结合技术的可变增益放大器、采用全差分的源极跟随器结构的缓冲级、采用结构对称的全差分形式的R-2R梯形电阻结构的2dB电阻衰减器构成。可变增益放大器在常见的源简并结构的基础上，采用了线性度增强型源简并结构与电流放大器相结合的技术，使得源简并结构的跨导放大器的等效跨导更近似于线性项，可有效提高整个可编程增益放大器的线性度；同时在可变增益放大器之后级联了电阻衰减器，使得电阻衰减器在精确调节增益的同时，保证整体放大器的噪声性能不被恶化。因此，本方案所提供的2dB步长的可编程增益放大器，在噪声性能不被恶化的前提下，具有较高的线性度，可有效减小信号的失真。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例所提供的一种宽带可编程增益放大器的电路结构示意图；

图2为本发明实施例所提供的一种宽带可编程增益放大器中的可变增益放大器的电路结构示意图；

图3为本发明实施例所提供的一种宽带可编程增益放大器中的缓冲级的电路结构示意图；

图4为本发明实施例所提供的一种宽带可编程增益放大器中的2dB电阻衰减器的电路结构示意图。

具体实施方式

本发明实施例提供了一种2dB步长的宽带可编程增益放大器，其在噪声性能不被恶化的前提下，具有较高的线性度，设置在超宽带通信***的接收端，可以有效减小信号的失真。该2dB步长的宽带可编程增益放大器，包括：

采用源简并与电流模式相结合技术的可变增益放大器、采用全差分的源极跟随器结构的缓冲级、采用结构对称的全差分形式的R-2R梯形电阻结构的2dB电阻衰减器；

所述可变增益放大器的输入端与第一差分输入信号、第二差分输入信号相连，输出端与所述缓冲级的输入端相连；

所述缓冲级的输出端与所述2dB电阻衰减器的输入端相连；

所述2dB电阻衰减器的输出端为差分信号输出端，所述差分信号输出端包括：第一差分信号输出端和第二差分信号输出端。

本发明实施例所提供的2dB步长的可编程增益放大器由依次相连的采用源简并与电流模式相结合技术的可变增益放大器、采用全差分的源极跟随器结构的缓冲级、采用结构对称的全差分形式的R-2R梯形电阻结构的2dB电阻衰减器构成。可变增益放大器在常见的源简并结构的基础上，采用了线性度增强型源简并结构与电流放大器相结合的技术，使得源简并结构的跨导放大器的等效跨导更近似于线性项，可有效提高整个可编程增益放大器的线性度；同时在可变增益放大器之后级联了电阻衰减器，使得电阻衰减器在精确调节增益的同时，保证整体放大器的噪声性能不被恶化。因此，本方案所提供的2dB步长的可编程增益放大器，在噪声性能不被恶化的前提下，具有较高的线性度，可有效减小信号的失真。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例所提供的一种2dB步长的宽带可编程增益放大器包括：

采用源简并与电流模式相结合技术的可变增益放大器101、采用全差分的源极跟随器结构的缓冲级102、采用结构对称的全差分形式的R-2R梯形电阻结构的2dB电阻衰减器103；

可变增益放大器101的输入端与第一差分输入信号V_inp、第二差分输入信号V_inn相连，输出端与缓冲级102的输入端相连；

缓冲级102的输出端与所述2dB电阻衰减器103的输入端相连；

2dB电阻衰减器103的输出端为差分信号输出端，所述差分信号输出端包括：第一差分信号输出端V_outp和第二差分信号输出端V_outn。

图2为可变增益放大器101的电路结构示意图。如图2所示，可变增益放大器101包括：第一差分输入级201、源简并开关电阻网络202、两个缓冲反馈级：第一缓冲反馈级203和第二缓冲反馈级204、两个具有电阻反馈的电流放大级：第一电流放大级和第二电流放大级。

其中，第一差分输入级201包括：第一NMOS晶体管M₁₁和第二NMOS晶体管M₁₂，由第三NMOS晶体管M_31a、第四NMOS晶体管M_32a、第五NMOS晶体管M_31b、第六NMOS晶体管M_32b构成的NMOS共源共栅偏置电流源，由第一PMOS晶体管M_21a、第二PMOS晶体管M_22a、第三PMOS晶体管M_21b、第四PMOS晶体管M_22b构成的PMOS共源共栅有源负载；

第一NMOS晶体管M₁₁和第二NMOS晶体管M₁₂，其栅极分别接第一差分输入信号V_inp、第二差分输入信号V_inn，其源极分别接第五NMOS晶体管M₃₁的漏极_b、第六NMOS晶体管M_32b的漏极，其漏极分别接第三PMOS晶体管M_21b的漏极、第四PMOS晶体管M_22b的漏极；

第三NMOS晶体管M_31a和第四NMOS晶体管M_32a，其栅极分别接第一缓冲反馈级203第一NMOS源极跟随管M₄₁和第二缓冲反馈级204中源极跟随器的源极，其漏极分别接第五NMOS晶体管M_31b的源极和第六NMOS晶体M_32b的源极，其源极接地；

第五NMOS晶体管M_31b和第六NMOS晶体M_32b，其栅极相接，并与第一偏置电压V_bn1相接；

第一PMOS晶体管M_21a和第二PMOS晶体管M_22a，其栅极相连，并与第四偏置电压V_bp2相连，其漏极分别与第三PMOS晶体管M_21b的源极、第四PMOS晶体管M_22b的源极相连，其源极接电源电压；

第三PMOS晶体管M_21b和第四PMOS晶体管M_22b，其栅极相连，并与第三偏置电压V_bp1相连。

其中，源简并开关电阻网络202包括：多组电阻开关串并联构成，该电阻开关串包括：第一电阻R_sn1、第一开关S_n、第二电阻R_sn2，其中n＝1、2、3、4……。

其中，第一缓冲反馈级203包括：第一NMOS源极跟随管M₄₁，第二NMOS源极跟随管M₅₁，由第七NMOS晶体管M_41a、第八NMOS晶体管M_51a、第九NMOS晶体管M_41b和第十NMOS晶体管M_51b构成的NMOS共源共栅有源负载；

第一NMOS源极跟随管M₄₁和第二NMOS源极跟随管M₅₁，其栅极相连，并连接到第一差分输入级中的第一NMOS晶体管M₁₁的漏极，其源极分别与第九NMOS晶体管M_41b的漏极、第十NMOS晶体管M_51b的漏极相连，其漏极连接电源电压；

第七NMOS晶体管M_41a和第八NMOS晶体管M_51a，其栅极相连，并与第二偏置电压V_bn2相连，其漏极分别与第九NMOS晶体管M_41b的源极、第十NMOS晶体管M_51b的源极相连，其源极接地；

第九NMOS晶体管M_41b和第十NMOS晶体管M_51b，其栅极相连，并与第一偏置电压V_bn1相连，且第九NMOS晶体管M_41b的漏极与第一差分输入级中的第三NMOS晶体管M_31a的栅极相连。

其中，如图2所示，所述第二缓冲反馈级204中的所述第一NMOS源极跟随管M₄₁和第二NMOS源极跟随管M₅₁的栅极连接到第一差分输入级201中的第二NMOS晶体管M₁₂的漏极，所述第九NMOS晶体管M_41b的漏极与第一差分输入级201中的第四NMOS晶体管M_32a的栅极相连，其余电路连接关系与所述第一缓冲反馈级相同；在此不再赘述。

其中，第一电流放大级205包括：由第十一NMOS晶体管M_71a和第十二NMOS晶体管M_71b构成的NMOS共源共栅镜像电流源，由第五PMOS晶体管M_61a和第六PMOS晶体管M_61b构成的PMOS共源共栅有源负载以及反馈电阻R_F1；

第十一NMOS晶体管M_71a，其栅极与第一缓冲反馈级中的第二NMOS源极跟随管M₅₁的源极相连，其漏极与第十二NMOS晶体管M_71b的源极相连，其源极接地；

第十二NMOS晶体管M_71b，其栅极接第一偏置电压V_bn1，漏极接第一差分信号输出端V_outp；

第五PMOS晶体管M_61a，其栅极接第四偏置电压V_bP2，漏极接第六PMOS晶体管M_61b的源极，源极接电源电压；

第六PMOS晶体管M_61b，其栅极接第三偏置电压V_bP1，漏极接第一差分信号输出端V_outp；

反馈电阻R_F1接在第十一NMOS晶体管M_71a的栅极和第一差分信号输出端V_outp之间。

其中，如图2所示，第二电流放大级206与第一电流放大级205电路组成相同，连接方式的区别在于：第二电流放大级206中的反馈电阻R_F1接在第二电流放大级206中第十一NMOS晶体管M_71a的栅极和第二差分信号输出端V_outn之间。因此，对于第二电流放大级206的电路组成和连接方式在此不再赘述。

图3为缓冲级102的电路结构示意图。如图3所示，缓冲级102包括：

由第十三NMOS晶体管M_n1和第十四NMOS晶体管M_n2构成的第二差分输入级301，由第十五NMOS晶体管M_n3、第十六NMOS晶体管M_n4、第十七NMOS晶体管M_n5和第十八NMOS晶体管M_n6构成的共源共栅有源负载302；

第十三NMOS晶体管M_n1和第十四NMOS晶体管M_n2，其栅极分别与第一差分输入信号V_inp、第二差分输入信号V_inn相连，其源极分别与缓冲级的第二差分信号输出端V_outn、第一差分信号输出端V_outp相连，也就是，其源极分别与第十五NMOS晶体管M_n3的漏极、第十六NMOS晶体管M_n4的漏极相连，其漏极与电源电压相接；

第十五NMOS晶体管M_n3和第十六NMOS晶体管M_n4，其栅极相连，并与第一偏置电压V_bn1相连；

第十七NMOS晶体管M_n5和第十八NMOS晶体管M_n6，其栅极相连，并与第二偏置电压V_bn2相连，其漏极分别与第十五NMOS晶体管M_n3源极、第十六NMOS晶体管M_n4源极相连，其源极接地。

图4为2dB电阻衰减器103的电路结构示意图。如图4所示，2dB电阻衰减器103包括：

第二开关至第七开关：S₀₁、S₁₁、S₂₁、S₀₂、S₁₂、S₂₂，阻值相同的第三电阻至第六电阻：R₁₁、R₂₁、R₁₂、R₂₂，阻值不同的第七电阻和第八电阻：R₁、R₂；

第三电阻R₁₁和第四电阻R₂₁串联相接，且第一差分输入信号V_inp与第三电阻R₁₁的一端相连；第二开关S₀₁一端与第三电阻R₁₁连接第一差分输入信号V_inp的一端相连，另一端与第一差分信号输出端V_outp相连；第三开关S₁₁一端与第四电阻R₂₁连接第三电阻R₁₁的一端相连，另一端与第一差分信号输出端V_outp相连；第四开关一端与第四电阻R₂₁的另一端相连，另一端与第一差分信号输出端V_outp相连；

第五电阻R₁₂和第六电阻R₂₂串联相接，且第二差分输入信号V_inn与第五电阻R₁₂的一端相连；第五开关S₀₂一端与第五电阻R₁₂连接第二差分输入信号V_inn的一端相连，另一端与第二差分信号输出端V_outn相连；第六开关S₁₂一端与第六电阻R₂₂连接第第五电阻R₁₂的一端相连，另一端与第二差分信号输出端V_outn相连；第七开关S₂₂一端与第六电阻R₂₂的另一端相连，另一端与第二差分信号输出端V_outn相连；

第七电阻R₁一端与第四电阻R₂₁连接第三电阻R₁₁的一端相连，另一端与第六电阻R₂₂连接第五电阻R₁₂的一端相连；第八电阻R₂一端与第四电阻R₂₁连接第四开关S₂₁的一端相连，另一端与第六电阻R₂₂连接第七开关S₂₂的一端相连。

本发明实施例所提供的一种2dB步长的宽带可编程增益放大器的工作原理是：如图2所示，第一差分输入级、源简并开关电阻网络和两个结构对称的缓冲反馈级组成了线性度增强型源简并结构，该结构在传统源简并结构的基础上进行了改进，可以有效的提高线性度和带宽。差分输入电压信号通过线性度增强型源简并电路结构，近似线性地转换为电流信号，即相当于一个近似线性的跨导放大器，等效跨导可以近似表示为:

$G_m\≈\frac{1}{R_S}$

其中R_S为源简并电阻。电流信号再经过电流放大级放大后，通过反馈电阻R_F1构成了一个闭环跨阻放大器，该放大器的等效电阻可近似表示为:

R_m≈-R_F1

第一差分输入级和电流放大级之间用一个源极跟随器结构的缓冲反馈级连接起来，缓冲反馈级的一个作用是使差分输入级的等效跨导更接近于线性项1/R_S,即得到更好的线性度，另一个作用是在两级之间进行频率补偿，使整体放大器更稳定。因此，整体可变增益放大器的增益A_v可表示为：

$A_v=G_m\·R_m\≈-\frac{R_{F1}}{R_s}$

可见，该结构的放大器增益只和电阻比值有关，而不取决与电阻的绝对值，因此可以得到较精确的增益值，改变任一个电阻值，即可达到改变增益的目的。

此外，由于采用了电流模式，并引入了缓冲反馈级，使得整体可变增益放大器的主极点只由反馈电阻和输出节点处的电容决定,适当的选取反馈电阻值放大器能够实现较宽的带宽。为了保证在调节增益时带宽保持不变，应使R_F1保持不变，因此，将电阻R_S设计为开关电阻阵列，通过控制开关，即可控制R_S的阻值，从而控制放大器的增益。

在保证高线性度指标的同时，为了满足实际应用中较精确的增益调节步长的需求，本发明中采用了在可变增益放大器之后级联2dB电阻衰减器的方式，如图1所示，用2dB电阻衰减网络来实现精确的2dB增益调节，而用可变增益放大器实现6dB调节步长的粗调谐，这样既满足了调节精度要求，同时也保证了整体放大器的噪声系数。

2dB电阻衰减网络的电路原理是由R-2R梯形电阻网络衍生出的可实现任意步长的衰减器，如图4所示，当R₁₁、R₂₁与R₁₂、R₂₂都取相同的阻值R₀时，R₂为8R₀,R₁为40R₀，这样修改过的R-2R梯形电阻网络即可实现2dB步长的衰减。

最终，整体可编程增益放大器的增益调节通过数字开关控制实现，可实现的增益调节范围是-4dB～28dB，增益调节步长为2dB，-3dB带宽大于300MHz、OIP3为20dBm、NF在最大增益时为23.7dB。

因此，本发明实施例所提供的2dB步长的宽带可编程增益放大器，在噪声性能不被恶化的情况下，满足特定的带宽需求且具有较高的线性度，运用在超宽带无线通信***应用中，可有效减小信号的失真。

以上所述仅是本发明的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (3)

1.一种2dB步长的宽带可编程增益放大器，其特征在于，包括：

采用线性度增强型源简并与电流模式相结合技术的可变增益放大器、采用全差分的源极跟随器结构的缓冲级、采用结构对称的全差分形式的R-2R梯形电阻结构的2dB电阻衰减器；

所述可变增益放大器的输入端与第一差分输入信号、第二差分输入信号相连，输出端与所述缓冲级的输入端相连；

所述缓冲级的输出端与所述2dB电阻衰减器的输入端相连；

所述2dB电阻衰减器的输出端为差分信号输出端，所述差分信号输出端包括：第一差分信号输出端和第二差分信号输出端；

所述可变增益放大器包括：第一差分输入级、源简并开关电阻网络、两个缓冲反馈级：第一缓冲反馈级和第二缓冲反馈级、两个具有电阻反馈的电流放大级：第一电流放大级和第二电流放大级；

其中，所述第一差分输入级包括：第一NMOS晶体管和第二NMOS晶体管，由第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管构成的NMOS共源共栅偏置电流源，由第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管构成的PMOS共源共栅有源负载；

所述第一NMOS晶体管和第二NMOS晶体管，其栅极分别接第一差分输入信号、第二差分输入信号，其源极分别接第五NMOS晶体管的漏极、第六NMOS晶体管的漏极，其漏极分别接第三PMOS晶体管的漏极、第四PMOS晶体管的漏极；

所述第三NMOS晶体管和第四NMOS晶体管，其栅极分别接缓冲反馈级中源极跟随器的源极，其漏极分别接第五NMOS晶体管的源极、第六NMOS晶体的源极，其源极接地；

所述第五NMOS晶体管和第六NMOS晶体，其栅极相接，并与第一偏置电压相接；

所述第一PMOS晶体管和第二PMOS晶体管，其栅极相连，并与第四偏置电压相连，其漏极分别与第三PMOS晶体管的源极、第四PMOS晶体管的源极相连，其源极接电源电压；

所述第三PMOS晶体管和第四PMOS晶体管，其栅极相连，并与第三偏置电压相连；

其中，所述源简并开关电阻网络由多组电阻开关串并联构成，所述电阻开关串包括：第一电阻、第一开关、第二电阻；

其中，所述第一缓冲反馈级和第二缓冲反馈级均包括：第一NMOS源极跟随管，第二NMOS源极跟随管，由第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管和第十NMOS晶体管构成的NMOS共源共栅有源负载；

所述第一NMOS源极跟随管和第二NMOS源极跟随管，其栅极相连，并连接到第一差分输入级中的第一NMOS晶体管的漏极，其源极分别与第九NMOS晶体管的漏极、第十NMOS晶体管的漏极相连，其漏极连接电源电压；

所述第七NMOS晶体管和第八NMOS晶体管，其栅极相连，并与第二偏置电压相连，其漏极分别与第九NMOS晶体管的源极、第十NMOS晶体管的源极相连，其源极接地；

所述第九NMOS晶体管和第十NMOS晶体管，其栅极相连，并与第一偏置电压相连，且第九NMOS晶体管的漏极与第一差分输入级中的第三NMOS晶体管的栅极相连；

所述第二缓冲反馈级中的所述第一NMOS源极跟随管和第二NMOS源极跟随管的栅极连接到第一差分输入级中的第二NMOS晶体管的漏极，所述第九NMOS晶体管的漏极与第一差分输入级中的第四NMOS晶体管的栅极相连，其余电路连接关系与所述第一缓冲反馈级相同；

其中，所述第一电流放大级包括：由第十一NMOS晶体管和第十二NMOS晶体管构成的NMOS共源共栅镜像电流源，由第五PMOS晶体管和第六PMOS晶体管构成的PMOS共源共栅有源负载以及反馈电阻；

所述第十一NMOS晶体管，其栅极与缓冲反馈级中的第二NMOS源极跟随管的源极相连，其漏极与第十二NMOS晶体管的源极相连，其源极接地；

所述第十二NMOS晶体管，其栅极接第一偏置电压，漏极接第一差分信号输出端；

所述第五PMOS晶体管，其栅极接第四偏置电压，漏极接第六PMOS晶体管的源极，源极接电源电压；

所述第六PMOS晶体管，其栅极接第三偏置电压，漏极接第一差分信号输出端；

所述反馈电阻接在第十一NMOS晶体管的栅极和第一差分信号输出端之间；

其中，所述第二电流放大级与第一电流放大级电路组成相同，其反馈电阻接在第二电流放大级中第十一NMOS晶体管的栅极和第二差分信号输出端之间。

2.根据权利要求1所述的放大器，其特征在于，所述缓冲级包括：

由第十三NMOS晶体管和第十四NMOS晶体管构成的第二差分输入级，由第十五NMOS晶体管、第十六NMOS晶体管、第十七NMOS晶体管、第十八NMOS晶体管构成的共源共栅有源负载；

所述第十三NMOS晶体管和第十四NMOS晶体管，其栅极分别与第一差分输入信号、第二差分输入信号相连，其源极分别与第十五NMOS晶体管的漏极、第十六NMOS晶体管的漏极相连，其漏极与电源电压相接；

所述第十五NMOS晶体管和第十六NMOS晶体管，其栅极相连，并与第一偏置电压相连；

所述第十七NMOS晶体管和第十八NMOS晶体管，其栅极相连，并与第二偏置电压相连，其漏极分别与第十五NMOS晶体管源极、第十六NMOS晶体管源极相连，其源极接地。

3.根据权利要求2所述的可编程增益放大器，其特征在于，所述2dB电阻衰减器包括：六个开关：第二开关至第七开关、阻值相同的四个电阻：第三电阻至第六电阻、阻值不同的两个电阻：第七电阻和第八电阻；

第三电阻和第四电阻串联相接，且第一差分输入信号与第三电阻的一端相连；第二开关一端与第三电阻连接第一差分输入信号的一端相连，另一端与第一差分信号输出端相连；第三开关一端与第四电阻连接第三电阻的一端相连，另一端与第一差分信号输出端相连；第四开关一端与第四电阻的另一端相连，另一端与第一差分信号输出端相连；

第五电阻和第六电阻串联相接，且第二差分输入信号与第五电阻的一端相连；第五开关一端与第五电阻连接第二差分输入信号的一端相连，另一端与第二差分信号输出端相连；第六开关一端与第六电阻连接第五电阻的一端相连，另一端与第二差分信号输出端相连；第七开关一端与第六电阻的另一端相连，另一端与第二差分信号输出端相连；

第七电阻一端与第四电阻连接第三电阻的一端相连，另一端与第六电阻连接第五电阻的一端相连；第八电阻一端与第四电阻连接第四开关的一端相连，另一端与第六电阻连接第七开关的一端相连。