CN102881587B - 一种叠片二极管制造工艺及其芯片筛盘 - Google Patents

Abstract

本发明涉及一种叠片二极管制造工艺，步骤为：在硅片的P面或N面开宽槽，槽宽度为70~250um，槽深度60~100um；以宽槽槽底中心为边界进行划片；引线装填、筛装芯片后利用焊料将芯片、引线焊接固定，在筛装芯片时利用开宽槽形成的小面和芯片筛盘型孔配合，完成PN极性识别；再依次经过酸洗、梳条、上胶、胶固化、模压、后固化、电镀、测试、印字、包装、出货。在硅片的P面或N面开宽槽，以宽槽槽底中心为边界进行划片；在筛装芯片时利用开宽槽形成的小面和芯片筛盘型孔配合，完成PN极性的自动识别、调整，无需人工识别，提高效率和准确性，避免手工使用镊子调整造成芯片的损伤。

Description

一种叠片二极管制造工艺及其芯片筛盘

技术领域

本发明涉及一种叠片二极管制造工艺，特别涉及一种实现叠片二极管制造工艺的芯片筛盘。

背景技术

目前市场上的叠片二极管系列产品均采用传统的涂色叠片工艺进行生产（涂色的目的是区分二极管的PN极性）。这种工艺的缺点是装填芯片效率低，人工成本高。具体工艺流程如下：硅片P面涂色→划片→引线装填→筛装芯片（人工识别极性）→焊接→酸洗→梳条→上胶→胶固化→模压→后固化→电镀→测试、印字→包装→出货。以上工艺生产的产品，由于人工在识别极性时，会对极性反的芯片进行调整，调整过程使用的镊子会对芯片台面部份会造成损伤，这一点是制约此产品的电性良率提升（目前行业电性良率85%）。

发明内容

本发明要解决的技术问题是提供一种装芯片时自动识别极性且准确度高的叠片二极管制造工艺，还提供一种实现叠片二极管制造工艺的芯片筛盘。

为解决上述技术问题，本发明的技术方案为：一种叠片二极管制造工艺，其创新点在于所述步骤为：在硅片的P面或N面开宽槽；以宽槽槽底中心为边界进行划片，形成具有小面和大面的芯片；引线装填、筛装芯片后利用焊料将芯片、引线焊接固定，在筛装芯片时利用开宽槽形成的小面和芯片筛盘的吸盘型孔配合，完成PN极性识别；再依次经过常规的酸洗、梳条、上胶、胶固化、模压、后固化、电镀工序，最后经检测合格出货。

进一步的，所述槽宽度为70~250um，槽深度60~100um。

一种实现叠片二极管制造工艺的芯片筛盘，所述芯片筛盘采用真空吸住芯片，其上表面开有吸盘型孔，吸盘型孔的深度H小于芯片的厚度；吸盘型孔的形状与芯片相配，吸盘型孔的尺寸B略大于芯片大面，芯片大面占到整个型孔底面积的90%以上；吸盘型孔背面设置真空通道，真空通道在与吸盘型孔连接处尺寸A小于吸盘型孔的尺寸B。

本发明的优点在于：在硅片的P面或N面开宽槽，以宽槽槽底中心为边界进行划片；在筛装芯片时利用开宽槽形成的小面和芯片筛盘的吸盘型孔配合，完成PN极性的自动识别、调整，无需人工识别，提高效率和准确性，避免手工使用镊子调整造成芯片的损伤。筛装芯片由原来的10分钟每盘提高到30s/筛盘，极大的提高了工作效率，而电性良率达到95%。

附图说明

图1为本发明中硅片开槽示意图。

图2为本发明中划片工序示意图。

图3为本发明中芯片筛盘局部示意图。

图4为本发明中焊接后示意图。

图5为本发明中上胶以及胶固化后状态图。

图6为本发明中模压、后固化状态图。

图7为本发明中成品状态图。

具体实施方式

如图1所示，硅片P面（或者N面）开宽槽，槽宽度70~250um，槽深度60~100um（具体参见图1中尺寸）,根据具体产品要求在以上范围调整槽宽度和槽深度尺寸。

如图2所示，划片，以宽槽槽底中心为边界进行划片，划片道宽度约50um，进而形成具有小面和大面的芯片。

上述在硅片的P面（或者N面）进行开槽、划片工序中，通过调整芯片尺寸，对小面尺寸进行适当补偿，从而满足产品电性参数要求。该具体方法与行业内公知的GPP芯片的大小面补偿原理相同，这里不再赘述。

如图3所示，引线装填→筛装芯片1；在筛装芯片1时，利用开宽槽形成的小面和芯片筛盘型孔配合，完成高效的PN极性识别和调整。

实现本发明中叠片二极管制造工艺的芯片筛盘，结构为：

芯片筛盘7采用真空吸住芯片，其上表面开有吸盘型孔8，吸盘型孔8的深度H小于芯片的厚度，本实施例中，吸盘型孔深度8为0.1-0.32mm，且吸盘型孔8的形状与芯片相配，吸盘型孔8的尺寸B略大于芯片大面，使得芯片大面占到整个型孔底面积的90%以上，吸盘型孔8背面的真空通道9在与吸盘型孔8连接处尺寸A小于吸盘型孔8的尺寸B。

在筛选过程中，当芯片小面朝下时，由于小面尺寸小且吸盘型孔8深度低，吸盘型孔8后方的真空通道9无法吸紧芯片1。当芯片1大面朝下时，芯片1大面占到整个型孔底面积的90%以上，此时真空就能够完全吸住芯片1。从而顺利实现PN极性识别。

如图4所示，在芯片1的两面通过焊料2焊接引线3，引线3均为平头引线。

在焊接后的二极管半成品进行酸洗，酸洗时间120~180s，通过化学腐蚀的方法去除划片对芯片台面造成的损伤，腐蚀量0.15~0.30

Mm,达到光亮且洁净的芯片台面，以便以改善机械损伤，祛除表面吸附的杂质，降低表面电场，使P-N结的击穿首先从体内发生，以获得于理论值接近的反向击穿电压和极小的表面漏电流。

如图5所示，经过梳条后在重叠的芯片1上白胶4，并进行烘烤，使白胶充分固化，保护芯片台面。

如图6所示，胶固化结束的产品进行模压，通过注塑形成二极管的塑封管体，产品经过后固化烘烤使环氧树脂5达到稳定状态。

如图7所示，产品经过电镀，在引线表面电镀6纯锡，便于产品在电路板上焊接使用。产品进行测试和印字，筛选出不良品。良品进行包装出货。

Claims (3)

1.一种叠片二极管制造工艺，步骤为：在硅片的P面或N面开宽槽；以宽槽槽底中心为边界进行划片，形成具有小面和大面的芯片；引线装填、筛装芯片后，利用焊料将芯片、引线焊接固定；再依次经过常规的酸洗、梳条、上胶、胶固化、模压、后固化、电镀工序，最后经检测合格出货；其特征在于：在筛装芯片时利用开宽槽形成的大面和芯片筛盘的吸盘型孔配合，完成PN极性识别；芯片筛盘采用真空吸住芯片，其上表面开有吸盘型孔，吸盘型孔的深度H小于芯片的厚度；吸盘型孔的形状与芯片相配，吸盘型孔的尺寸B略大于芯片大面，芯片大面占到整个型孔底面积的90%以上；吸盘型孔背面设置真空通道，真空通道在与吸盘型孔连接处尺寸 A 小于吸盘型孔的尺寸 B；所述吸盘型孔的深度为0.1-0.32mm。

2.根据权利要求 1 所述的叠片二极管制造工艺，其特征在于：所述槽宽度为70~250um，槽深度 60~100um。

3.一种实现叠片二极管制造工艺的芯片筛盘，其特征在于：所述芯片筛盘采用真空吸住芯片，其上表面开有吸盘型孔，吸盘型孔的深度 H 小于芯片的厚度；吸盘型孔的形状与芯片相配，吸盘型孔的尺寸 B 略大于芯片大面，芯片大面占到整个型孔底面积的 90% 以上 ；吸盘型孔背面设置真空通道，真空通道在与吸盘型孔连接处尺寸 A 小于吸盘型孔的尺寸 B；所述吸盘型孔的深度为0.1-0.32mm。