CN102867774A - 浅沟槽隔离的制造方法 - Google Patents

Abstract

本发明提供了一种浅沟槽隔离的制造方法，在刻蚀衬底形成浅沟槽后，对衬底进行一定条件下的氢气气氛下的退火工艺，促使衬底元素原子在高温下进行热运动迁移，使得粗糙的浅沟槽侧壁和方形的浅沟槽转角变得平滑，减少了应用浅沟槽隔离的半导体器件的漏电流，提高了半导体器件及集成电路的性能。

Description

浅沟槽隔离的制造方法

技术领域

本发明涉及半导体器件的制造技术，尤其涉及一种浅沟槽隔离的制造方法。

背景技术

随着微电子工艺进入深亚微米阶段后，为实现高密度、高性能的大规模集成电路，半导体器件之间的隔离工艺变得越来越重要。现有技术一般采用浅沟槽隔离技术(STI，Shallow Trench Isolation)来实现有源器件的隔离，如CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件中，NMOS(N-Mental-Oxide-Semiconductor，N型金属氧化物半导体)晶体管和PMOS(P-Mental-Oxide-Semiconductor，P型金属氧化物半导体)晶体管之间的隔离层均采用STI工艺形成。

如图1a所示，现有的STI工艺流程通常是在半导体衬底上，如在Si衬底1上形成衬垫氧化层2，并在氧化衬垫层上沉积一层氮化物3，如氮化硅(SiN)；在SiN层3上形成掩膜层，进行第一次光刻来图案化掩膜层，图案化的掩膜层对应浅沟槽位置的半导体衬底，通过掩膜层对半导体衬底进行刻蚀，形成浅沟槽4，剥离光刻胶，或者在SiN层3上形成图案化的刻蚀传导层，通过刻蚀形成浅沟槽4；在浅沟槽4中生长一层衬垫氧化层；接着用亚常压化学气相沉积(SACVD)结合高深宽比工艺(HARP)填充氧化物，然后在高温下致密化；最后用化学机械抛光(CMP，Chemical MechanicalPolish)去除不需要的氧化物以平坦化。

在现有的STI刻蚀工艺中，尤其是在使用干法刻蚀形成宽度较宽的隔离时，刻蚀出的浅沟槽底部通常成方形，并且由于在图案化掩膜层时掩膜边缘不平整以及刻蚀条件等原因，会导致刻蚀出来的浅沟槽侧壁5变得粗糙，如图1b(图1a的俯视图)所示。

浅沟槽侧壁粗糙会使得集成电路，如CMOS集成电路漏电流的增加以及截止电压降低，严重影响器件以及集成电路的性能；再者，粗糙的侧壁以及方形的浅沟槽底部也会使得STI在填充氧化物时容易产生锁眼(keyhole)或空洞，并在后续的高温致密化过程中产生裂缝，也同样影响器件的性能。

发明内容

本发明提供了一种浅沟槽隔离的制造方法，解决现有STI侧壁粗糙导致的器件性能下降的问题。

本发明解决上述技术问题的技术方案如下：一种浅沟槽隔离的制造方法，包括：在半导体衬底上形成掩膜层；图案化所述掩膜层；利用图案化的掩膜层刻蚀衬底形成浅沟槽；对刻蚀后的衬底进行氢气退火；在退火后的浅沟槽中生长一层衬垫氧化层；在生长了衬垫氧化层的浅沟槽中沉积氧化物；进行化学机械抛光。

进一步，所述衬底为单晶硅。

进一步，在半导体衬底上依次沉积一层衬垫氧化层和氮化物层，并在所述氮化物层上形成掩膜层。

进一步，所述衬垫氧化层为SiO₂，或N掺杂的SiO₂，所述氮化物层为SiN。

进一步，所述掩膜层为图案化的单层光刻胶或图案化的刻蚀传导层；所述刻蚀传导层包括在衬底上依次沉积的含硅抗反射涂层、低温氧化物层以及无定型碳层。

进一步，采用干法刻蚀所述衬底形成浅沟槽。

进一步，所述干法刻蚀的工艺参数包括：使用包括HBr、Cl₂、CH₂F₂、O₂中的一种或一种以上刻蚀气体，在10-50mTorr的压力下，射频功率为600-1500W。

进一步，所述氢气退火的工艺条件包括：温度小于1100摄氏度，退火时间1-60分钟，气氛气压小于1标准大气压；优选的，所述氢气退火的温度为900摄氏度，时间为5分钟，气氛气压小于100Torr。

本发明的有益效果是：刻蚀后的浅沟槽侧壁会比较粗糙，粗糙侧壁由于表面积的增大其表面能比较高，且并不稳定，通过氢气退火，可有效的使衬底元素原子在高温下进行热运动而迁移，在不损失体积的前提下，迁移的原子会使得粗糙表面平滑，由不稳定的高表面能变成稳定的低表面能状态，降低了侧壁的粗糙程度；并且，对浅沟槽进行氢气退火后，由于原子的迁移也会使得方形的浅沟槽底部会变得平滑，形成圆形边角，趋近于U型形貌，避免后续通过高深宽比工艺沉积氧化物容易形成锁孔、空洞的问题。

附图说明

图1a为现有STI制造工艺形成的STI结构截面图；

图1b为图1a的俯视图；

图2为本发明STI制造方法流程图；

图3a为本发明STI制造方法形成的STI结构截面图；

图3b为图3a的俯视图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

本发明中，为了解决现有技术中的问题，在制造STI结构的过程中，在刻蚀形成浅沟槽后对衬底进行氢气退火处理，使得粗糙的浅沟槽侧壁变得平滑且浅沟槽底部转角也成圆形边角，进而提高半导体器件及集成电路的性能。

如图2并结合图3a和图3b所示，作为本发明的一种实施例，在Si衬底21上形成浅沟槽隔离时，首先在Si衬底上形成一层衬垫氧化层22，并在衬垫氧化层22上沉积一层氮化硅，衬垫氧化层优选为SiO₂，或N掺杂的SiO₂；在氮化硅层上涂覆一层光刻胶并图案化光刻胶作为掩膜层，或在氮化硅层上依次沉积含硅抗反射涂层(Si-Barc)、低温氧化物层(LTO)以及无定型碳层(amorphous carbon)形成刻蚀传导层，并对该刻蚀传导层图案化形成掩膜层；利用干法刻蚀通过掩膜层对露出对应浅沟槽位置的半导体衬底进行刻蚀，形成浅沟槽24，可以在使用包含HBr/Cl₂/CH₂F₂/O₂的一种或几种刻蚀气体，在03-50mTorr的压力，射频功率为600-1500W的条件下进行等离子体刻蚀；在刻蚀完成后对整个硅衬底21进行氢气退火处理，退火处理可以在温度小于1100摄氏度，退火时间1-60分钟，气氛气压小于1标准大气压的条件下进行，优选氢气退火的温度为900摄氏度，时间为5分钟，气氛气压小于100Torr；在氢气退火完成后，在浅沟槽内生长一层衬垫氧化层，并在浅沟槽中通过高深宽比工艺，如利用亚常压化学气相沉积形成填充氧化物；在高温下致密化填充物后，利用化学机械抛光去除不需要的氧化物。

图3a和图3b为氢气退火后的浅沟槽形貌示意图，对于硅衬底而言，通过氢气退火，可有效的使硅原子在高温下进行热运动而迁移，在不损失体积的前提下，迁移的硅会使得粗糙表面平滑，由不稳定的高表面能变成稳定的低表面能状态，降低了侧壁的粗糙程度；并且，对浅沟槽进行氢气退火后，由于硅原子的迁移也会使得方形的浅沟槽底部会变得平滑，形成圆形边角，趋近于U型形貌，避免后续通过高深宽比工艺沉积氧化物容易形成锁孔、空洞的问题；另外，通过氢气退火，也可消除硅衬底中的原生缺陷，并消除硅衬底的内应力，可进一步提高半导体器件和集成电路的性能。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种浅沟槽隔离的制造方法，包括：

在半导体衬底上形成掩膜层；

图案化所述掩膜层；

利用图案化的掩膜层刻蚀衬底形成浅沟槽；

对刻蚀后的衬底进行氢气退火；

在退火后的浅沟槽中生长一层衬垫氧化层；

在生长了衬垫氧化层的浅沟槽中沉积氧化物；

进行化学机械抛光。

2.根据权利要求1所述的方法，其特征在于，所述衬底为单晶硅。

3.根据权利要求1所述的方法，其特征在于，在半导体衬底上依次沉积一层衬垫氧化层和氮化物层，并在所述氮化物层上形成掩膜层。

4.根据权利要求3所述的方法，其特征在于，所述衬垫氧化层为SiO₂，或N掺杂的SiO₂，所述氮化物层为SiN。

5.根据权利要求1或3所述的方法，其特征在于，所述掩膜层为图案化的单层光刻胶或图案化的刻蚀传导层。

6.根据权利要求5所述的方法，其特征在于，所述刻蚀传导层包括在衬底上依次沉积的含硅抗反射涂层、低温氧化物层以及无定型碳层。

7.根据权利要求1所述的方法，其特征在于，采用干法刻蚀所述衬底形成浅沟槽。

8.根据权利要求7所述的方法，其特征在于，所述干法刻蚀的工艺参数包括：使用包括HBr、Cl₂、CH₂F₂、O₂中的一种或一种以上刻蚀气体，在10-50mTorr的压力下，射频功率为600-1500W。

9.根据权利要求1至4、7或8任意一项所述的方法，其特征在于，所述氢气退火的工艺条件包括：温度小于1100摄氏度，退火时间1-60分钟，气氛气压小于1标准大气压。

10.根据权利要求9所述的方法，其特征在于，所述氢气退火的温度为900摄氏度，时间为5分钟，气氛气压小于100Torr。

Images