CN102820302B - 封装的存储芯片、嵌入式设备 - Google Patents

Abstract

本发明涉及一种封装的存储芯片和应用该存储芯片的嵌入式设备。上述的存储芯片包括：封装的SPI NOR FLASH和并行PSRAM；SPI NOR FLASH包括时钟输入管脚CLK1和四个输入输出管脚；并行PSRAM包括时钟输入管脚CLK2、四个以上的地址输入和数据输入输出管脚；其中，SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个地址输入和数据输入输出管脚分别相连，CLK1与CLK2相连。利用本发明的技术方案，能减小封装成的存储芯片的面积。

Description

封装的存储芯片、嵌入式设备

技术领域

本发明涉及芯片封装技术领域，特别是涉及一种封装的存储芯片及应用该存储芯片的嵌入式设备。

背景技术

随着各种便携式信息装置对内存特性需求的日益多元化，为了解决单一芯片的集成度和功能不够完善的问题，出现了可将数个芯片封装在一处的多芯片封装(Multi ChipPackage，MCP)技术，其优点在于能将两至三种不同特性的芯片封装在一起形成一个芯片，这样就可以减少芯片所占用的空间，提高芯片的集成度和功能完善性。三星电子、现代电子、英特尔等全球重量级的集成电路厂商近期纷纷看好此型内存市场前景，竞相推出相关产品。

MCP技术目前主要用于存储器中，以满足手机、电脑、MP3、液晶电视、DVD等电子装置对存储器的复杂特性需求。

现有的MCP技术主要是将并行非易失闪存(Parallel NOR FLASH)与并行假静态随机存储器(PSRAM)封装在一起形成存储芯片。在这种存储芯片中，Parallel NOR FLASH与并行PSRAM的数据线(或称数据管脚)和地址线(或称地址管脚)都要复用才能正常工作，以64M比特的Parallel NOR FLASH为例，其有16根数据线和21根地址线，因而封装而成的存储芯片中复用的地址线和数据线的总数为37根。而利用MCP技术在进行芯片封装时，要将两个芯片中复用的两根线(或称管脚)通过打线的方式汇聚到一个球上，则上述将64M比特的Parallel NOR FLASH与并行PSRAM封装而成的存储芯片至少具有37个球。可见，利用Parallel NOR FLASH与并行PSRAM来进行芯片封装，球的数量较多，打线难度较大，这也造成封装而成的存储芯片的面积不能太小。另外，由于Parallel NOR FLASH的面积比并行PSRAM的面积大得多，这种存储芯片的面积主要由Parallel NOR FLASH来决定，而由于Parallel NOR FLASH的面积比较大，因此，封装成的存储芯片的面积比较大。

发明内容

本发明所要解决的技术问题是提供一种封装的存储芯片及应用该存储芯片的嵌入式设备，能减小封装而成的存储芯片的面积。

本发明解决上述技术问题的技术方案如下：一种封装的存储芯片，该芯片包括：封装的串行非易失闪存SPI NOR FLASH和并行假静态随机存储器PSRAM；SPI NORFLASH包括时钟输入管脚CLK1和四个输入输出管脚；并行PSRAM包括时钟输入管脚CLK2、四个以上的地址输入和数据输入输出管脚；其中，SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个地址输入和数据输入输出管脚分别相连，CLK1与CLK2相连。

本发明的有益效果是：本发明中，由于仅将SPI NOR FLASH的时钟输入管脚CLK1和并行PSRAM的时钟输入管脚CLK2相连，将SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个地址输入和数据输入输出管脚分别相连，从而实现这些管脚的复用，而两个芯片的其他管脚不复用，即可使二者封装而成的存储芯片正常工作，因此，本发明大大减少了芯片封装需要复用的管脚数量。管脚数量的减少，意味着存储芯片中焊球的数量大大减少，打线难度也相应地大大降低，封装而成的存储芯片的面积可进一步减小。同时，由于SPI NOR FLASH的面积也远小于Parallel NOR FLASH，因此，本发明提供的这种封装的存储芯片的面积也就远小于现有技术中的封装存储芯片。

在上述技术方案的基础上，本发明还可以做如下改进：

进一步，SPI NOR FLASH的四个输入输出管脚与并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚分别相连。

进一步，所述SPI NOR FLASH为标准SPI NOR FLASH，其四个输入输出管脚分别为SI、SO、WP#和HOLD#；并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚分别为ADQ0、ADQ1、ADQ2、ADQ3；其中，SI与ADQ0、SO与ADQ1、WP#与ADQ2、HOLD#与ADQ3分别相连。

进一步，所述SPI NOR FLASH为两通道SPI NOR FLASH，其四个输入输出管脚分别为I/O0、I/O1、WP#和HOLD#；并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚分别为ADQ0、ADQ1、ADQ2、ADQ3；其中，I/O0与ADQ0、I/O1与ADQ1、WP#与ADQ2、HOLD#与ADQ3分别相连。

进一步，所述SPI NOR FLASH为四通道SPI NOR FLASH，其四个输入输出管脚分别为I/O0、I/O1、I/O2和I/O3；并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚分别为ADQ0、ADQ1、ADQ2、ADQ3；其中，I/O0与ADQ0、I/O1与ADQ1、I/O2与ADQ2、I/O3与ADQ3分别相连。

进一步，SPI NOR FLASH和并行PSRAM垂直叠封为所述存储芯片；

或，SPI NOR FLASH和并行PSRAM并列封装为所述存储芯片。

进一步，该存储芯片为细间距球栅阵列52球封装FBGA-52芯片或细间距球栅阵列48球封装FBGA-48芯片。

本发明还提供了一种应用上述的存储芯片的嵌入式设备，该嵌入式设备包括处理芯片和存储芯片；

所述存储芯片为权利要求1所述的封装的存储芯片；

所述处理芯片包括片选管脚、时钟输出管脚CLK和四个以上的输入输出管脚；

所述SPI NOR FLASH和所述并行PSRAM还有各自的片选使能管脚；所述处理芯片的片选管脚与所述SPI NOR FLASH的片选使能管脚、所述并行PSRAM的片选使能管脚均相连；

所述CLK1、CLK2相连所形成的所述存储芯片的时钟输入管脚与CLK相连；

所述SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个地址输入和数据输入输出管脚分别相连，所形成的所述存储芯片的四个输入输出管脚分别与所述处理芯片的输入输出管脚中的任意四个相连。

进一步，SPI NOR FLASH的四个输入输出管脚与并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚分别相连，所形成的所述存储芯片的四个输入输出管脚分别与所述处理芯片的最低四个比特位的输入输出管脚相连。

进一步，SPI NOR FLASH和并行PSRAM垂直叠封为所述存储芯片；

或，SPI NOR FLASH和并行PSRAM并列封装为所述存储芯片。

附图说明

图1为本发明提供的封装的存储芯片的结构图；

图2为本发明提供的各种SPI NOR FLASH与并行PSRAM封装而成的存储芯片的实施例的结构图；

图3为本发明提供的64M比特的SPI NOR FLASH和32M比特的并行PSRAM封装而成的FBGA-52芯片的封装结构图；

图4为本发明提供的嵌入式设备的结构图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

图1为本发明提供的封装的存储芯片的结构图。如图1所示，该存储芯片包括：封装起来的串行非易失闪存(SPI NOR FLASH)和并行假静态随机存储器(PSRAM)；SPINOR FLASH包括时钟输入管脚(CLK1)和四个输入输出管脚；并行PSRAM包括时钟输入管脚(CLK2)、四个以上的地址输入和数据输入输出管脚；其中，SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个的地址输入和数据输入输出管脚分别相连，CLK1与CLK2相连。

这里，SPI NOR FLASH是串行的非易失闪存，其管脚数量要比现有技术中所用的Parallel NOR FLASH少得多，因此，其面积也比Parallel NOR FLASH要小很多。

如图1所示，SPI NOR FLASH具有4个输入输出管脚，这些输入输出管脚可为SPINOR FLASH输入和输出数据的管脚，每个管脚对应于输入和输出其存储的数据的一个比特位，图1中第1位的输入输出管脚与最高比特位对应，第2位输入输出管脚与次高比特位对应，依此类推，第3、4位输入输出管脚分别与次低比特位和最低比特位对应。

SPI NOR FLASH的时钟输入管脚CLK1为该芯片的时钟输入端。

本发明所用的并行PSRAM具有n个地址输入和数据输入输出管脚，这里的n不小于4。值得指出的是，并行PSRAM的地址输入和数据输入输出管脚可以作为该芯片的地址输入管脚，以供向并行PSRAM输入地址，还可以作为其输入和输出数据的管脚，供并行PSRAM输入和输出数据。并行PSRAM的各地址输入和数据输入输出管脚均与并行PSRAM的地址或数据的一个比特位相对应，例如，图1所示的第1位地址输入和数据输入输出管脚与其地址或数据的最高比特位对应，第2位地址输入和数据输入输出管脚与次高比特位对应，依此类推，第n位地址输入和数据输入输出管脚与最低比特位对应。

另外，并行PSRAM的时钟输入管脚CLK2为该芯片的时钟输入端。

本发明中，将CLK1与CLK2相连，意味着对二者进行了复用，这样，CLK1管脚与CLK2管脚各通过一条打线与一个球相连。

同样，本发明中，将SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个地址输入和数据输入输出管脚分别相连，意味着对这些管脚也实现了复用，这样，相连的两个管脚各通过一条打线与一个球相连，这仅需要四个球即可实现。值的指出的是，本发明中所述的球，均指的是封装的存储芯片上的焊球。

上述与SPI NOR FLASH四个输入输出管脚分别相连的并行PSRAM的地址输入和数据输入输出管脚是其任意四个地址输入和数据输入输出管脚，目前比较主流的做法是：将SPI NOR FLASH的四个输入输出管脚与并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚(图1中的第n-3位至第n位地址输入和数据输入输出管脚)分别相连。

本发明利用MCP技术，将SPI NOR FLASH和并行PSRAM封装在一个塑料封装外壳内，所得到的存储芯片是一种一级单封装的芯片，该芯片大大节约了印刷电路板(PCB)的空间。另外，该存储芯片的复杂性相对较低，无需高气密性和经受严格的机械冲击试验要求，当需要在有限的PCB面积内采用高密度封装时，可以达到更高的封装密度。

由此可见，本发明中，由于仅将SPI NOR FLASH的时钟输入管脚CLK1和并行PSRAM的时钟输入管脚CLK2相连，将SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个地址输入和数据输入输出管脚分别相连，从而实现这些管脚的复用，而两个芯片的其他管脚不复用，即可使二者封装而成的存储芯片正常工作，因此，本发明大大减少了芯片封装需要复用的管脚数量。管脚数量的减少，意味着存储芯片中焊球的数量大大减少，打线难度也相应地大大降低，封装而成的存储芯片的面积可进一步减小。同时，由于SPI NOR FLASH的面积也远小于Parallel NOR FLASH，因此，本发明提供的这种封装的存储芯片的面积也就远小于现有技术中的封装存储芯片。

本发明将SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个地址输入和数据输入输出管脚分别相连，在满足芯片封装应用需求的同时，减少了封装得到的存储芯片的输入输出管脚的数目，因此，该存储芯片在与其他芯片相连时，输入输出管脚的连线数量较少，从而降低了该存储芯片的应用成本。

SPI NOR FLASH的种类比较多，例如，有标准SPI NOR FLASH，其时钟频率为120MHz；还有两通道SPI NOR FLASH，其时钟频率为240MHz；还有四通道SPI NORFLASH，其时钟频率为480MHz。

本发明中的SPI NOR FLASH可以为上述的任一种SPI NOR FLASH。图2为本发明提供的各种SPI NOR FLASH与并行PSRAM封装而成的存储芯片的实施例的结构图，该实施例按照当前主流做法，将SPI NOR FLASH的四个输入输出管脚与并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚分别相连，但这不意味着图2对本发明中SPI NOR FLASH的输入输出管脚与并行PSRAM的地址输入与数据输入输出管脚之间的连接关系做出限制，只要SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个地址输入与数据输入输出管脚分别相连的实施例，均在本发明的保护范围之内。

如图2所示，每种SPI NOR FLASH均有电压输入管脚VCC和电压地端管脚VSS，并行PSRAM也具有电压输入管脚VCC和电压地端管脚VSS，同时，其还具有数据输入输出电压管脚VCCQ和数据输入输出地端管脚VSSQ。

图2中，在SPI NOR FLASH为标准SPI NOR FLASH的情况下，其四个输入输出管脚按照对应的数据比特位由低到高的顺序分别为SI、SO、WP#和HOLD#；并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚按照对应的数据比特位由低到高的顺序分别为ADQ0、ADQ1、ADQ2、ADQ3；其中，SI与ADQ0、SO与ADQ1、WP#与ADQ2、HOLD#与ADQ3分别相连，即对标准SPI NOR FLASH中的SI、SO、WP#和HOLD#输入输出管脚与并行PSRAM中的ADQ0、ADQ1、ADQ2、ADQ3地址输入和数据输入输出管脚分别实现了复用，这样形成的存储芯片的数据传输速度为120Mbits/s。

在SPI NOR FLASH为两通道SPI NOR FLASH的情况下，其四个输入输出管脚按照对应的数据比特位由低到高的顺序分别为I/O0、I/O1、WP#和HOLD#；并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚按照对应的数据比特位由低到高的顺序分别为ADQ0、ADQ1、ADQ2、ADQ3；其中，I/O0与ADQ0、I/O1与ADQ1、WP#与ADQ2、HOLD#与ADQ3分别相连，即对两通道SPI NOR FLASH中的I/O0、I/O1、WP#和HOLD#输入输出管脚与并行PSRAM中的ADQ0、ADQ1、ADQ2、ADQ3地址输入和数据输入输出管脚分别实现了复用，这样形成的存储芯片的数据传输速度为240Mbits/s。

在SPI NOR FLASH为四通道SPI NOR FLASH的情况下，其四个输入输出管脚按照对应的数据比特位由低到高的顺序分别为I/O0、I/O1、I/O2和I/O3；并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚按照对应的数据比特位由低到高的顺序分别为ADQ0、ADQ1、ADQ2、ADQ3；其中，I/O0与ADQ0、I/O1与ADQ1、I/O2与ADQ2、I/O3与ADQ3分别相连，即对四通道SPI NOR FLASH中的I/O0、I/O1、I/O2和I/O3输入输出管脚与并行PSRAM中的ADQ0、ADQ1、ADQ2、ADQ3地址输入和数据输入输出管脚分别实现了复用，这样形成的存储芯片的数据传输速度为480Mbits/s。

可见，本发明中的SPI NOR FLASH可以优选四通道SPI NOR FLASH，这样，封装而成的存储芯片的数据传输速度可以高达480Mbits/s。

对芯片进行封装的方式很多，例如，有垂直叠封方式，也有并列封装方式，本发明对SPI NOR FLASH和并行PSRAM的封装方式可以为其中的任一种，即SPI NOR FLASH和并行PSRAM可以垂直叠封为上述的存储芯片，也可以并列封装为上述的存储芯片。

本发明所提供的由SPI NOR FLASH和并行PSRAM封装而成的存储芯片，可以为细间距球栅阵列52球封装(FBGA-52)芯片，也可以为细间距球栅阵列48球封装(FBGA-48)芯片。

这里，FBGA为Fine-Pitch Ball Grid Array(细间距球栅阵列)的缩写，是一种在底部有焊球的面阵引脚结构，这种结构可使封装所需的安装面积接近于芯片尺寸，这样，芯片面积与封装面积之比超过1∶1.14，已经相当接近1∶1的理想情况，本发明提供的封装而成的存储芯片为FBGA-52芯片或FBGA-48芯片，进一步减小了存储芯片的总面积。利用这种芯片，可在相同面积内装入更多的芯片，从而增大芯片单位面积的存储容量。

以64M比特的SPI NOR FLASH和32M比特的并行PSRAM封装而成的FBGA-52芯片为例，其封装结构可以设置如图3所示。图3所示的该芯片具有52个管脚，分布在6行10列中，每一行用一个英文字母来编号，每一列用一个数字来编号，例如，第A行第5列(简称A行5列)的管脚为并行PSRAM的高位字节使能(UB#)管脚。

图3中，SPI NOR FLASH上的CLK1管脚与并行PSRAM上的CLK2管脚相连复用后形成一个CLK管脚(B行4列)，该管脚作为SPI NOR FLASH和并行PSRAM芯片封装而成的存储芯片的时钟输入管脚。

图3中共有两个VCCQ管脚，分别位于C行1列和E行8列，这两个VCCQ管脚可以作为SPI NOR FLASH和并行PSRAM芯片的数据输入输出电压管脚。同样，图3中也有两个VSSQ管脚，分别位于C行10列和E行3列，二者也可以作为SPI NOR FLASH和并行PSRAM芯片的数据输入输出地端管脚使用。另外，B行5列的VCC管脚可作为二者的电压输入管脚，D行1列的VSS管脚可作为二者的电压地端管脚。

由于本发明将SPI NOR FLASH的四个输入输出管脚(如标准SPI NOR FLASH的SI、SO、WP#和HOLD#管脚，两通道SPI NOR FLASH的I/O0、I/O1、WP#和HOLD#管脚，四通道SPI NOR FLASH的I/O0、I/O1、I/O2和I/O3管脚)分别与并行PSRAM的任意四个比特位的地址输入和数据输入输出管脚(如最低比特位的四个地址输入和数据输入输出管脚ADQ0、ADQ1、ADQ2、ADQ3)相连而实现复用，形成了整个存储芯片的四个输入输出管脚，因此，图3中未出现SPI NOR FLASH中以上管脚的标识，而用与其复用的并行PSRAM中相应管脚的标识来表示封装成的存储芯片上的相应输入输出管脚。如图3中，并行PSRAM具有16个地址输入和数据输入输出管脚，ADQ后面的数字越大，其对应的比特位也越高，例如，ADQ0为并行PSRAM的地址输入和数据输入输出管脚中与最低比特位对应的管脚，而ADQ15则与最高比特位对应。同样，图3中的ADQ0-ADQ15可以为并行PSRAM芯片的地址输入管脚，以输入地址，还可以为其数据输入输出的管脚，用于输入或输出数据。

图3中其他管脚的含义如下表所示。

ADQ4-ADQ15	并行PSRAM地址输入和数据输入输出第4-15位
		A16-A20	并行PSRAM地址输入第16-20位
UB#	并行PSRAM高位字节使能
		LB#	并行PSRAM低位字节使能
AVD#	并行PSRAM地址有效输入
		CRE	并行PSRAM控制寄存器使能
CS#	并行PSRAM片选使能
		OE#	并行PSRAM输出使能
WE#	并行PSRAM写使能
		CE#	SPI NOR FLASH芯片选使能
NC	空
		WAIT#	并行PSRAM数据有效判断
RESET#	SPI NOR FLASH复位
		CRE	并行PSRAM寄存器控制使能

图3所示的存储芯片的长度和宽度可以均达到6.00毫米，厚度可以达到0.90毫米，误差均为0.10毫米。该存储芯片长度方向上的球体最大中心距(图3中第1-第10列方向上，每行第1列的球与第10列的球之间的中心距)为4.50毫米，宽度方向上的球体最大中心距(图3中第A-第F行方向上，每列第A行与第F行的球之间的中心距)为2.50毫米，并且，每行和每列相邻的两个球之间的中心距为0.50毫米；每个球的直径为0.30毫米，误差为0.05毫米；每个球在存储芯片表面的高度为0.23毫米，误差为0.50毫米。

本发明提供的上述的封装而成的存储芯片可以应用于XIP(execute In Place，芯片内执行)存储架构，SPI NOR FLASH可存储应用程序，在并行PSRAM中运行该应用程序。

本发明还提供了一种应用上述的封装的存储芯片的嵌入式设备，图4为本发明提供的嵌入式设备的结构图。如图4所示，该嵌入式设备包括处理芯片和存储芯片，这里的存储芯片即为上述的封装的存储芯片，该封装的存储芯片包括：封装的串行非易失闪存(SPI NOR FLASH)和并行假静态随机存储器(PSRAM)；SPI NOR FLASH包括时钟输入管脚CLK1和四个输入输出管脚；并行PSRAM包括时钟输入管脚CLK2以及四个以上的地址输入和数据输入输出管脚；其中，SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个地址输入和数据输入输出管脚分别相连，CLK1与CLK2相连。

处理芯片包括片选管脚、时钟输出管脚CLK和四个以上的输入输出管脚；

SPI NOR FLASH和并行PSRAM还有各自的片选使能管脚；处理芯片的片选管脚与SPI NOR FLASH的片选使能管脚、并行PSRAM的片选使能管脚均相连；

CLK1、CLK2相连所形成的存储芯片的时钟输入管脚与CLK相连；

SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个地址输入和数据输入输出管脚分别相连，所形成的存储芯片的四个输入输出管脚分别与处理芯片的输入输出管脚中的任意四个相连。

该嵌入式设备中，SPI NOR FLASH的四个输入输出管脚以及并行PSRAM的所有地址输入和数据输入输出管脚的用途与图1所示的封装的存储芯片中的相应管脚相同，即：SPINOR FLASH的输入输出管脚为其输入和输出数据的管脚，每个管脚对应于数据的一个比特位；并行PSRAM的地址输入和数据输入输出管脚为其地址输入管脚和数据输入/输出的管脚，每个管脚与地址或数据的一个比特位相对应。该嵌入式设备中的处理芯片的输入输出管脚为其输出地址、输入/输出数据的管脚，且每个管脚与地址或数据的一个比特位相对应。

该嵌入式设备中，处理芯片可通过片选管脚和相应芯片的片选使能管脚将片选信号分别发送到SPI NOR FLASH和并行PSRAM，从而使这两个芯片分别处于工作状态，在选中SPI NOR FLASH和并行PSRAM之一时，还依次通过CLK及相应芯片的时钟输入管脚(CLK1或CLK2)将时钟信号输出至该被选中的芯片，使其与处理芯片的时钟同步。

当片选信号选中SPI NOR FLASH而不选中并行PSRAM时，并行PSRAM不工作，处理芯片可通过SPI NOR FLASH各比特位的输入输出管脚、自身的输入输出管脚将SPI NORFLASH所存储的应用程序读出，然后，处理芯片用片选信号选中并行PSRAM而不选中SPINOR FLASH，则SPI NOR FLASH不工作，处理芯片可将已读出的应用程序以及相应的数据依次通过自身的各比特位的输入输出管脚、并行PSRAM的各比特位的地址输入和数据输入输出管脚送入并行PSRAM中进行运算。

上述的SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个地址输入和数据输入输出管脚的连接关系的主流连接方式为：SPI NOR FLASH的四个输入输出管脚与并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚分别相连，则该连接关系所形成的存储芯片的四个输入输出管脚分别与处理芯片的最低四个比特位的输入输出管脚相连。与图1相同，图4中SPI NOR FLASH的四个输入输出管脚中，第1-4位依次与数据的最高到最低比特位相对应，并行PSRAM的n(n不小于4)个地址输入和数据输入输出管脚中，第1-n位依次与地址或数据的最高到最低比特位相对应，同样，图4中处理芯片的m(m不小于4)个输入输出管脚中，第1-m位依次与地址或数据的最高到最低比特位对应，则上述的主流做法对应着SPI NOR FLASH的第1-4位输入输出管脚分别与并行PSRAM的第(n-3)至第n位地址输入和数据输入输出管脚相连，所形成的封装的存储芯片的四个输入输出管脚分别与处理芯片的第(m-3)位至第m位输入输出管脚相连。

上述的SPI NOR FLASH和并行PSRAM的封装方式可以为垂直叠封，即二者垂直叠封为上述封装的存储芯片。当然，二者也可以采取并列封装方式进行封装，即SPI NORFLASH和并行PSRAM并列封装为上述封装的存储芯片。

该嵌入式设备由于采用了上述的封装的存储芯片，因而面积要比现有技术小得多，可更广泛地应用于手机、手提电脑、平板电脑等各种便携式电子装置以及各种压缩机、人造板压机等各种工业控制领域。

由此可见，本发明具有以下优点：

(1)本发明中，由于仅将SPI NOR FLASH的时钟输入管脚CLK1和并行PSRAM的时钟输入管脚CLK2相连，将SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个地址输入和数据输入输出管脚分别相连，从而实现这些管脚的复用，而两个芯片的其他管脚不复用，即可使二者封装而成的存储芯片正常工作，因此，本发明大大减少了芯片封装需要复用的管脚数量。管脚数量的减少，意味着存储芯片中焊球的数量大大减少，打线难度也相应地大大降低，封装而成的存储芯片的面积可进一步减小。同时，由于SPI NOR FLASH的面积也远小于Parallel NOR FLASH，因此，本发明提供的这种封装的存储芯片的面积也就远小于现有技术中的封装存储芯片。

(2)本发明将SPI NOR FLASH的四个输入输出管脚与并行PSRAM的地址输入和数据输入输出管脚分别相连，在满足芯片封装应用需求的同时，减少了存储芯片的输入输出管脚的数目，因此，该芯片在与其他芯片相连时，输入输出管脚的连线数量较少，从而降低了芯片的应用成本。

(3)本发明中的SPI NOR FLASH可以优选四通道SPI NOR FLASH，这样，封装而成的存储芯片的数据传输速度可以高达480Mbits/s。

(4)本发明提供的存储芯片为FBGA-52芯片或FBGA-48芯片，进一步减小了封装的存储芯片的总面积。利用这种芯片，可在相同面积内装入更多的芯片，从而增大芯片单位面积的存储容量。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种封装的存储芯片，其特征在于，该芯片包括：封装的串行非易失闪存SPINOR FLASH和并行假静态随机存储器PSRAM；SPI NOR FLASH包括时钟输入管脚CLK1和四个输入输出管脚；并行PSRAM包括时钟输入管脚CLK2、四个以上的地址输入和数据输入输出管脚；其中，SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个地址输入和数据输入输出管脚分别相连，CLK1与CLK2相连。

2.根据权利要求1所述的存储芯片，其特征在于，SPI NOR FLASH的四个输入输出管脚与并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚分别相连。

3.根据权利要求2所述的存储芯片，其特征在于，所述SPI NOR FLASH为标准SPI NOR FLASH，其四个输入输出管脚分别为SI、SO、WP#和HOLD#；并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚分别为ADQ0、ADQ1、ADQ2、ADQ3；其中，SI与ADQ0、SO与ADQ1、WP#与ADQ2、HOLD#与ADQ3分别相连。

4.根据权利要求2所述的存储芯片，其特征在于，所述SPI NOR FLASH为两通道SPI NOR FLASH，其四个输入输出管脚分别为I/O0、I/O1、WP#和HOLD#；并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚分别为ADQ0、ADQ1、ADQ2、ADQ3；其中，I/O0与ADQ0、I/O1与ADQ1、WP#与ADQ2、HOLD#与ADQ3分别相连。

5.根据权利要求2所述的存储芯片，其特征在于，所述SPI NOR FLASH为四通道SPI NOR FLASH，其四个输入输出管脚分别为I/O0、I/O1、I/O2和I/O3；并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚分别为ADQ0、ADQ1、ADQ2、ADQ3；其中，I/O0与ADQ0、I/O1与ADQ1、I/O2与ADQ2、I/O3与ADQ3分别相连。

6.根据权利要求1-5中的任一权利要求所述的存储芯片，其特征在于，SPI NORFLASH和并行PSRAM垂直叠封为所述存储芯片；

或，SPI NOR FLASH和并行PSRAM并列封装为所述存储芯片。

7.根据权利要求1-5中的任一权利要求所述的存储芯片，其特征在于，该存储芯片为细间距球栅阵列52球封装FBGA-52芯片或细间距球栅阵列48球封装FBGA-48芯片。

8.一种嵌入式设备，其特征在于，该嵌入式设备包括处理芯片和存储芯片；

所述存储芯片为权利要求1所述的封装的存储芯片；

所述处理芯片包括片选管脚、时钟输出管脚CLK和四个以上的输入输出管脚；

所述SPI NOR FLASH和所述并行PSRAM还有各自的片选使能管脚；所述处理芯片的片选管脚与所述SPI NOR FLASH的片选使能管脚、所述并行PSRAM的片选使能管脚均相连；

所述CLK1、CLK2相连所形成的所述存储芯片的时钟输入管脚与CLK相连；

由所述SPI NOR FLASH的四个输入输出管脚与并行PSRAM的任意四个地址输入和数据输入输出管脚分别相连所形成的所述存储芯片的四个输入输出管脚分别与所述处理芯片的最低四个比特位的输入输出管脚相连。

9.根据权利要求8所述的嵌入式设备，其特征在于，SPI NOR FLASH的四个输入输出管脚与并行PSRAM的最低四个比特位的地址输入和数据输入输出管脚分别相连，所形成的所述存储芯片的四个输入输出管脚分别与所述处理芯片的最低四个比特位的输入输出管脚相连。

10.根据权利要求8或9所述的嵌入式设备，其特征在于，SPI NOR FLASH和并行PSRAM垂直叠封为所述存储芯片；

或，SPI NOR FLASH和并行PSRAM并列封装为所述存储芯片。