CN102820001A - 有机发光二极管像素电路 - Google Patents

Abstract

一种有机发光二极管(Organic Light Emitting Diode，OLED)像素电路，包括驱动晶体管、OLED单元、预写入单元及数据写入单元。OLED单元耦受控于驱动晶体管于驱动期间中发光。数据写入单元致动于数据写入期间中，用以记录写入相关于OLED单元的起始临界导通电压的数据电压于第一存储元件中。预写入单元致动于预写入期间中，用以记录驱动晶体管及OLED单元的临界电压于第二存储元件中。第一及第二存储元件将其中的电压做为驱动晶体管的栅极源极电压，以提供针对驱动晶体管及OLED单元的临界导通电压变异量进行补偿的补偿驱动电压来致动驱动晶体管驱动OLED单元。

Description

有机发光二极管像素电路

技术领域

本发明涉及一种有机发光二极管(Organic Light Emitting Diode，OLED)像素电路，且特别涉及一种可针对其中的驱动晶体管及OLED元件进行临界导通电压补偿的OLED像素电路。

背景技术

在科技发展日新月异的现今时代中，有机发光二极管(Organic LightEmitting Diode，OLED)技术已经被开发出来，并被应用在诸多显示应用场合中，例如是电视、计算机屏幕、笔记型计算机、移动电话或个人数字助理等。一般来说，OLED显示器中包括多个以矩阵方式排列的OLED像素电路，各个OLED像素电路包括OLED元件及对应的驱动电路。

一般来说，OLED显示器中的OLED元件及其驱动电路需长时间导通，以对应地进行图像显示操作。然而，长时间的致能导通将使得OLED元件及其驱动电路因应力效应(Stress Effect)发生临界导通电压上升的情形，如此将对OLED显示器的使用寿命造成严重的影响。据此，如何设计出可有效地针对OLED元件及对应的驱动电路因应力效应而提升的临界导通电压进行补偿的OLED像素电路，乃业界不断致力的方向之一。

发明内容

本发明涉及一种有机发光二极管(Organic Light Emitting diode，OLED)像素电路，其中包括OLED单元及其的驱动晶体管。本发明相关的OLED像素电路应用：数据写入单元来将相关于OLED元件的起始临界导通电压的写入数据电压记录于第一存储元件中；预写入单元来将驱动晶体管及OLED单元的临界电压记录于第二存储元件中；及回路晶体管来将根据此临界电压及此写入数据电压提供补偿驱动电压来致动驱动晶体管驱动OLED单元，其中补偿驱动电压针对驱动晶体管及OLED单元的临界电压变异量进行补偿。据此，相较于传统OLED技术，本发明相关的OLED像素电路具有可针对其中的OLED单元及驱动晶体管的临界电压变异量进行补偿的优点。

根据本发明提出一种OLED像素电路，包括驱动晶体管、OLED单元、预写入单元及数据写入单元。驱动晶体管包括控制端、第一连接端及第二连接端。OLED单元耦接到驱动晶体管的第一连接端，并受控于驱动晶体管于驱动期间中发光。数据写入单元耦接到驱动晶体管，数据写入单元包括第一存储元件。数据写入单元致动于数据写入期间中，用以记录写入数据电压于第一存储元件的第一端及第二端之间，其中写入数据电压相关于OLED单元的起始临界导通电压。预写入单元耦接到驱动晶体管的控制端及数据写入单元，预写入单元包括第二存储元件。预写入单元致动于预写入期间中，用以记录驱动晶体管及OLED单元的临界电压于第二存储元件的第一端及第二端之间。第一及第二存储元件将其中存储的临界电压及写入数据电压提供至驱动晶体管的控制端及第一连接端之间，以提供补偿驱动电压来致动驱动晶体管驱动OLED单元，其中补偿驱动电压针对驱动晶体管及OLED单元的临界导通电压变异量进行补偿。

为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：

附图说明

图1绘示应用本发明实施例的OLED像素电路的显示器的方块图。

图2绘示OLED像素电路P(i，j)的方块图。

图3绘示依照本发明第一实施例的OLED像素电路的详细电路图。

图4绘示图3的OLED像素电路100的相关信号时序图。

图5绘示依照本发明第一实施例的OLED像素电路的另一详细电路图。

图6绘示依照本发明第一实施例的OLED像素电路的再一详细电路图。

图7绘示依照本发明第二实施例的OLED像素电路的详细电路图。

图8绘示图7的OLED像素电路120的相关信号时序图。

图9绘示依照本发明第三实施例的OLED像素电路的详细电路图。

图10绘示图9的OLED像素电路130的相关信号时序图。

图11绘示依照本发明第四实施例的OLED像素电路的详细电路图。

图12绘示图11的OLED像素电路200的相关信号时序图。

图13绘示依照本发明第四实施例的OLED像素电路的再一详细电路图。

图14绘示依照本发明第五实施例的OLED像素电路的详细电路图。

图15绘示图14的OLED像素电路220的相关信号时序图。

图16绘示依照本发明第六实施例的OLED像素电路的详细电路图。

图17绘示图16的OLED像素电路230的相关信号时序图。

图18绘示依照本发明第七实施例的OLED像素电路的详细电路图。

图19绘示图18的OLED像素电路300的相关信号时序图。

图20绘示依照本发明第八实施例的OLED像素电路的详细电路图。

图21绘示图20的OLED像素电路400的相关信号时序图。

图22绘示依照本发明第九实施例的OLED像素电路的详细电路图。

图23绘示图22的OLED像素电路410的相关信号时序图。

图24绘示依照本发明第十实施例的OLED像素电路的详细电路图。

图25绘示图24的OLED像素电路420的相关信号时序图。

【主要元件符号说明】

1：显示器

12：数据驱动器

14：扫描驱动器

16：发光控制器

18：显示面板

P(i，j)、100-130、105、200-230、300、400-420：OLED像素电路

u1：驱动晶体管

u2：OLED单元

u3：预写入单元

u4：数据写入单元

u5：回路晶体管

u6：供电单元

u7：预充电单元

M1-M8、M4′、M31-M37、M34′、M21-M27、M11-M18、M18′、M12′-M13′：晶体管

C1、C2：电容

C1_E1、C1_E2：电容C1的第一端、第二端

C2_E1、C2_E2：电容C2的第一端、第二端

oled1、oled2、oled1′：OLED元件

具体实施方式

本发明实施例的有机发光二极管(Organic Light Emitting Diode，OLED)像素电路应用数据写入单元记录相关于OLED单元的起始临界导通电压的写入数据电压；预写入单元记录其中OLED单元及驱动晶体管的临界电压；回路晶体管根据临界电压及写入数据电压提供补偿驱动电压来致动驱动晶体管驱动OLED单元，藉此针对驱动晶体管及OLED单元的临界导通电压变异量进行补偿。

请参照图1，其绘示应用本发明实施例的OLED像素电路的显示器的方块图。举例来说，显示器1中包括数据驱动器12、扫描驱动器14、发光控制器16及显示面板18。显示面板18包括像素阵列，其中例如具有M×N个OLED像素电路P(1，1)-P(M，N)，M及N为大于1的自然数。数据驱动器12、扫描驱动器14及发光控制器16分别用以提供数据信号D(1)-D(N)、扫描信号S(1)-S(M)及发光信号E(1)-E(M)至显示面板18，以驱动其中的各个OLED像素电路P(1，1)-P(M，N)进行画面显示操作。

由于显示面板18中各个OLED像素电路P(1，1)-P(M，N)具有实质上相同的电路结构与操作，接下来，仅以显示面板18中的单一个OLED像素电路P(i，j)为例，来对显示面板18中各个OLED像素电路P(1，1)-P(M，N)的电路结构与操作做进一步的说明，其中i及j分别为小于或等于M及小于或等于N的自然数。

请参照图2，其绘示OLED像素电路P(i，j)的方块图。举例来说，OLED像素电路P(i，j)包括驱动晶体管u1、OLED单元u2、预写入单元u3、数据写入单元u4、回路晶体管u5及供电单元u6。驱动晶体管u1包括控制端CT、第一连接端CT1及第二连接端CT2。OLED单元u2耦接到驱动晶体管u1的第一连接端CT1，并受控于驱动晶体管u1于驱动期间中发光。在一个实施例中，OLED单元u2更受控于驱动晶体管u1于预充电期间中发光。

数据写入单元u4耦接至预写入单元u3及回路晶体管u5，数据写入单元u4中还包括第一存储元件，且数据写入单元u4并耦接一数据线(未绘示)，以供致动于数据写入期间中，记录写入数据电压Vin于第一存储元件中。

预写入单元u3耦接到驱动晶体管u1及数据写入单元u4，预写入单元u3包括第二存储元件。预写入单元u3致动于预写入期间中，记录驱动晶体管u1及OLED单元u2的临界电压Vth于第二存储元件中。

回路晶体管u5连接在数据写入单元u4与驱动晶体管u1的第一连接端CT1之间。回路晶体管u5将第一及第二存储元件中存储的临界电压Vth及写入数据电压Vin提供至驱动晶体管u1的控制端CT及第一连接端CT1之间，以提供补偿驱动电压Vcomp来致动驱动晶体管u1驱动OLED单元u2，其中补偿驱动电压Vcomp针对驱动晶体管u1及OLED单元u2的临界导通电压变异量进行补偿。

供电单元u6连接到驱动晶体管u1的第二连接端CT2与预写入单元u3，其中供电单元u6用以于驱动期间中供应高电位参考电压VDD至驱动晶体管u1，以使驱动晶体管u1为致动，并对应地驱动OLED单元u2。在一个实施例中，供电单元u6还用以在预充电期间中供应高电位参考电压VDD至驱动晶体管u1及预写入单元u3的第二存储元件。

OLED像素电路P(i，j)中前述的各个子单元对应地具有若干种不同的实施方案，接下来针对OLED像素电路P(i，j)提出若干种操作实例，以对OLED像素电路P(i，j)中的各个子单元做进一步的详细说明。

第一实施例

请参照图3，其绘示依照本发明第一实施例的OLED像素电路的详细电路图。在本实施例的OLED像素电路100中，驱动晶体管u1由晶体管M7来实现；OLED单元u2包括OLED元件oled1及oled2；数据写入单元u4包括晶体管M1、M3及电容C1，电容C1做为第一存储元件；预写入单元u3包括晶体管M2、M5及电容C2，电容C2做为第二存储元件；回路晶体管u5由晶体管M4来实现；供电单元u6由晶体管M6来实现。

进一步的说，晶体管M1-M7例如为N型金属氧化物半导体(Metal OxideSemiconductor，MOS)晶体管。晶体管M2的栅极接收前一级扫描信号S(i-1)，漏极耦接至电容C2的第二端C2_E2，源极接收低电位参考电压VSS，其例如为接地参考电压。晶体管M5的栅极接收前一级扫描信号S(i-1)，其漏极耦接至晶体管M7的漏极，而源极耦接至电容C2的第一端C2_E1与晶体管M7的栅极。

晶体管M1的栅极接收本级扫描信号S(i)，源极耦接至电容C1的第一端C1_E1，漏极耦接至数据线，以接收写入数据电压Vin，其中写入数据电压Vin例如相关于OLED单元u2的起始临界导通电压VOLEDi，即是OLED单元u2未受到应力效应(Stress Effect)的影响时的临界导通电压。举例来说，写入数据电压Vin例如满足方程式(1)：

Vin＝Vdata-VOLEDi                        (1)

其中Vdata为数据电压，VOLEDi为OLED单元u2未受到应力效应时，其中的OLED元件(例如是oled2)的起始临界导通电压。

晶体管M3的栅极接收本级扫描信号S(i)，源极接收低电位参考电压VSS，漏极耦接至电容C1的第二端C1_E2。

晶体管M4的栅极接收本级发光信号E(i)，漏极及源极分别耦接至NMOS晶体管M7的源极及耦接至电容C1的第二端C1_E2。OLED单元u2包含两OLED元件oled1及oled2，其中OLED元件oled1及oled2的负端接收低电位参考电压VSS，正端分别耦接至晶体管M4的源极与漏极。

晶体管M6的栅极接收发光信号E(i)，漏极接收高电位参考电压VDD，源极耦接至NMOS晶体管M7的漏极。晶体管M6的栅极受控于本级发光信号E(i)为致动，以在驱动期间Te中提供高电位参考电压VDD来致动晶体管M7。晶体管M6更例如在预充电期间Tp(在预写入单元u3记录临界电压Vth的操作之前)中对电容C2进行预充电操作，使其的第一端C2_E1与第二端C2_E2间具有预充电电压Vpre。

请参照图4，其绘示图3的OLED像素电路100的相关信号时序图。举例来说，OLED像素电路100的操作可分为预充电期间Tp、预写入期间Tr、数据写入期间Tw及驱动期间Te。接下来，针对OLED像素电路100于各个期间中的操作做进一步的说明。

在预充电期间Tp中，前一级扫描信号S(i-1)与本级发光信号E(i)为致能，而本级扫描信号S(i)为非致能。据此，晶体管M1及M3为截止而晶体管M2、M4、M5、M6及M7为导通，使得电容C2的第一端C2_E1相较于第二端C2_E2具有预充电电压Vpre，其中预充电电压Vpre电压满足方程式(2)：

Vpre＝VDD-VSS＝VDD                (2)

在预写入期间Tr中，前一级扫描信号S(i-1)为致能，而本级发光信号E(i)及本级扫描信号S(i)为非致能。据此，晶体管M1、M3-M4及M6为截止而晶体管M2、M5及M7导通，使得电容C2两端的电压经由包括晶体管M5、M7及OLED元件oled2的路径放电至临界电压Vth，其中临界电压Vth满足方程式(3)：

Vth＝VTh7+Voled2                    (3)

其中Vth7及Voled2分别为晶体管M7及OLED元件oled2的临界导通电压。换句话说，电容C2记录晶体管M7及OLED元件oled2的临界导通电压的和。

在数据写入期间Tw中，本级扫描信号S(i)为致能，而前一级扫描信号S(i-1)及本级发光信号E(i)为非致能。据此晶体管M2及M4-M6为截止而晶体管M1、M3及M7为导通，使得电容C1的两端将被充电至写入数据电压Vin。其中写入数据电压Vin例如满足方程式(4)：

Vin＝Vdata-VOLEDi                   (4)

在驱动期间Te中，本级与前一级扫描信号S(i)与S(i-1)为非致能，而本级发光信号E(i)为致能。据此晶体管M1-M3及M5为关闭而晶体管M4、M6、M7为导通，以将电容C2的第一端C2_E1至电容C1的第二端C1_E2的跨压(即是临界电压Vth及写入数据电压Vin的和)施加于晶体管M7的栅极与源极之间，其中晶体管M7的栅极与源极电压Vgs7满足方程式(5)：

Vgs7＝Vth+Vin＝Vth7+Voled2+Vdata-VOLEDi     (5)

由于晶体管M7的栅极-源极电压Vgs7可以方程式(5)表示，参考方程式(3)-(5)，流经晶体管M7的源极电流I(即是流经OLED单元u2的驱动电流)满足方程式(6)：

I＝k(Vgs7-Vth7)²＝k[(Vth7+Voled2+Vdata-VOLEDi)-Vth7]²

＝k(Vdata+Voled2-VOLEDi)²                     (6)

由方程式(6)可知，通过OLED单元u2的电流方程式不会受到晶体管M7的临界导通电压Vth7的影响。据此，即便晶体管M7的临界导通电压Vth7因为应力效应而上升，驱动电流I的大小仍不受其的影响。换句话说，本实施例的OLED像素电路100可对应地针对其中的驱动晶体管(即是晶体管M7)的临界导通电压变异量进行补偿。

此外，根据驱动电流I算式中相关于OLED元件oled2的临界导通电压Voled2与起始临界导通电压VOLEDi的项(Voled2-VOLEDi)，使用者也可对应地找出OLED元件oled2的临界导通电压变异量。据此，使用者可经由调整数据电压Vdata的电压，例如将数据电压Vdata的电压提高(Voled2-VOLEDi)的增量，来对OLED元件oled2的临界导通电压变异量进行补偿。在一个例子中，数据电压Vdata的写入范围在0-6伏特之间。

根据前述操作叙述可知，本实施例的OLED像素电路100可有效地经由其中预写入期间Tr中的操作，来有效地记录临界电压Vth，并据以对驱动晶体管u1(晶体管M7)及OLED元件oled2的临界导通电压Vth7及Voled2的变异量进行补偿。

在本实施例中，虽仅以OLED像素单元100具有如图3所示的结构的情形为例做说明，然而，本实施例的OLED像素单元并不局限于此。在另一个实例中，OLED像素单元还包括晶体管M9，如图5的OLED像素单元105所示。晶体管M9例如为NMOS晶体管，且其的栅极、漏极及源极分别接收本级扫描信号S(i)、接收写入数据电压Vin及耦接至电容C2的第一端C2_E1。晶体管M9受控于本级扫描信号S(i)在数据写入期间Tw中，以使电容C2的第一端C2_E1的电压电平(即是晶体管M7的栅极电压)可追随写入数据电压Vin的电平。

在一个操作实例中，OLED单元u2中的OLED oled1为实际用以显示的元件。相对地，而OLED元件oled2则被设置来进行临界导通电压的测量，而非为实际用以显示的元件。进一步的说，OLED元件oled2在预写入期间Tr中被导通，以记录其的临界导通电压Voled2。由于OLED元件oled2及oled1具有接近的临界导通电压变异量，据此，本实施例的OLED像素电路100可经由测量OLED元件oled2的临界导通电压变异量来找出OLED元件oled1的临界导通电压变异量。举例来说，OLED元件oled2使用遮蔽层(Black matrix layer)来遮挡，以遮蔽其所提供的光线不让使用者看到，如此一来，可确实阻挡OLED元件oled2在驱动期间Te以外的其他三个期间中点亮所产生的光，以避免显示器1的整体对比度受到前述光线的影响而降低。

在其他实例中，OLED单元u2也可仅设置一个OLED元件，如图6的OLED像素单元110所示。在这个例子中，OLED单元u2仅设置一个OLED元件oled1′，其同时具有实际显示及临界导通电压测量的功用。

第二实施例

请参照图7及图8，其分别绘示依照本发明第二实施例的OLED像素电路的详细电路图及图7的OLED像素电路120的相关信号时序图。本实施例的OLED像素电路120与第一实施例的OLED像素电路100不同之处在于其中还包括预充电单元u7，其是在预写入单元u3记录临界电压Vth前的预充电期间Tp′中，对第二存储元件(即是电容C2)进行预充电操作，使电容C2的第一端C2_E1相较于第二端C2_E2具有预充电电压Vpre。

举例来说，预充电单元u7以晶体管M8来实现，晶体管M8例如是NMOS晶体管，其的栅极接收前两级扫描信号S(i-2)，源极耦接至电容C2的第一端C2_E1，漏极接收高电位参考电压VDD。据此，晶体管M8受控于前两级扫描信号S(i-2)于预充电期间Tp′中为致动，以提供高电位参考电压VDD至电容C2的第一端C2_E1，使电容C2存储有对应至高电位参考电压VDD的预充电电压Vpre。

此外，与第一实施例不同地，本实施例的预充电期间Tp′对应至前两级扫描信号S(i-2)的致能期间，而非如第一实施例中以前一级扫描信号S(i-1)与本级发光信号E(i)同为致能的期间来做为预充电期间Tp。在本实施例的预充电时间Tp′中，本级发光信号E(i)为非致能，如此OLED元件oled1在预充电期间Tp′、预写入期间Tr及数据写入期间Tw均为非致能，而仅在驱动期间Te中为致能。据此，本实施例的OLED像素电路120可有效地控制OLED元件oled1仅在驱动期间Te中为致能，而在其他期间中保持为非致能，藉此增进显示器1的对比度。

据此，相似于第一实施例的OLED像素电路100，本实施例的OLED像素电路120也可对应地针对其中的驱动晶体管(即是晶体管M7)及OLED元件的临界导通电压变异量进行补偿。

第三实施例

请参照图9及图10，其分别绘示依照本发明第三实施例的OLED像素电路的详细电路图及图9的OLED像素电路130的相关信号时序图。本实施例的OLED像素电路130与第一实施例的OLED像素电路100不同之处在于其中的回路晶体管u5中的晶体管M4′接收前一级发光信号E(i-1)，而非本级发光信号E(i)。如此，在预充电期间Tp中，晶体管M4′可有效地响应于非致能的前一级发光信号E(i-1)为非致能，以避免经由晶体管M6及M7提供的电流流至OLED元件oled1，藉此避免OLED元件oled1在预充电期间Tp被驱动而发光，以增进显示器1的对比度。接下来，针对本实施例的OLED像素电路130于各个操作期间中的操作做进一步的说明。

在预充电期间Tp中，前一级扫描信号S(i-1)与本级发光信号E(i)为致能，而本级扫描信号S(i)及前一级发光信号E(i-1)为非致能。据此，晶体管M1、M3及M4′为截止而晶体管M2、M5、M6及M7为导通，使得电容C2的第一端C2_E1相较于第二端C2E2具有预充电电压Vpre，其中预充电电压Vpre电压满足方程式(7)：

Vpre＝VDD-VSS＝VDD                        (7)

在预写入期间Tr中，前一级扫描信号S(i-1)为致能，而本级发光信号E(i)、本级扫描信号S(i)及前一级发光信号E(i-1)为非致能。据此，晶体管M1、M3、M4′及M6为截止而晶体管M2、M5及M7导通，使得电容C2两端的电压经由包括晶体管M5、M7及OLED元件oled2的路径放电至临界电压Vth，其中临界电压Vth满足方程式(8)：

Vth＝VTh7+Voled2                          (8)

其中Vth7及Voled2分别为晶体管M7及OLED元件oled2的临界导通电压。换句话说，电容C2记录晶体管M7及OLED元件oled2的临界导通电压的和。

在数据写入期间Tw中，本级扫描信号S(i)及前一级发光信号E(i-1)为致能，而前一级扫描信号S(i-1)及本级发光信号E(i)为非致能。据此晶体管M2、M5及M6为截止而晶体管M1、M3、M4′及M7为导通，使得电容C1的两端将被充电至写入数据电压Vin。其中写入数据电压Vin例如满足方程式(9)：

Vin＝Vdata-VOLEDi                         (9)

在驱动期间Te中，本级与前一级扫描信号S(i)与S(i-1)为非致能，而本级发光信号E(i)及前一级发光信号E(i-1)为致能。据此晶体管M1-M3及M5为关闭而晶体管M4′、M6、M7为导通，以将电容C2的第一端C2_E1至电容C1的第二端C1_E2的跨压(即是临界电压Vth及写入数据电压Vin的和)施加于晶体管M7的栅极与源极之间，其中晶体管M7的栅极与源极电压Vgs7满足方程式(10)：

Vgs7＝Vth+Vin＝Vth7+Voled2+Vdata-VOLEDi    (10)

由于晶体管M7的栅极-源极电压Vgs7可以方程式(10)表示，参考方程式(8)-(10)，流经晶体管M7的源极电流I(即是流经OLED单元u2的驱动电流)满足方程式(11)：

I＝k(Vgs7-Vth7)²＝k[(Vth7+Voled2+Vdata-VOLEDi)-Vth7]²

＝k(Vdata+Voled2-VOLEDi)²                (11)

据此，相似于第一实施例的OLED像素电路100，本实施例的OLED像素电路130也可对应地针对其中的驱动晶体管(即是晶体管M7)及OLED元件的临界导通电压变异量进行补偿。

第四实施例

请参照图11及图12，其分别绘示依照本发明第四实施例的OLED像素电路的详细电路图及图11的OLED像素电路200的相关信号时序图。本实施例的OLED像素电路200与第一实施例的OLED像素电路100不同之处在于其中的晶体管M32及M33的源极接收参考电压Vref，而非接收低电位参考电压VSS；此外，经由晶体管M31输入的写入数据电压Vin′等于数据电压Vdata，而非等于数据电压与OLED单元u2的起始临界导通电压的差Vdata-VOLEDi。举例来说，参考电压Vref的电平满足：

$\mathrm{Vref}=\frac{1}{2}\mathrm{VOLEDi}---\left(12\right)$

其中VOLEDi为OLED单元u2未受到应力效应的影响时的临界导通电压。

如此，预充电期间Tp中电容C2两端的预充电压V_pre、预写入期间Tr中写入电容C2两端的临界电压Vth及数据写入期间Tw中写入电容C1两端的写入数据电压Vin分别满足方程式(13)-(15)：

Vpre＝VDD-Vref                     (13)

Vth＝VTh37+Voled2-Vref             (14)

Vin＝Vin′-Vref＝Vdata-Vref        (15)

据此在驱动期间Te中，被施加于晶体管M37的栅极与源极间电压Vgs37满足方程式(16)：

Vgs37＝Vth+Vin＝Vth37+Voled2+Vdata-2Vref    (16)

参考方程式(14)-(16)，流经晶体管M37的源极电流I(即是流经OLED单元u2的驱动电流)满足方程式(17)：

I＝k(Vgs37-Vth37)²＝k[(Vth37+Voled2+Vdata-2Vref)-Vth37]²

＝k[(Vth37+Voled2+Vdata-VOLEDi)-Vth37]²

＝k(Vdata+Voled2-VOLEDi)²                (17)

据此，相似于第一实施例的OLED像素电路100，本实施例的OLED像素电路200也可对应地针对其中的驱动晶体管(即是晶体管M37)及OLED元件的临界导通电压变异量进行补偿。

此外，与第一实施例相似地，OLED单元u2也可仅以一个OLED元件oled1′来实现，如图13所示；其操作可依据本实施例前述内容与第一实施例中对应的公开而推得。

第五、第六实施例

请参照图14、图15、图16及图17，其分别绘示依照本发明第五实施例的OLED像素电路的详细电路图、图14的OLED像素电路220的相关信号时序图、本发明第六实施例的OLED像素电路的详细电路图及图16的OLED像素电路230的相关信号时序图。相似于第四实施例中所讨论的OLED像素电路200，第五及第六实施例中所示的OLED像素电路220及230与第二及第三实施例的OLED像素电路120及130不同之处在于其中的晶体管M32及M33的源极接收参考电压Vref，而非接收低电位参考电压VSS；且经由晶体管M31输入的写入数据电压Vin′等于数据电压Vdata，而非等于数据电压与OLED单元u2的起始临界导通电压的差Vdata-VOLEDi。

据此，相似于第四实施例的OLED像素电路200，第五及第六实施例的OLED像素电路220及230也可对应地针对其中的驱动晶体管(即是晶体管M37)及OLED元件的临界导通电压变异量进行补偿。

第七实施例

请参照图18及图19，其分别绘示依照本发明第七实施例的OLED像素电路的详细电路图及图18的OLED像素电路300的相关信号时序图。本实施例的OLED像素电路300与第四实施例的OLED像素电路200不同之处在于：其中的晶体管M22及M23的源极接收低电位参考电压VSS；晶体管M23及M24受控于前一级发光信号E(i-1)的控制来选择性地导通，以对应地将电容c1及c2两端的电压施加于晶体管M27的栅极与源极之间；且回路晶体管u5与OLED单元u2具有不同的电路连接关系。

进一步的说，回路晶体管u5中的晶体管M24例如为NMOS晶体管，其的栅极接收前一级发光信号E(i-1)，漏极耦接至晶体管M27的源极，源极接收低电位参考电压VSS。OLED单元u2中的OLED元件oled2的第一端耦接至晶体管M24的漏极及晶体管M27源极，第二端接收低电位参考电压VSS。OLED元件oled1的第一端耦接至晶体管M24的源极，第二端接收低电位参考电压VSS。

在预充电期间Tp、预写入期间Tr及数据写入期间Tw中，前一级发光信号E(i-1)与本级扫描信号S(i)具有实质上相同的波形，据此，在此三段期间中，本实施例的OLED像素电路300与第四实施例的OLED像素电路200具有实质上相同的操作。如此，预充电期间Tp中电容C2两端的预充电压V_pre、预写入期间Tr中写入电容C2两端的临界电压Vth及数据写入期间Tw中写入电容C1两端的写入数据电压Vin分别满足方程式(18)-(20)：

Vpre＝VDD-VSS＝VDD                            (18)

Vth＝VTh27+Voled2-VSS＝VTh27+Voled2           (19)

Vin＝Vin′-VSS＝Vdata-VSS＝Vdata              (20)

在驱动期间Te中，前一级发光信号E(i-1)对应至致能电平，使晶体管M23及M24均为导通，电容c1及c2上的跨压被施加至晶体管M27的栅极与源极之间。据此在驱动期间Te中，晶体管M27的栅极与源极电压Vgs27满足方程式(21)：

Vgs27＝Vth+Vin＝Vth27+Voled2+Vdata     (21)

参考方程式(19)-(21)，流经晶体管M27的源极电流(即是流经OLED单元u2)的驱动电流I满足方程式(22)：

I＝k(Vgs27-Vth27)²＝k[(Vth27+Voled2+Vdata)-Vth27]²

＝k(Vdata+Voled2)²                            (22)

在本实施例中，驱动电流I的方程式中未如前述第一至第六实施例中具有(Voled-VOLEDi)的项，可直接针对OLED元件的临界导通电压变异量进行补偿。然而，本实施例的OLED像素电路300可经由OLED元件oled2因临界导通电压的变异而产生的阻抗变异，来改变预写入期间Tr中电容C2两端电压放电速度；如此可根据OLED元件oled2不同的临界导通电压，对应地改变电容C2在预写入期间Tr中的最终存储电压电平，藉此来对OLED元件oled2的临界导通电压变异量进行补偿。

进一步的说，当应力效应对OLED元件oled2的临界导通电压的影响较轻微时，OLED元件oled2对应地具有较低的临界导通电压及较低的阻抗值，使得由晶体管M25、M27、OLED元件oled2及晶体管M22所组成的放电路径对应地具有较低的阻抗值。据此，对应至前述阻抗值较低的放电路径，电容C2在预写入期间Tr中具有较快的放电速度，使电容C2两端存储的临界电压Vth对应至较低的电压电平。

相对地，当应力效应对OLED元件oled2的临界导通电压的影响较严重时，OLED元件oled2对应地具有较高的临界导通电压及较高的阻抗值，使得由晶体管M25、M27、OLED元件oled2及晶体管M22所组成的放电路径对应地具有较高的阻抗值。据此，对应至前述阻抗值较高的放电路径，电容C2在预写入期间Tr中具有较慢的放电速度，使电容C2两端存储的临界电压Vth对应至较高的电压电平。

综合以上，本实施例的OLED像素电路300可在OLED元件oled2对应至不同的临界导通电压值时，在预写入期间Tr中使电容C2的两端对应地存储电压电平不同的临界电压Vth，并据以对OLED元件oled2的临界导通电压变异量进行补偿。

此外，相似于前述各实施例，本实施例的OLED像素电路300也可对应地针对其中的驱动晶体管(即是晶体管M27)的临界导通电压变异量进行补偿。

第八实施例

请参照图20及图21，其分别绘示依照本发明第八实施例的OLED像素电路的详细电路图及图20的OLED像素电路400的相关信号时序图。本实施例的OLED像素电路400与第一实施例的OLED像素电路100不同之处在于其中是使用PMOS晶体管M11-M18来实现，且其中电容C2的第一端C2E1是在前一次驱动期间Te中被预先偏压至高电位参考电压VDD。因此本实施例的OLED像素电路400不需额外设计预充电期间，而其的操作仅划分为预写入期间Tr、数据写入期间Tw及驱动期间Te三段期间。

此外，在本实施例的OLED像素电路400中，回路晶体管u5与OLED单元u2亦具有不同的耦接关系。进一步的说，回路晶体管u5中的晶体管M14例如为PMOS晶体管，其的栅极、源极及漏极分别接收本级发光信号E(i)、耦接至驱动晶体管u1中的晶体管M17的栅极及耦接至第一存储元件的第二端(即是电容C1的第二端C1_E2)。据此，晶体管M14可响应于致能的本级发光信号E(i)，在驱动期间Te中将电容C1的第二端C1_E2耦接至晶体管M17的栅极，藉此将电容C1及C2存储的电压提供至晶体管M17的栅极与源极之间。

另外，在本实施例的OLED像素电路400中，OLED单元u2具有不同的电路结构。进一步的说，OLED单元u2包括OLED元件oled1、oled2及开关晶体管M18。OLED元件oled2的第一端耦接至晶体管M17的漏极，第二端接收低电位参考电压VSS。开关晶体管M18的栅极及源极分别接收本级发光信号E(i)及耦接至晶体管M17的漏极。OLED元件oled1的第一端耦接至开关晶体管M18的源极，第二端接收低电位参考电压VSS。据此，开关晶体管M18可确保OLED元件oled1(即是实际上用以进行发光操作的OLED元件)在驱动期间Te中被致能，以执行相关的发光显示操作。接下来，针对本实施例的OLED像素电路400于各操作期间中的操作做进一步的说明。

在预写入期间Tr中，前一级扫描信号S(i-1)为致能，而本级发光信号E(i)及本级扫描信号S(i)为非致能。据此，晶体管M11、M13-M14及M16为截止而晶体管M12、M15及M17导通，使得电容C2两端的电压经由包括晶体管M15、M17及OLED元件oled2的路径放电至临界电压Vth，其中临界电压Vth满足方程式(23)：

Vth＝VTh17+Voled2                        (23)

其中Vth17及Voled2分别为晶体管M17及OLED元件oled2的临界导通电压。换句话说，电容C2记录晶体管M17及OLED元件oled2的临界导通电压的和。

在数据写入期间Tw中，本级扫描信号S(i)为致能，而前一级扫描信号S(i-1)及本级发光信号E(i)为非致能。据此晶体管M12及M14-M16为截止而晶体管M11、M13及M17为导通，使得电容C1的两端将被充电至写入数据电压Vin。其中写入数据电压Vin例如满足方程式(24)：

Vin＝Vdata-VOLEDi                (24)

在驱动期间Te中，本级与前一级扫描信号S(i)与S(i-1)为非致能，而本级发光信号E(i)为致能。据此晶体管M11-M13及M15为关闭而晶体管M14、M16、M17为导通，以将电容C2的第一端C2_E1至电容C1的第二端C1_E2的跨压(即是临界电压Vth及写入数据电压Vin的和)施加于晶体管M17的栅极与源极之间，其中晶体管M17的栅极与源极电压Vgs17满足方程式(25)：

Vgs17＝Vth+Vin＝Vth17+Voled2+Vdata-VOLEDi    (25)

由于晶体管M17的栅极-源极电压Vgs17可以方程式(25)表示，参考方程式(23)-(25)，流经晶体管M17的源极电流I(即是流经OLED单元u2的驱动电流)满足方程式(26)：

I＝k(Vgs17-Vth17)²＝k[(Vth17+Voled2+Vdata-VOLEDi)-Vth17]²

＝k(Vdata+Voled2-VOLEDi)²            (26)

据此，似于前述各实施例，本实施例的OLED像素电路400也可对应地针对其中的驱动晶体管(即是晶体管M17)及OLED元件的临界导通电压变异量进行补偿。

第九实施例

请参照图22及图23，其分别绘示依照本发明第九实施例的OLED像素电路的详细电路图及图22的OLED像素电路410的相关信号时序图。本实施例的OLED像素电路410与第八实施例的OLED像素电路400不同之处在于其中的开关晶体管M18′的栅极接收前一级发光信号E(i-1)，且前一级扫描信号S(i-1)与本级发光信号E(i)同为致能的时间被定义为预充电期间Tp。

据此，相似于第八实施例的OLED像素电路400，本实施例的OLED像素电路410也可对应地针对其中的驱动晶体管(即是晶体管M17)及OLED元件的临界导通电压变异量进行补偿。

第十实施例

请参照图24及图25，其分别绘示依照本发明第十实施例的OLED像素电路的详细电路图及图24的OLED像素电路420的相关信号时序图。本实施例的OLED像素电路420与第九实施例的OLED像素电路410不同之处在于其中的晶体管M12′及M13′的漏极接收参考电压Vref，而非接收低电位参考电压VSS；且经由晶体管M11输入的写入数据电压Vin′等于数据电压Vdata，而非等于Vdata-VOLEDi。

据此，相似于第八实施例的OLED像素电路400，本实施例的OLED像素电路420也可对应地针对其中的驱动晶体管(即是晶体管M17)及OLED元件的临界导通电压变异量进行补偿。

本发明上述实施例的OLEDOLED像素电路包括OLED单元及其的驱动晶体管。本发明上述实施例的OLEDOLED像素电路应用数据写入单元来将相关于OLED元件的起始临界导通电压的写入数据电压记录于第一存储元件中；应用预写入单元来将驱动晶体管及OLED单元的临界电压记录于第二存储元件中；并应用回路晶体管来将根据此临界电压及此写入数据电压提供补偿驱动电压来致动驱动晶体管驱动OLED单元，其中补偿驱动电压针对驱动晶体管及OLED单元的临界电压变异量进行补偿。据此，相较于传统OLED技术，本发明上述实施例的OLEDOLED像素电路具有可针对其中的OLED单元及驱动晶体管的临界电压变异量进行补偿的优点。

综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书所界定者为准。

Claims (31)

1.一种有机发光二极管像素电路，包括：

一驱动晶体管，包括一控制端及一第一连接端及一第二连接端；

一有机发光二极管单元，耦接到该驱动晶体管的该第一连接端，并受控于该驱动晶体管于一驱动期间中发光；

一数据写入单元，耦接到该驱动晶体管，该数据写入单元包括一第一存储元件，该数据写入单元致动于一数据写入期间中，用以记录一写入数据电压于该第一存储元件的一第一端及一第二端之间；以及

一预写入单元，耦接到该驱动晶体管的该控制端及该数据写入单元，该预写入单元包括一第二存储元件，该预写入单元致动于一预写入期间中，用以记录一临界电压于该第二存储元件的一第一端及一第二端之间，其中该临界电压与该有机发光二极管单元及该驱动晶体管的临界导通电压相关；

其中，该第一及该第二存储元件将该临界电压及该写入数据电压提供至该驱动晶体管的该控制端及该第一连接端之间，以提供一补偿驱动电压来致动该驱动晶体管驱动该有机发光二极管单元，其中该补偿驱动电压针对该驱动晶体管及该有机发光二极管单元的临界导通电压变异量进行补偿。

2.如权利要求1所述的有机发光二极管像素电路，其中该预写入单元还包括：

一第一晶体管，受控于一前一级扫描信号为致动，以于该预写入期间中提供一第一参考电压至该第二存储元件的该第二端；及

一第二晶体管，受控于该前一级扫描信号为致动，以于该预写入期间中短路连接该驱动晶体管的该控制端及该第二连接端，该第二存储元件的该第一端经由该第二晶体管、该驱动晶体管及该有机发光二极管单元放电，使该第二存储元件对应地存储该临界电压。

3.如权利要求2所述的有机发光二极管像素电路，其中该第一晶体管的栅极、源极及漏极分别接收该前一级扫描信号、接收该第一参考电压及耦接至该第二存储元件的该第二端，该第二晶体管的栅极、漏极及源极分别接收该前一级扫描信号、耦接至该驱动晶体管的该第二连接端及耦接至该第二存储元件的该第一端与该驱动晶体管的该控制端。

4.如权利要求2所述的有机发光二极管像素电路，其中该临界电压对应至该有机发光二极管单元的临界导通电压及该驱动晶体管的临界导通电压的和。

5.如权利要求2所述的有机发光二极管像素电路，其中该第一参考电压为一接地电位或该有机发光二极管单元的一起始临界导通电压的二分之

6.如权利要求2所述的有机发光二极管像素电路，其中该数据写入单元还包括：

一第三晶体管，耦接至一数据线，该第三晶体管受控于一本级扫描信号为致动，以于该数据写入期间中提供该写入数据电压至该第一存储元件的该第一端；

一第四晶体管，受控于该本级扫描信号为致动，以于该数据写入期间中提供该第一参考电压(VSS or Vref＝1/2 VOLEDi)至该第一存储元件的该第二端，该第一存储元件对应地存储该写入数据电压。

7.如权利要求1所述的有机发光二极管像素电路，其中该预写入单元还包括：

一第一晶体管，受控于一前一级扫描信号为致动，以于该预写入期间中提供一第一参考电压(VSS or Vref＝1/2 VOLEDi)至该第二存储元件的该第二端；及

一第二晶体管，受控于该前一级扫描信号为致动，以于该预写入期间中短路连接该驱动晶体管(M7)的该控制端(G)及该第一连接端(D)，该第二存储元件的该第一端经由该驱动晶体管及该有机发光二极管单元放电，使该第二存储元件对应地存储该临界电压。

8.如权利要求7所述的有机发光二极管像素电路，其中该第一晶体管的栅极、源极及漏极分别接收该前一级扫描信号、接收该第一参考电压及耦接至该第二存储元件的该第二端，该第二晶体管的栅极、漏极及源极分别接收该前一级扫描信号、耦接至该驱动晶体管的该第一连接端及耦接至该驱动晶体管的该控制端。

9.如权利要求7所述的有机发光二极管像素电路，其中该临界导通电压对应至该有机发光二极管单元的临界导通电压及该驱动晶体管的临界导通电压的和。

10.如权利要求7所述的有机发光二极管像素电路，其中该第一参考电压为一接地电位或该有机发光二极管单元的一起始临界导通电压的二分之

11.如权利要求7所述的有机发光二极管像素电路，其中该数据写入单元还包括：

一第三晶体管，耦接至一数据线，该第三晶体管受控于一本级扫描信号为致动，以于该数据写入期间中提供该写入数据电压至该第一存储元件的该第一端；

一第四晶体管，受控于该本级扫描信号为致动，以于该数据写入期间中提供该第一参考电压(VSS or Vref＝1/2 VOLEDi)至该第一存储元件的该第二端，该第一存储元件对应地存储该写入数据电压。

12.如权利要求1所述的有机发光二极管像素电路，其中该数据写入单元还包括：

一第三晶体管，耦接至一数据线，该第三晶体管受控于一本级扫描信号为致动，以于该数据写入期间中提供该写入数据电压至该第一存储元件的该第一端；

一第四晶体管，受控于该本级扫描信号为致动，以于该数据写入期间中提供一第一参考电压至该第一存储元件的该第二端，该第一存储元件对应地存储该写入数据电压。

13.如权利要求12所述的有机发光二极管像素电路，其中该第三晶体管的栅极、源极及漏极分别接收该本级扫描信号、耦接至该第一存储元件的该第一端及耦接至该数据线以接收该写入数据电压，该第四晶体管的栅极、源极及漏极分别接收该本级扫描信号、接收该第一参考电压及耦接至该第一存储元件的该第二端。

14.如权利要求12所述的有机发光二极管像素电路，其中该第一参考电压为一接地电位或该有机发光二极管单元的一起始临界导通电压的二分之一。

15.如权利要求1所述的有机发光二极管像素电路，还包括：

一回路晶体管，该回路晶体管的一控制端、一第一连接端及一第二连接端分别接收一本级发光信号与一前一级发光信号其中之一、耦接至该驱动晶体管的该第一连接端及耦接至该第一存储元件的该第二端。

16.如权利要求15所述的有机发光二极管像素电路，其中该有机发光二极管单元包括：

一第一有机发光二极管元件，第一端耦接至该回路晶体管的该第一连接端，第二端接收一第二参考电压。

17.如权利要求16所述的有机发光二极管像素电路，其中该有机发光二极管单元还包括：

一第二有机发光二极管元件，第一端耦接至该回路晶体管的该第二连接端，第二端接收该第二参考电压。

18.如权利要求1所述的有机发光二极管像素电路，还包括：

一回路晶体管，该回路晶体管的一控制端及一第一连接端分别接收一前一级发光信号及耦接至该驱动晶体管的该第一连接端。

19.如权利要求18所述的有机发光二极管像素电路，其中该有机发光二极管单元包括：

一第一有机发光二极管元件，第一端耦接至该回路晶体管及该驱动晶体管的该第一连接端，第二端接收一第二参考电压。

20.如权利要求19所述的有机发光二极管像素电路，其中该有机发光二极管单元还包括：

一第二有机发光二极管元件，第一端耦接至该回路晶体管的一第二连接端，第二端接收该第二参考电压。

21.如权利要求1所述的有机发光二极管像素电路，还包括：

一回路晶体管，该回路晶体管的一控制端、一第一连接端及一第二连接端分别接收一本级发光信号、耦接至该驱动晶体管的该控制端及耦接至该第一存储元件的该第二端。

22.如权利要求21所述的有机发光二极管像素电路，其中该有机发光二极管单元包括：

一第一有机发光二极管元件，第一端耦接至该驱动晶体管的一第二连接端，第二端接收一第二参考电压。

23.如权利要求22所述的有机发光二极管像素电路，其中该有机发光二极管单元还包括：

一开关晶体管，该开关晶体管的一控制端及一第一连接端分别接收一本级发光信号及耦接至该驱动晶体管的该第二连接端；及

一第二有机发光二极管元件，第一端耦接至该开关晶体管的一第二连接端，第二端接收该第二参考电压。

24.如权利要求1所述的有机发光二极管像素电路，还包括：

一预充电单元，用以于该预写入单元记录该临界电压前的一预充电期间中，对该第二存储元件进行预充电操作，使该第二存储元件的该第一端相较于该第二端具有一第三参考电压。

25.如权利要求24所述的有机发光二极管像素电路，其中该预充电单元包括：

一第五晶体管，受控于一前两级扫描信号为致动，以提供该第三参考电压至该第二存储元件的该第一端。

26.如权利要求1所述的有机发光二极管像素电路，还包括：

一供电单元，用以于该驱动期间中供应一第三参考电压至该驱动晶体管，以使该驱动晶体管为致动，并对应地驱动该有机发光二极管单元。

27.如权利要求26所述的有机发光二极管像素电路，其中该供电单元包括：

一第六晶体管，受控于一本级发光信号为致动，以提供该第三参考电压至该驱动晶体管的该第一连接端或该驱动晶体管的一第二连接端。

28.如权利要求26所述的有机发光二极管像素电路，其中该供电单元还用以于该预写入单元记录该临界电压之前对该第二存储元件进行预充电操作，使该第二存储元件的该第一端相较于该第二端具有该第三参考电压。

29.如权利要求1所述的有机发光二极管像素电路，还包括：

一电平控制单元，用以于该数据写入期间中根据该写入数据电压控制该第二存储元件的该第一端的电压电平。

30.如权利要求29所述的有机发光二极管像素电路，其中该电平控制单元包括：

一晶体管(M9)，栅极接收一本级扫描信号，漏极耦接至数据线以接收该写入数据电压，源极耦接至该第二存储元件的该第一端。

31.如权利要求1所述的有机发光二极管像素电路，其中该写入数据电压相关于该有机发光二极管单元的一起始临界导通电压。

Images