CN102812539B - 沉积方法 - Google Patents

沉积方法 Download PDF

Info

Publication number
CN102812539B
CN102812539B CN201080061492.5A CN201080061492A CN102812539B CN 102812539 B CN102812539 B CN 102812539B CN 201080061492 A CN201080061492 A CN 201080061492A CN 102812539 B CN102812539 B CN 102812539B
Authority
CN
China
Prior art keywords
oxide
film
gas
thickness ratio
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080061492.5A
Other languages
English (en)
Other versions
CN102812539A (zh
Inventor
畑下晶保
大石明光
村上彰一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Precision Products Co Ltd
Original Assignee
Sumitomo Precision Products Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Precision Products Co Ltd filed Critical Sumitomo Precision Products Co Ltd
Publication of CN102812539A publication Critical patent/CN102812539A/zh
Application granted granted Critical
Publication of CN102812539B publication Critical patent/CN102812539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种利用能够获得低膜厚比例的沉积气体、及能够获得高膜厚比例的沉积气体，形成特定膜厚比例的氧化膜的沉积方法。当在基板（81）表面（不包括孔（87）的侧壁及底面）形成膜厚大于孔（87）底面的膜厚的氧化膜（88）、让形成在基板（81）表面（不包括孔（87）的侧壁及底面）的氧化膜（88）的膜厚与形成在孔（87）底面的氧化膜（88）的膜厚的膜厚比例为特定膜厚比例时，将四乙氧基硅烷及氧混合气体等离子化，形成氧化膜（88a）后，将与四乙氧基硅烷及氧混合气体相比可获得较高膜厚比例的硅烷与一氧化二氮混合气体等离子化，形成氧化膜（88b）。因此，利用由四乙氧基硅烷及氧形成的氧化膜（88a）、及由硅烷及一氧化二氮形成的氧化膜（88b），形成具有特定膜厚比例的氧化膜（88）。

Description

沉积方法
技术领域
本发明涉及一种将沉积气体等离子化，在包括孔或者槽的侧壁及底面的基板的表面形成氧化膜的沉积方法，更详细而言，本发明涉及一种在基板除孔或槽的侧壁及底面以外的表面上形成膜厚比所述孔或槽的底面厚的氧化膜的沉积方法。
背景技术
在半导体器件领域，其小型化及薄型化不断发展，作为如此的半导体器件，存在例如图5所示。该图5是图示影像感测器80作为半导体器件的一例，该影像感测器80具有利用接着剂96将硅基板81的背面与玻璃基板95的表面接合的结构。
在所述硅基板81的背面形成有摄像部82、及与该摄像部82电性连接的焊盘电极83，且在表面形成有连接端子84、及与该连接端子84电性连接的配线膜85。进而，在硅基板81中形成有将焊盘电极83与配线膜85电性连接的导通电极86。
所述导通电极86是在以焊盘电极83的上表面露出的方式形成在硅基板81的表面的孔87内填充导电材料而构成，且在该孔87的内周面与导通电极86的外周面之间、及除该孔87的部分以外的硅基板81的表面形成有氧化膜（绝缘膜）88。而且，在该氧化膜88的上表面分别形成着所述配线膜85及保护膜89。
而且，在如此的影像感测器80中，在硅基板81上形成导通电极86的一系列步骤中具有形成所述孔87及氧化膜88的步骤，且该孔87及氧化膜88以往例如以图6所示的方式形成（参照日本专利特开2009-158862号公报）。
即，首先，实施在硅基板81的表面上形成具有特定形状的掩膜图形的抗蚀膜90的第1步骤（参照图6（a））后，实施以该抗蚀膜90为掩膜刻蚀硅基板81的表面的第2步骤（参照图6（b））。该第2步骤是将刻蚀气体等离子化后刻蚀硅基板81，直到焊盘电极83的表面露出为止，由此，在该硅基板81的表面形成孔87。
其次，实施从硅基板81的表面去除抗蚀膜90的第3步骤（参照图6（c））后，实施在硅基板81的表面形成氧化膜88的第4步骤（参照图6（d））。该第4步骤是将沉积气体等离子化，在包括孔87的侧壁及底面（焊盘电极83的表面）的硅基板81的表面上形成氧化膜88。
接着，实施在除孔87的部分以外的硅基板81的表面（以下称为“硅基板81的上表面”）形成的氧化膜88的表面，形成具有特定形状的掩膜图形的抗蚀膜91的第5步骤（参照图6（e））后，实施以所述抗蚀膜91为掩膜，刻蚀氧化膜88，将形成在孔87的底面（焊盘电极83的表面）的氧化膜88去除的第6步骤（参照图6（f））。该第6步骤是将刻蚀气体等离子化后刻蚀氧化膜88，直到焊盘电极83的表面露出为止。
而且，实施从氧化膜88的表面去除抗蚀膜91的第7步骤（参照图6（g））。以此方式，在硅基板81上形成孔87，并且在硅基板81的上表面及孔87的侧壁形成氧化膜88。其后，将导电材料填充到孔87的内部，并且在氧化膜88的上表面形成配线膜85及保护膜89，从而形成导通电极86。
然而，以所述方式形成所述孔87及氧化膜88存在如下问题。即，为了在硅基板81的上表面及孔87的侧壁形成氧化膜88，而一旦在包括孔87的侧壁及底面的硅基板81的整个表面上形成氧化膜88之后，必须去除形成在孔87的底面的氧化膜88，但是，在去除该底面的氧化膜88时，如上所述，需要依序实施形成用来去除底面的氧化膜88的抗蚀膜91的步骤（所述第5步骤）、利用刻蚀去除底面的氧化膜88的步骤（所述第6步骤）、及去除抗蚀膜91的步骤（所述第7步骤），将导致去除底面的氧化膜88所需的步骤数较多，成本变高，在制作器件方面，节拍时间延长。而且，步骤数增加可能成为由各装置故障导致良率下降的主要原因。
因此，也进行以下处理，即，在所述第4步骤中，在包括孔87的侧壁及底面（焊盘电极83的表面）的硅基板81的表面形成氧化膜88时，如图7（d）所示，在硅基板81的上表面形成膜厚比孔87的底面厚的氧化膜88，且在继该第4步骤之后的第5步骤中，如图7（e）所示，对硅基板81的表面（氧化膜88）进行各向异性刻蚀，以去除形成在孔87的底面的氧化膜88，使焊盘电极83的表面露出。
如果以此方式，预先在硅基板81的上表面形成膜厚较厚的氧化膜88，那么，在进行各向异性刻蚀时，可以一面形成在硅基板81的上表面的氧化膜88残留，一面将形成在孔87的底面的氧化膜88去除。
因此，由于可以省略形成用来去除底面的氧化膜88的抗蚀膜91的步骤（图6（e）所示的步骤）、及在底面的氧化膜去除后进行的去除所述抗蚀膜91的步骤（图6（g）所示的步骤），所以，能够有效地去除底面的氧化膜88，且可通过步骤缩短来实现成本降低。而且，能够消除由各装置的故障引起的良率下降的可能性。另外，在图7中，图7（a）～图7（c）分别与图6（a）（第1步骤）、图6（b）（第2步骤）及图6（c）（第3步骤）对应。
[背景技术文献]
[专利文献]
专利文献1：日本专利特开2009-158862号公报
发明内容
[发明所要解决的问题]
不过，作为在硅基板81的上表面形成膜厚比孔87的底面厚的氧化膜88时所应获得的膜厚比例即形成在硅基板81的上表面的氧化膜88的膜厚相对于形成在孔87的底面的氧化膜88的膜厚之比例将因例如沉积或者各向异性刻蚀的处理条件、各向异性刻蚀实施后应残留氧化膜88的膜厚等不同而不同。
然而，一般用作沉积气体的包含四乙氧基硅烷（TEOS，tetraethoxysilane）及氧（O2）的混合气体、或者包含硅烷（SiH4）及一氧化二氮（N2O）的混合气体仅能获得图8所示的膜厚比例。即，图8是表示沉积时获得的膜厚比例与孔87的纵横比例的关系的图表，且纵横比例越大，所得膜厚比例越大，但是在包含四乙氧基硅烷及氧的混合气体的情况下，如由实线A所示，仅能获得相对较小的膜厚比例，且在包含硅烷及一氧化二氮的混合气体的情况下，如由实线B所示，仅能获得相对较大的膜厚比例。另外，虽然各直线A、B是根据沉积条件等而变动，但是不论采用哪种沉积条件，均呈现大致相同的倾向。
因此，例如在硅基板81的上表面形成膜厚比孔87的底面厚的氧化膜88后，对硅基板81的表面进行各向异性刻蚀，直到将形成在孔87的底面的氧化膜88完全去除为止的情况下，由于由包含四乙氧基硅烷及氧的混合气体形成氧化膜88时，仅能获得较小的膜厚比例，所以容易产生实施刻蚀后残留的氧化膜88的膜厚变薄而无法确保氧化膜88的膜厚之类的问题、或者如果在硅基板81的上表面略微不均一地形成氧化膜88则较薄部分的氧化膜88完全被去除导致底层的表面被刻蚀之类的问题，进而，为了防止如上所述的异常情况，必须如所述图6（e）所示的第5步骤那样，形成抗蚀膜91，且将形成在孔87的底面的氧化膜88去除。另一方面，在由包含硅烷及一氧化二氮的混合气体形成氧化膜88时，由于仅能获得较高的膜厚比例，所以，也必须在将形成在孔87的底面的氧化膜88去除后，进行刻蚀，直到残留在硅基板81的上表面的氧化膜88的膜厚变薄为止，进而，将产生用以将所需膜厚的氧化膜88形成在孔87的侧壁的时间变长之类的问题、沉积在沉积装置的内部的氧化膜88也变多导致清洗频率变高及时间变长之类的问题、以及由于所述原因而使生产率大幅度下降之类的问题。
因此，如果在沉积时能够形成最佳膜厚比例的氧化膜88，则为极佳。
另外，虽然包含四乙氧基硅烷及氧的混合气体、或者包含硅烷及一氧化二氮的混合气体均为用来形成作为氧化膜88的SiO2膜的气体，但如上所述，氧化膜88的附着方式不同的原因在于：四乙氧基硅烷及氧、及硅烷及一氧化二氮中反应机制不同。
即，在使用四乙氧基硅烷及氧的混合气体的情况下，膜厚比例变小的原因在于：由于四乙氧基硅烷及氧是附着在包括孔87的侧壁及底面的硅基板81的表面后进行反应，生成氧化物（形成氧化膜88），所以容易进入孔87中到达其底部。另一方面，在使用硅烷及一氧化二氮的混合气体的情况下，膜厚比例变大的原因在于：由于硅烷及一氧化二氮是在附着在硅基板81的表面之前且达到某一反应温度的时间点进行反应，生成氧化物，所以不易进入孔87中。而且，纵横比例越大则膜厚比例越大的原因在于：纵横比例越大，四乙氧基硅烷及氧、或者硅烷及一氧化二氮越不容易到达孔87的底部。
本发明是本申请发明者等人经过反复努力研究之后完成，其目的在于提供一种使用能够获得较小的膜厚比例的沉积气体、及能够获得较大的膜厚比例的沉积气体这两种沉积气体，形成特定膜厚比例的氧化膜的沉积方法。
[解决问题的技术手段]
用来达到所述目的的本发明是一种沉积方法，将沉积气体等离子化，在包括孔或者槽的侧壁及底面的基板的表面形成氧化膜，且
以形成在所述基板除所述孔或槽的侧壁及底面以外的表面上的氧化膜的膜厚相对于形成在所述孔或槽的底面上的氧化膜的膜厚的膜厚比例达到特定膜厚比例的方式，在所述基板除所述孔或槽的侧壁及底面以外的表面形成膜厚比所述孔或槽的底面厚的氧化膜，该沉积方法的特征在于：
在由将第1气体用作所述沉积气体时表示所述膜厚比例与所述孔或者槽的纵横比例的关系的直线、与将可比所述第1气体获得较高膜厚比例的第2气体用作所述沉积气体时表示所述膜厚比例与所述孔或者槽的纵横比例的关系的直线包围而成的区域内，存在作为目标的膜厚比例的情况下，利用所述第1气体及第2气体这两种气体，形成所述作为目标的膜厚比例的氧化膜。
根据本发明，当以形成在基板除孔或槽的侧壁及底面以外的表面上的氧化膜的膜厚相对于形成在孔或槽的底面上的氧化膜的膜厚的膜厚比例达到特定膜厚比例的方式，在基板的上表面形成膜厚比孔或槽的底面厚的氧化膜时，在由将第1气体用作沉积气体时表示膜厚比例与孔或者槽的纵横比例的关系的直线、与将可比第1气体获得较高膜厚比例的第2气体用作沉积气体时表示膜厚比例与孔或者槽的纵横比例的关系的直线包围而成的区域内，存在作为目标的膜厚比例的情况下，利用第1气体及第2气体这两种气体，形成作为目标的膜厚比例的氧化膜。
如上所述，如果将基于第1气体的沉积与基于第2气体的沉积组合，那么，整体而言，可以形成无论第1气体或第2气体均无法单独获得的膜厚比例的氧化膜，从而可以形成特定膜厚比例的氧化膜。因此，可在沉积时形成最佳膜厚比例的氧化膜。
由此，例如在基板的上表面形成膜厚比孔或者槽的底面厚的氧化膜后，为将形成在孔或者槽的底面的氧化膜去除，而对基板进行各向异性刻蚀的情况下，可防止产生因仅能获得较小的膜厚比例而产生的实施刻蚀后残留的氧化膜的膜厚变薄无法确保氧化膜的膜厚之类的问题、或者如果在基板的上表面略微不均一地形成氧化膜则较薄部分的氧化膜完全被去除导致底层的表面被刻蚀之类的问题、以及进而为防止如此的异常情况而在形成抗蚀膜后不得不将形成在孔或者槽的底面的氧化膜去除之类的问题，并且可防止产生因仅能获得较高的膜厚比例而产生的将形成在孔或者槽的底面的氧化膜去除后仍必须进行刻蚀直到残留在基板的上表面的氧化膜的膜厚变薄为止之类的问题、将所需膜厚的氧化膜形成在孔或者槽的侧壁所需的时间变长之类的问题、沉积在沉积装置的内部的氧化膜也变多导致清洗频率变高及时间变长之类的问题、以及因所述原因而使生产率大幅度下降之类的问题。
另外，作为所述第1气体，例如可以列举包含四乙氧基硅烷及氧的混合气体，作为所述第2气体，例如可以列举包含硅烷及一氧化二氮的混合气体。在这种情况下，使用该第1气体及第2气体中的任一气体形成氧化膜后，使用另一气体形成氧化膜，通过由四乙氧基硅烷及氧形成的氧化膜、及由硅烷及一氧化二氮形成的氧化膜，形成作为目标的膜厚比例的氧化膜。
而且，作为所述第1气体，例如可以列举包含四乙氧基硅烷及一氧化二氮的混合气体，在这种情况下，如上所述，可以分别利用第1气体及第2气体形成氧化膜，但也可以同时利用第1气体及第2气体形成氧化膜，通过由四乙氧基硅烷及一氧化二氮形成的氧化膜、及由硅烷及一氧化二氮形成的氧化膜，形成作为目标的膜厚比例的氧化膜。
其原因在于：即便同时利用包含四乙氧基硅烷及一氧化二氮的混合气体、以及包含硅烷及一氧化二氮的混合气体，四乙氧基硅烷与一氧化二氮也和利用包含四乙氧基硅烷及氧的混合气体时同样地进行反应，且硅烷与一氧化二氮也和利用包含硅烷及一氧化二氮的混合气体时同样地进行反应。
另外，由于形成特定膜厚比例的氧化膜，因此，由第1气体形成的氧化膜的沉积量与由第2气体形成的氧化膜的沉积量的比率例如可以根据经验求出，也可以根据使用第1气体时表示膜厚比例与孔或者槽的纵横比例的关系的直线的公式、及使用第2气体时表示膜厚比例与孔或者槽的纵横比例的关系的直线的公式求出。
[发明的效果]
如上所述，根据本发明的沉积方法，可以利用能够获得较小膜厚比例的第1气体、及能够获得较大膜厚比例的第2气体这两种沉积气体，形成特定膜厚比例的氧化膜。
附图说明
图1是表示用来实施本发明一实施方式的沉积方法的沉积装置的概略构成的截面图；
图2是用来说明本实施方式的沉积方法的说明图；
图3是表示膜厚比例与纵横比例的关系的一例的图表；
图4是表示膜厚比例与纵横比例的关系的一例的图表；
图5是表示半导体器件的一例的截面图；
图6是表示在硅基板除孔以外的表面及孔的侧壁形成氧化膜的一系列步骤的说明图；
图7是表示在硅基板除孔以外的表面及孔的侧壁形成氧化膜的一系列步骤的说明图；
图8是表示膜厚比例与纵横比例的关系的图表。
附图标记说明：1-沉积装置；11-处理腔室；12-下部电极；14-上部电极；81-硅基板；87-孔；88-氧化膜；K-结构体。
具体实施方式
以下，基于随附图对本发明的具体实施方式进行说明。另外，本实施方式是以在图5所示的影像感测器80中，在所述硅基板81上形成所述氧化膜88的情况为一例进行说明。而且，本实施方式是使用图1所示的沉积装置1，对硅基板81（利用接着剂96将硅基板81的背面与玻璃基板95的表面接合而成的结构体K）进行沉积处理。
首先，对所述沉积装置1进行说明。如图1所示，该沉积装置1包括：处理腔室11，具有闭塞空间；平板状的下部电极12，配设在处理腔室11内，且在上表面载置着所述结构体K；平板状的上部电极14，在处理腔室11内配设在下部电极12的上方，且与下部电极12平行设置；排气装置20，将处理腔室11内的压力减压；气体供给装置25，对处理腔室11内供给沉积气体；高频电源30，对下部电极12供给高频电力；及高频电源31，对上部电极14供给高频电力。
在所述处理腔室11的顶板、侧壁及底板的外侧，分别设置着环状的加热器32、33、34。在所述下部电极12及上部电极14，分别内置有加热器13、15。而且，上部电极14包括从所述气体供给装置25供给的沉积气体进行流通的气体流路16、及与气体流路16连通且在和下部电极12对向的对向面开口的多个喷出孔17。
所述排气装置20包括与处理腔室11的下表面连接的排气管21，且经由排气管21将处理腔室11内的气体排出，使处理腔室11的内部成为特定压力。
所述气体供给装置25包括供给包含四乙氧基硅烷（TEOS）及氧（O2）的混合气体作为沉积气体的第1气体供给部26、供给包含硅烷（SiH4）及一氧化二氮（N2O）的混合气体作为沉积气体的第2气体供给部27、以及一端与上部电极14的气体流路16连接且另一端分支地与各气体供给部26、27分别连接的供给管28，且从第1气体供给部26或者第2气体供给部27经由供给管28、气体流路16及喷出孔17，将沉积气体供给到处理腔室11内。
所述各高频电源30、31是通过对各电极12、14供给高频电力，而将从喷出孔17喷出且供给到处理腔室11内的沉积气体等离子化。
其次，对以下沉积方法进行说明，即使用以如上方式构成的沉积装置1，以形成在硅基板81的表面中除孔87部分以外的表面（以下，称为“硅基板81的上表面”）上的氧化膜88的膜厚相对于形成在孔87的底面的氧化膜88的膜厚的膜厚比例达到特定膜厚比例的方式，在硅基板81的上表面形成膜厚比孔87的底面厚的氧化膜88。另外，以下的说明是在由表示使用包含四乙氧基硅烷及氧的混合气体时所得的膜厚比例与孔87的纵横比例的关系的直线A（参照图8）、与表示使用包含硅烷及一氧化二氮的混合气体时所得的膜厚比例与孔87的纵横比例的关系的直线B（参照图8）包围而成的区域内，设定所述特定膜厚比例。
将所述结构体K搬入到所述沉积装置1内，并载置在下部电极12上，从气体供给装置25对处理腔室11内供给沉积气体，利用排气装置20使处理腔室11内成为特定压力，且通过各高频电源30、31分别对各电极12、14供给高频电力，形成氧化膜（SiO2膜）88，而此时，如图2（a）所示，从第1气体供给部26供给包含四乙氧基硅烷及氧的混合气体，形成氧化膜88a后，如图2（b）所示，从第2气体供给部27供给包含硅烷及一氧化二氮的混合气体，形成氧化膜88b，利用由四乙氧基硅烷及氧形成的氧化膜88a、及由硅烷及一氧化二氮形成的氧化膜88b，形成所述特定膜厚比例的氧化膜88（参照图2（c））。
如上所述，如果将基于仅能获得相对较小膜厚比例且包含四乙氧基硅烷及氧的混合气体的沉积、与基于仅能获得相对较大膜厚比例且包含硅烷及一氧化二氮的混合气体的沉积进行组合，那么，整体而言，可以形成无论包含四乙氧基硅烷及氧的混合气体或包含硅烷及一氧化二氮的混合气体均无法单独获得的膜厚比例的氧化膜88，从而可以形成特定膜厚比例的氧化膜88。因此，可在沉积时形成最佳膜厚比例的氧化膜88。
此处，由包含四乙氧基硅烷及氧的混合气体形成的氧化膜88a的沉积量、与由包含硅烷及一氧化二氮的混合气体形成的氧化膜88b的沉积量的比率（a比b）例如能够以如下方式决定。
例如，如图3所示，如果将X设为纵横比例，将Y设为膜厚比例，那么表示使用包含四乙氧基硅烷及氧的混合气体时所得的膜厚比例与纵横比例的关系的直线A的方程式由Y＝0.5288×X+1表示，且如果将X设为纵横比例，将Y设为膜厚比例，那么表示使用包含硅烷及一氧化二氮的混合气体时所得的膜厚比例与纵横比例的关系的直线B的方程式由Y＝2.7576×X+1表示，且考虑将所述特定膜厚比例c设为2，将形成氧化膜88的孔87的纵横比例X设为1的情况。
在这种情况下，整体的膜厚比例（整体的沉积量）、即、在所述特定膜厚比例、使用包含四乙氧基硅烷及氧的混合气体时所得的膜厚比例（由包含四乙氧基硅烷及氧的混合气体形成的氧化膜88a的沉积量）、及使用包含硅烷及一氧化二氮的混合气体时所得的膜厚比例（由包含硅烷及一氧化二氮的混合气体形成的氧化膜88b的沉积量）之间，下式（公式（1））的关系成立。
（公式1）
c＝a（0.5288×X+1）+b（2.7576×X+1）
（其中，b＝（1－a））
而且，如果将c＝2、X＝1、b＝（1－a）代入到该公式（1）中，则可求出a、b的值。具体来说，求得a＝0.79，b＝0.21。
因此，在这种情况下，如果以由包含四乙氧基硅烷及氧的混合气体形成的氧化膜88a的沉积量、与由包含硅烷及一氧化二氮的混合气体形成的氧化膜88b的沉积量的比率成为0.79比0.21的方式，调整由包含四乙氧基硅烷及氧的混合气体形成的氧化膜88a的沉积量、及由包含硅烷及一氧化二氮的混合气体形成的氧化膜88b的沉积量，那么，可以在具有纵横比例为1的孔87的硅基板81的表面形成膜厚比例为2的氧化膜88。
而且，例如，如图4所示，如果将X设为纵横比例，将Y设为膜厚比例，那么，表示使用包含四乙氧基硅烷及氧的混合气体时所得的膜厚比例与纵横比例的关系的直线A的方程式由Y＝0.4×X+1表示，且如果将X设为纵横比例，将Y设为膜厚比例，那么，表示使用包含硅烷及一氧化二氮的混合气体时所得的膜厚比例与纵横比例的关系的直线B的方程式由Y＝3.4×X+1表示，如果考虑将所述特定膜厚比例c设为3，且将形成氧化膜88的孔87的纵横比例X设为2，那么，同样地下式（公式（2））成立。
（公式2）
c＝a（0.4×X+1）+b（3.4×X+1）
（其中，b＝（1－a））
而且，如果将c＝3、X＝2、b＝（1－a）代入到该公式（2），则可以求出a、b的值。具体来说，求得a＝0.8，b＝0.2。
因此，在这种情况下，如果以由包含四乙氧基硅烷及氧的混合气体形成的氧化膜88a的沉积量、与由包含硅烷及一氧化二氮的混合气体形成的氧化膜88b的沉积量的比率成为0.8比0.2的方式，调整由包含四乙氧基硅烷及氧的混合气体形成的氧化膜88a的沉积量、及由包含硅烷及一氧化二氮的混合气体形成的氧化膜88b的沉积量，那么，可以在具有纵横比例为2的孔87的硅基板81的表面，形成膜厚比例为3的氧化膜88。
这样，根据本例的沉积方法，由于能够形成特定膜厚比例的氧化膜88，所以，例如在硅基板81的上表面形成膜厚比孔87的底面厚的氧化膜88后（参照图7（d）），为去除形成在孔87的底面的氧化膜88，而对硅基板81进行各向异性刻蚀（参照图7（e））的情况下，可防止产生因仅能获得较小的膜厚比例而产生的实施刻蚀后残留的氧化膜88的膜厚变薄无法确保氧化膜88的膜厚之类的问题、或者如果在硅基板81的上表面略微不均一地形成氧化膜88则较薄部分的氧化膜88完全被去除导致底层的表面被刻蚀之类的问题、以及进而为防止如此的异常情况而在形成抗蚀膜91后不得不将形成在孔87的底面的氧化膜88去除之类的问题，并且可防止产生因仅能获得较高的膜厚比例而产生的将形成在孔87的底面的氧化膜88去除后仍必须进行刻蚀直到残留在硅基板81的上表面的氧化膜88的膜厚变薄为止之类的问题、将所需膜厚的氧化膜88形成在孔87的侧壁所需的时间变长之类的问题、沉积在沉积装置1的内部的氧化膜也变多导致清洗频率变高及时间变长之类的问题、以及因所述原因而使生产率大幅度下降之类的问题。
以上，对本发明的一实施方式进行了说明，但本发明可采取的具体形式丝毫不受所述内容限定。
所述例是在从第1气体供给部26供给包含四乙氧基硅烷及氧的混合气体，形成氧化膜88a之后，从第2气体供给部27供给包含硅烷及一氧化二氮的混合气体，形成氧化膜88b，但是也可以在从第2气体供给部27供给包含硅烷及一氧化二氮的混合气体，形成氧化膜88b之后，从第1气体供给部26供给包含四乙氧基硅烷及氧的混合气体，形成氧化膜88a。
而且，也可以将所述第1气体供给部26构成为供给包含四乙氧基硅烷及一氧化二氮的混合气体作为沉积气体，且从第1气体供给部26及第2气体供给部27，将包含四乙氧基硅烷及一氧化二氮的混合气体、及包含硅烷及一氧化二氮的混合气体同时供给到处理腔室11内。
由于即便同时供给包含四乙氧基硅烷及一氧化二氮的混合气体、及包含硅烷及一氧化二氮的混合气体，四乙氧基硅烷与一氧化二氮也与供给包含四乙氧基硅烷及氧的混合气体时同样地进行反应，且硅烷与一氧化二氮也与供给包含硅烷及一氧化二氮的混合气体时同样地进行反应，所以能够利用由四乙氧基硅烷及一氧化二氮形成的氧化膜88a、及由硅烷及一氧化二氮形成的氧化膜88b，形成特定膜厚比例的氧化膜88。
在这种情况下，由包含四乙氧基硅烷及一氧化二氮的混合气体形成的氧化膜88a的沉积量、与由包含硅烷及一氧化二氮的混合气体形成的氧化膜88b的沉积量的比率（a比b）也可以与上述情况同样的方式决定，如果以达到以所述方式决定的比率的方式调整各自的沉积量，那么，可以形成特定膜厚比例的氧化膜88。另外，包含四乙氧基硅烷及一氧化二氮的混合气体、与包含硅烷及一氧化二氮的混合气体的供给比率只要调整为以所述决定的比率形成氧化膜88的比率即可。
进而，也可以省略所述第2气体供给部27，而以供给包含四乙氧基硅烷、硅烷及一氧化二氮的混合气体作为沉积气体的方式构成所述第1气体供给部26。在这种情况下，也可以利用由四乙氧基硅烷及一氧化二氮形成的氧化膜88a、及由硅烷及一氧化二氮形成的氧化膜88b，形成特定膜厚比例的氧化膜88。而且，由四乙氧基硅烷及一氧化二氮形成的氧化膜88a的沉积量、与由硅烷及一氧化二氮形成的氧化膜88b的沉积量的比率（a比b）也可以与上述情况同样的方式决定。另外，包含四乙氧基硅烷、硅烷及一氧化二氮的混合气体的混合比例只要调整为以所述决定的比率形成氧化膜88的混合比例即可。
所述示例是使用包含四乙氧基硅烷及氧的混合气体、包含硅烷及一氧化二氮的混合气体、包含四乙氧基硅烷及一氧化二氮的混合气体、或者包含四乙氧基硅烷、硅烷及一氧化二氮的混合气体作为沉积气体，但是所述混合气体中也可以包含除四乙氧基硅烷、硅烷、氧及一氧化二氮以外的成分。
而且，所述示例是利用所述沉积装置1，实施本发明的沉积方法，但是也可以将具有其他结构的沉积装置用于实施该沉积方法。
进而，作为目标的膜厚比例只要位于由表示使用包含四乙氧基硅烷及氧的混合气体时所得的膜厚比例与孔87的纵横比例的关系的直线A、与表示使用包含硅烷及一氧化二氮的混合气体时所得的膜厚比例与孔87的纵横比例的关系的直线B包围而成的区域内，便可以任意地设定。

Claims (3)

1.一种沉积方法，将沉积气体等离子化，在包括孔或者槽的侧壁及底面的基板的表面形成氧化膜，且 
以形成在所述基板除所述孔或槽的侧壁及底面以外的表面上的氧化膜的膜厚相对于形成在所述孔或槽的底面上的氧化膜的膜厚的膜厚比例达到特定膜厚比例的方式，在所述基板除所述孔或槽的侧壁及底面以外的表面形成膜厚比所述孔或槽的底面厚的氧化膜，该沉积方法的特征在于： 
在由将第1气体用作所述沉积气体时表示所述膜厚比例与所述孔或者槽的纵横比例的关系的直线、与将可比所述第1气体获得较高膜厚比例的第2气体用作所述沉积气体时表示所述膜厚比例与所述孔或者槽的纵横比例的关系的直线包围而成的区域内，存在作为目标的膜厚比例的情况下，利用所述第1气体及第2气体这两种气体，形成所述作为目标的膜厚比例的氧化膜，该第1气体由包含四乙氧基硅烷及氧的混合气体、或由包含四乙氧基硅烷及一氧化二氮的混合气体所构成，该第2气体由包含硅烷及一氧化二氮的混合气体所构成，且由第1气体形成的氧化膜的沉积量与由第2气体形成的氧化膜的沉积量的比率，是以使用第1气体时表示膜厚比例与孔或者槽的纵横比例的关系的直线的算式、与使用第2气体时表示膜厚比例与孔或者槽的纵横比例的关系的直线的算式为基础求得。 
2.根据权利要求1所述的沉积方法，其特征在于： 
在使用所述第1气体及第2气体中的任一气体形成氧化膜后，使用另一气体形成氧化膜，且利用由所述第1气体形成的氧化膜、及由所述第2气体形成的氧化膜，形成所述作为目标的膜厚比例的氧化膜。 
3.根据权利要求1所述的沉积方法，其特征在于： 
使所述第1气体为包含四乙氧基硅烷及一氧化二氮的混合气体，并且同时使用所述第1气体及第2气体形成氧化膜，且使用由所述第1气体形成的氧化膜、及由所述第2气体形成的氧化膜，形成所述作为目标的膜厚比例的氧化膜。 
CN201080061492.5A 2010-03-17 2010-11-25 沉积方法 Active CN102812539B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010060091A JP5052638B2 (ja) 2010-03-17 2010-03-17 成膜方法
JP2010-060091 2010-03-17
PCT/JP2010/070971 WO2011114581A1 (ja) 2010-03-17 2010-11-25 成膜方法

Publications (2)

Publication Number Publication Date
CN102812539A CN102812539A (zh) 2012-12-05
CN102812539B true CN102812539B (zh) 2014-10-22

Family

ID=44648699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080061492.5A Active CN102812539B (zh) 2010-03-17 2010-11-25 沉积方法

Country Status (6)

Country Link
US (1) US8598049B2 (zh)
EP (1) EP2549527B1 (zh)
JP (1) JP5052638B2 (zh)
KR (1) KR101312002B1 (zh)
CN (1) CN102812539B (zh)
WO (1) WO2011114581A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6616094B2 (ja) * 2015-04-16 2019-12-04 株式会社ｉＭｏｔｔ 保護膜の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182221A (en) * 1990-06-13 1993-01-26 Sony Corporation Method of filling a recess flat with a material by a bias ECR-CVD process
US5880518A (en) * 1996-09-10 1999-03-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a two-layer protective insulating layer
CN1458689A (zh) * 2002-05-17 2003-11-26 株式会社日立制作所 半导体器件
CN101050523A (zh) * 2006-04-06 2007-10-10 周星工程股份有限公司 形成氧化物膜的方法和氧化物沉积设备
CN101090090A (zh) * 2006-06-15 2007-12-19 旺宏电子股份有限公司 无等离子损伤的不着陆介层窗制程
CN101154589A (zh) * 2006-09-28 2008-04-02 东京毅力科创株式会社 形成硅氧化膜的成膜方法和装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5643838A (en) * 1988-03-31 1997-07-01 Lucent Technologies Inc. Low temperature deposition of silicon oxides for device fabrication
US5314845A (en) * 1989-09-28 1994-05-24 Applied Materials, Inc. Two step process for forming void-free oxide layer over stepped surface of semiconductor wafer
US5290358A (en) * 1992-09-30 1994-03-01 International Business Machines Corporation Apparatus for directional low pressure chemical vapor deposition (DLPCVD)
US5420065A (en) * 1993-05-28 1995-05-30 Digital Equipment Corporation Process for filling an isolation trench
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6551665B1 (en) * 1997-04-17 2003-04-22 Micron Technology, Inc. Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers
US6156653A (en) * 1997-11-03 2000-12-05 Zilog, Inc. Method of fabricating a MOS device
JP3818561B2 (ja) * 1998-10-29 2006-09-06 エルジー フィリップス エルシーディー カンパニー リミテッド シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
JP2000150646A (ja) 1998-11-11 2000-05-30 Sony Corp 半導体装置およびその製造方法
JP4987796B2 (ja) 1999-01-08 2012-07-25 株式会社東芝 半導体装置の製造方法
US6329670B1 (en) * 1999-04-06 2001-12-11 Micron Technology, Inc. Conductive material for integrated circuit fabrication
US6235608B1 (en) * 1999-04-14 2001-05-22 Winbond Electronics Corp. STI process by method of in-situ multilayer dielectric deposition
US6656838B2 (en) * 2001-03-16 2003-12-02 Hitachi, Ltd. Process for producing semiconductor and apparatus for production
US6905940B2 (en) * 2002-09-19 2005-06-14 Applied Materials, Inc. Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US7097886B2 (en) * 2002-12-13 2006-08-29 Applied Materials, Inc. Deposition process for high aspect ratio trenches
US8012846B2 (en) * 2006-08-04 2011-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structures and methods of fabricating isolation structures
US20080166880A1 (en) * 2007-01-08 2008-07-10 Levy David H Delivery device for deposition
US7541298B2 (en) 2007-01-10 2009-06-02 United Microelectronics Corp. STI of a semiconductor device and fabrication method thereof
JP2009004397A (ja) 2007-06-19 2009-01-08 Nec Electronics Corp 半導体装置の製造方法
JP4799542B2 (ja) 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
KR101078728B1 (ko) * 2009-04-10 2011-11-01 주식회사 하이닉스반도체 반도체 소자의 절연막 형성방법
US7994019B1 (en) * 2010-04-01 2011-08-09 Applied Materials, Inc. Silicon-ozone CVD with reduced pattern loading using incubation period deposition

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182221A (en) * 1990-06-13 1993-01-26 Sony Corporation Method of filling a recess flat with a material by a bias ECR-CVD process
US5880518A (en) * 1996-09-10 1999-03-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a two-layer protective insulating layer
CN1458689A (zh) * 2002-05-17 2003-11-26 株式会社日立制作所 半导体器件
CN101050523A (zh) * 2006-04-06 2007-10-10 周星工程股份有限公司 形成氧化物膜的方法和氧化物沉积设备
CN101090090A (zh) * 2006-06-15 2007-12-19 旺宏电子股份有限公司 无等离子损伤的不着陆介层窗制程
CN101154589A (zh) * 2006-09-28 2008-04-02 东京毅力科创株式会社 形成硅氧化膜的成膜方法和装置

Also Published As

Publication number Publication date
JP5052638B2 (ja) 2012-10-17
EP2549527A4 (en) 2013-09-25
US8598049B2 (en) 2013-12-03
JP2011192938A (ja) 2011-09-29
US20120258604A1 (en) 2012-10-11
KR20120085924A (ko) 2012-08-01
KR101312002B1 (ko) 2013-09-27
WO2011114581A1 (ja) 2011-09-22
EP2549527A1 (en) 2013-01-23
CN102812539A (zh) 2012-12-05
EP2549527B1 (en) 2015-06-24

Similar Documents

Publication Publication Date Title
CN103843117B (zh) 通过介稳氢终止的硅的选择性蚀刻
TWI705498B (zh) 蝕刻介電層中之特徵部的方法
WO2005072211A3 (en) System and method for removal of photoresist and residues following contact etch with a stop layer present
CN111453695B (zh) 氧化硅层的刻蚀方法、mems器件及其形成方法
CN101652841A (zh) 干蚀刻方法
US20160358811A1 (en) Interconnect structure
CN102812539B (zh) 沉积方法
US20110156179A1 (en) Silicon Microphone with Integrated Back Side Cavity
JP2002317267A (ja) 薄膜製造方法
US7015112B2 (en) Method of forming bottom oxide layer in trench structure
JP2008166335A (ja) 半導体装置の製造方法およびプラズマ処理装置
KR20220025891A (ko) 선택적 패시베이션을 위해 타깃 증착 (targeted deposition) 을 사용하여 피처들을 에칭하기 위한 방법
KR20020065374A (ko) 유전체후막 증착 방법
CN113053811B (zh) 阵列基板及其制备方法
JP2007180394A (ja) キャパシタ
KR100253392B1 (ko) 반도체 소자의 배선 형성 방법
US7271102B2 (en) Method of etching uniform silicon layer
KR100802307B1 (ko) 금속막 식각 방법
KR20220030171A (ko) 기판의 표면 상에 패터닝된 특징부를 형성하기 위한 방법 및 시스템
CN118431240A (zh) 一种半导体结构及其制备方法
CN110112100A (zh) 发光面板的制备方法、发光面板及显示装置
JP2013033820A (ja) 金属パターンの製造方法
CN111524802A (zh) 带有sgt结构mos器件的多晶硅栅刻蚀方法
KR20040005380A (ko) 반도체 소자의 콘택홀 형성방법
JPH08195439A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Japan Tokyo Chiyoda Otemachi a chome 3 No. 2 Keidanren hall 15 order

Applicant after: Sumitomo Precision Products Co., Ltd.

Address before: Japan 104-6108 Tokyo central Qinghai 1 chome 8-11 No.

Applicant before: Sumitomo Precision Products Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant