CN102800699B - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构，包括：衬底，所述衬底包括正面及与所述正面相对的背面；位于所述衬底背面的阻挡层，所述阻挡层至少包含有一层氮化硅层或一层氧化硅层。本发明还提供一种半导体结构的形成方法。通过所述衬底背面形成有阻挡层，在电场环境中，所述阻挡层使得所述衬底背面和电场环境保持绝缘性质，避免载流子损伤栅极氧化层的绝缘性质，提高栅极氧化层的质量。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

集成电路尤其是超大规模集成电路中的主要器件是金属氧化物半导体(Metal Oxide Semiconductor，简称MOS)。集成电路自发明以来，其在性能和功能上的进步是突飞猛进的，并且MOS器件的几何尺寸一直在不断缩小，目前其特征尺寸已经进入纳米尺度。

如图1所示为MOS晶体管结构示意图，所述MOS晶体管包括衬底010，所述衬底010包括正面001及与正面001相对的背面002；位于所述衬底010正面001的栅极结构，所述栅极结构包括位于衬底010上的栅极氧化层020及栅极021；位于所述栅极结构两侧衬底010内的源区/漏区031。具体地，公开号为CN101079376A的中国专利申请中提供一种所述栅极结构的形成方法。

在半导体工艺中，上述MOS晶体管常被放置于特定的电场环境中。如图2所示，在等离子气相沉积工艺中，所述衬底010放置于基板005表面，同时所述基板005连接于一定电位，如接地，使离化后的离子040能够定向沉积在所述衬底010的正面。

对应地，所述背面002同时具有一定电位，在电场环境下，位于栅极021内的载流子则会受到电场作用力，向所述背面002方向移动，所述载流子将可能通过所述栅极氧化层020，破坏栅极氧化层020的绝缘性质。

尤其地，当器件尺寸缩小时，栅极氧化层020的厚度同时相应地变薄，避免栅极氧化层020的绝缘性质遭到破坏，对提高栅极氧化层020的质量非常重要。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，避免损伤栅极氧化层的绝缘性质，提高栅极氧化层的质量。

本发明提供一种半导体结构，包括：

衬底，所述衬底包括正面及与所述正面相对的背面；

位于所述衬底背面的阻挡层，所述阻挡层至少包含有一层氮化硅层或一层氧化硅层。

可选的，所述衬底的正面形成有器件区。

可选的，所述阻挡层至少包含有一层氮化硅层和一层氧化硅层。

可选的，所述氮化硅层位于所述衬底背面，所述氧化硅层位于所述氮化硅层表面。

可选的，所述氮化硅层的厚度范围为50～500埃，所述氧化硅层的厚度范围为50～500埃。

本发明提供一种半导体结构的形成方法，包括：提供衬底，在所述衬底的背面形成氮化硅层、在所述氮化硅层表面形成氧化硅层。

可选的，还包括：

在所述衬底正面形成栅极结构、位于所述栅极结构两侧衬底内的源区和漏区，所述源区和漏区具有掺杂离子；

在暴露出的衬底正面和栅极结构表面形成应力层；

对所述源区和漏区进行热处理，激活源区和漏区内的掺杂离子；

去除所述应力层。

可选的，所述栅极结构包括位于衬底正面的栅极氧化层、及位于栅极氧化层表面的栅极，所述栅极结构两侧还形成有氮化硅层作为侧墙，位于所述衬底背面的氮化硅层与所述侧墙通过同步工艺形成。

可选的，位于衬底背面的氧化硅层厚度范围为50～500埃。

可选的，位于衬底背面的氮化硅层厚度范围为50～500埃。

可选的，位于衬底背面的氧化硅的形成方法包括：在所述衬底背面的氮化硅层表面形成氧化硅层，同时在衬底正面形成氧化硅层，衬底正面的氧化硅层覆盖栅极结构、源区和漏区；去除衬底正面的氧化硅层。

可选的，去除所述正面的氧化硅层的方法为：通过第一湿法刻蚀溶液，并采用旋涂法，去除位于衬底正面的氧化硅层。

可选的，所述第一湿法刻蚀溶液为氢氟酸或缓冲氧化蚀刻剂。

可选的，所述旋涂的速率范围为100～1000转/分。

可选的，所述应力层为氮化硅层。

可选的，湿法刻蚀去除所述氮化硅层。

可选的，去除所述氮化硅层为第二湿法刻蚀溶液，所述第二湿法刻蚀溶液为磷酸。

与现有技术相比，本发明具有以下优点：

所述衬底背面形成有阻挡层，所述阻挡层至少包括有一层氮化硅层或一层氧化硅，在电场环境中，所述阻挡层使得所述衬底背面和电场环境保持绝缘性质，避免栅极中的载流子因电场作用，向衬底背面移动，进一步避免载流子损伤栅极氧化层的绝缘性质，提高栅极氧化层的质量。

进一步地，所述衬底背面的阻挡层至少包含有一层氧化硅层和一层氮化硅层，为多层堆叠阻挡层，若后续的工艺对氧化硅层或氮化硅层造成损伤，所述阻挡层的材料不会全部被损伤，仍可保持阻挡层的绝缘性质，进一步避免载流子损伤栅极氧化层的绝缘性质，提高栅极氧化层的质量。

进一步地，同时在衬底的正面和背面形成氧化硅层，并通过湿法同时旋涂的方式去除正面的氧化硅层，避免背面的氧化硅层受到湿法刻蚀的损伤，提高氧化硅层对氮化硅层的保护，避免氮化硅的损伤导致的栅极氧化层质量的下降，进一步提高半导体结构性能的可靠性。

附图说明

图1是现有技术MOS晶体管结构示意图。

图2是等离子气相沉积工艺示意图。

图3是本发明一个实施例的半导体结构示意图。

图4至图8是本发明一个实施例的半导体结构的形成方法结构示意图。

具体实施方式

现有技术中，若衬底背面具有一定电位，在电场环境下，位于栅极内载流子则会受到电场作用力，向所述背面方向移动，所述载流子将可能通过所述栅极氧化层，破坏栅极氧化层的绝缘性质。

为解决上述问题，提供一种半导体结构，其特征在于，包括：衬底，所述衬底包括正面及与所述正面相对的背面；位于所述衬底背面的阻挡层，所述阻挡层至少包含有一层氮化硅层或一层氧化硅层。

通过所述衬底背面形成有阻挡层，在电场环境中，所述阻挡层使得所述衬底背面和电场环境保持绝缘性质，避免载流子损伤栅极氧化层的绝缘性质，提高栅极氧化层的质量。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

如图3所示，为本发明一个实施例的半导体结构示意图。包括：

衬底100，所述衬底100包括正面120及与所述正面120相对的背面110；位于所述衬底背面110的阻挡层200，所述阻挡层200至少包含有一层氮化硅层210或一层氧化硅层220。

本实施例中，所述阻挡层200示出为两层，所述衬底100的背面110表面形成有一层氮化硅层210，所述一层氮化硅层210表面还形成有一层氧化硅层220。所述氮化硅层210的厚度范围为50～500埃，所述氧化硅层220的厚度范围为50～500埃。

作为其他实施例，所述阻挡层200可以仅为一层氮化硅层，或者仅为一层氧化硅层。

进一步地，所述阻挡层200还可以为两层以上的材料，如氧化硅层-氮化硅层-氧化硅层-氮化硅层，或者氮化硅层-氧化硅层-氮化硅层-氧化硅层。

所述衬底100的正面120形成有器件区(未示出)。

本发明的一个实施例还提供一种半导体结构的形成方法，包括：提供衬底，在所述衬底的背面形成氮化硅层、在所述氮化硅层表面形成氧化硅层。

如图4至图8是本发明一个实施例的半导体结构的形成方法的结构示意图。

如图4所示，提供衬底100，在所述衬底100的背面形成氮化硅层210。所述衬底100包括有正面120及与所述正面120相对应的背面110。

在所述衬底正面形成栅极结构、源区/漏区131，所述源区/漏区131具有掺杂离子。所述栅极结构包括依次位于衬底的栅极氧化层120及栅极121，所述栅极结构两侧还形成有氮化硅层作为侧墙123。位于衬底100背面110的氧化硅层210厚度范围为50～500埃。

通过所述衬底100背面110形成有阻挡层200，在电场环境中，所述阻挡层200使得所述衬底100背面110和电场环境保持绝缘性质，避免载流子损伤栅极氧化层的绝缘性质，提高栅极氧化层的质量。

作为一个实施例，位于所述衬底背面的氮化硅层210与所述侧墙123通过同步工艺形成。具体地：

首先提供衬底100，所述衬底100包括有正面120及与所述正面120相对应的背面110，在所述正面形成栅极结构，所述栅极结构包括依次位于衬底的栅极氧化层120及栅极121；

接着，将上述结构放置于氮化硅环境中，在所述衬底100的正面120和背面110同时形成氮化硅层，并通过图案化刻蚀，在所述栅极结构两侧形成侧墙123；

以所述栅极结构及侧墙123为掩膜，对所述衬底100进行离子掺杂，在所述侧墙123两侧的衬底100内形成源区/漏区131。

如图5所示，在所述衬底100的正面120和背面110同时形成氧化硅层220，位于衬底100背面110的氧化硅层220厚度范围为50～500埃。

如图6所示，去除正面120的氧化硅层220。具体地，采用第一湿法刻蚀溶液，去除正面120的氧化硅层220。所述第一湿法刻蚀溶液为氢氟酸或缓冲氧化蚀刻剂。采用湿法刻蚀，避免同时去除背面110的氧化硅层220。

进一步地，还可以同时采用旋涂法进行湿法刻蚀，所述旋涂的速率范围为100～1000转/分。即所述半导体结构和第一湿法刻蚀溶液的喷头具有相对的旋转运动，提高湿法刻蚀的均匀度。

如图7所示，在暴露出的衬底正面120和栅极结构表面形成应力层150。所述应力层150为氧化硅，所述应力层150的厚度范围为100～500埃。

采用应力层可以改善MOS晶体管的机械应力性能。若为NMOS晶体管，则对应为张应力层；若在PMOS晶体管，则对应为压应力层。通过所述应力层技术，可以增大PMOS晶体管和NMOS晶体管的驱动电流，提高了电路的响应速度。

如图8所示，对所述源区/漏区131进行热处理，激活源区/漏区131内的掺杂离子，并恢复离子注入引起的衬底100内晶格损伤。

作为一个实施例，所述热处理为对所述半导体结构进行尖峰退火处理。所述尖峰退火的主要过程包括：首先将所述衬底100加热到一定温度，当所述温度稳定一段时间后，再快速升温，到达峰值温度后立即降温。所述尖峰退火处理的关键参数在于温度曲线的峰值温度、峰值温度的驻留时间以及温度发散度(即退火温度保持在峰值温度附近区域的时间)。在具体实施例中，所述尖峰退火处理的峰值温度为1000至1100摄氏度。

继续参考图8，去除所述应力层150。具体为湿法刻蚀，去除所述应力层150为第二湿法刻蚀溶液，所述第二湿法刻蚀溶液为磷酸。

在该步骤中，所述衬底100背面110的阻挡层200包含有一层氧化硅层220，所述氧化硅层220覆盖所述氮化硅层210，为多层堆叠阻挡层。因为所述多层堆叠的阻挡层200中，所述氧化硅层220覆盖氮化硅层210，避免去除应力层150的第二湿法刻蚀溶液对背面110的氮化硅层210造成损伤，可保持阻挡层200的绝缘性质，进一步避免载流子损伤栅极氧化层的绝缘性质，提高栅极氧化层的质量。

本实施例中，所述阻挡层200为多层堆叠阻挡层，在去除应力层150工艺中，避免第二湿法刻蚀溶液对衬底100背面的阻挡层200造成彻底损伤，即所述阻挡层200不会全部被损伤，仍可保持阻挡层的绝缘性质，进一步避免载流子损伤栅极氧化层的绝缘性质，提高栅极氧化层的质量。

作为其他实施例，如后续在衬底100的正面形成接触孔等互连结构工艺中，衬底100的正面120可能会有去除氧化硅层或氮化硅层的工艺，所述阻挡层200可以使得所述阻挡层200不会全部被损伤，仍可保持阻挡层的绝缘性质，避免载流子损伤栅极氧化层的绝缘性质，提高栅极氧化层的质量。

与现有技术相比，本发明具有以下优点：

所述衬底背面形成有阻挡层，所述阻挡层至少包括有一层氮化硅层或一层氧化硅，在电场环境中，所述阻挡层使得所述衬底背面和电场环境保持绝缘性质，避免栅极中的载流子因电场作用，向衬底背面移动，进一步避免载流子损伤栅极氧化层的绝缘性质，提高栅极氧化层的质量。

所述衬底背面的阻挡层至少包含有一层氧化硅层和一层氮化硅层，为多层堆叠阻挡层，若后续的工艺对氧化硅层或氮化硅层造成损伤，所述阻挡层的材料不会全部被损伤，仍可保持阻挡层的绝缘性质，进一步避免载流子损伤栅极氧化层的绝缘性质，提高栅极氧化层的质量。

进一步地，同时在衬底的正面和背面形成氧化硅层，并通过湿法同时旋涂的方式去除正面的氧化硅层，避免背面的氧化硅层受到湿法刻蚀的损伤，提高氧化硅层对氮化硅层的保护，避免氮化硅的损伤导致的栅极氧化层质量的下降，进一步提高半导体结构性能的可靠性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构，其特征在于，包括：

衬底，所述衬底包括正面及与所述正面相对的背面；位于所述衬底正面的栅极结构，所述栅极结构包括：位于衬底正面的栅极氧化层、及位于栅极氧化层表面的栅极；

位于所述衬底背面的阻挡层，所述阻挡层为电绝缘层且至少包含有一层氮化硅层或一层氧化硅层，当所述半导体结构处于电场环境中时，所述阻挡层使得所述衬底背面和电场环境保持绝缘性质，防止所述栅极内的载流子通过所述栅极氧化层，避免载流子损伤栅极氧化层的绝缘性质，提高栅极氧化层的质量。

2.根据权利要求1所述半导体结构，其特征在于，所述阻挡层至少包含有一层氮化硅层和一层氧化硅层。

3.根据权利要求2所述半导体结构，其特征在于，所述氮化硅层位于所述衬底背面，所述氧化硅层位于所述氮化硅层表面。

4.根据权利要求1所述半导体结构，其特征在于，所述氮化硅层的厚度范围为50～500埃，所述氧化硅层的厚度范围为50～500埃。

5.一种半导体结构的形成方法，其特征在于，包括：提供衬底；

所述衬底包括正面及与所述正面相对的背面；位于所述衬底正面的栅极结构，所述栅极结构包括：位于衬底正面的栅极氧化层、及位于栅极氧化层表面的栅极；

在所述衬底的背面形成氮化硅层、在所述氮化硅层表面形成氧化硅层；所述氧化硅层和氮化硅层作为阻挡层，具有绝缘性，当所述半导体结构处于电场环境中时，所述阻挡层使得所述衬底背面和电场环境保持绝缘性质，防止所述栅极内的载流子通过所述栅极氧化层，避免载流子损伤栅极氧化层的绝缘性质，提高栅极氧化层的质量。

6.根据权利要求5所述半导体结构的形成方法，其特征在于，还包括:

所述衬底还包括位于所述栅极结构两侧衬底内的源区和漏区，所述源区和漏区具有掺杂离子；

在暴露出的衬底正面和栅极结构表面形成应力层；

对所述源区和漏区进行热处理，激活源区和漏区内的掺杂离子；

去除所述应力层。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述栅极结构两侧还形成有氮化硅层作为侧墙，位于所述衬底背面的氮化硅层与所述侧墙通过同步工艺形成。

8.根据权利要求5所述半导体结构的形成方法，其特征在于，位于衬底背面的氧化硅层厚度范围为50～500埃。

9.根据权利要求5所述半导体结构的形成方法，其特征在于，位于衬底背面的氮化硅层厚度范围为50～500埃。

10.根据权利要求5所述半导体结构的形成方法，其特征在于，位于衬底背面的氧化硅的形成方法包括:在所述衬底背面的氮化硅层表面形成氧化硅层,同时在衬底正面形成氧化硅层，衬底正面的氧化硅层覆盖栅极结构、源区和漏区；去除衬底正面的氧化硅层。

11.根据权利要求10所述半导体结构的形成方法，其特征在于，去除所述正面的氧化硅层的方法为：通过第一湿法刻蚀溶液，并采用旋涂法，去除位于衬底正面的氧化硅层。

12.根据权利要求11所述半导体结构的形成方法，其特征在于，所述第一湿法刻蚀溶液为氢氟酸或缓冲氧化蚀刻剂。

13.根据权利要求11所述半导体结构的形成方法，其特征在于，所述旋涂的速率范围为100～1000转/分。

14.根据权利要求6所述半导体结构的形成方法，其特征在于，所述应力层为氮化硅层。

15.根据权利要求14所述半导体结构的形成方法，其特征在于，湿法刻蚀去除所述氮化硅层。

16.根据权利要求15所述半导体结构的形成方法，其特征在于，去除所述氮化硅层为第二湿法刻蚀溶液，所述第二湿法刻蚀溶液为磷酸。